CN111293095A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111293095A
CN111293095A CN201911237096.2A CN201911237096A CN111293095A CN 111293095 A CN111293095 A CN 111293095A CN 201911237096 A CN201911237096 A CN 201911237096A CN 111293095 A CN111293095 A CN 111293095A
Authority
CN
China
Prior art keywords
solder
solder layer
region
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911237096.2A
Other languages
English (en)
Inventor
岩崎真悟
畑佐启太
高萩智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN111293095A publication Critical patent/CN111293095A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4332—Bellows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29211—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供一种半导体装置，其具备：第一部件；第二部件，其经由第一焊料层与第一部件的第一区域接合；以及第三部件，其经由第二焊料层与第一部件的第二区域接合。第一区域和第二区域位于第一部件的一侧。第一焊料层中含有由熔点高于第一焊料层的材料构成的多个支撑颗粒，第二焊料层中不含有上述支撑颗粒。

Description

半导体装置及其制造方法
技术领域
本说明书公开的技术涉及一种半导体装置及其制造方法。
背景技术
日本特开2005-136018号公报公开了一种半导体装置。在该半导体装置中，包含半导体元件在内的多个部件经由焊料层接合。在每个焊料层中，为了确保最低限度的厚度而含有由高熔点的材料构成的支撑颗粒。
在半导体装置的制造中，有时单个部件上会同时焊接两个以上的部件。在上述焊接时，如果在各个焊料中都含有支撑颗粒，则焊料层的厚度有可能反而不均匀。例如，在某些部件存在尺寸或位置误差的情况下，通常，通过该误差相应地使焊料层的厚度被动地变化，能够消除尺寸或位置误差。然而，如果在各个焊料中都含有支撑颗粒，则在各个焊料中都维持最低限度的厚度。结果，单个部件以倾斜的姿态与两个以上的部件接合，焊料层的厚度变得不均匀。
发明内容
本说明书提供一种能够至少部分地解决上述问题而提高半导体装置的制造品质的技术。
本说明书所公开的技术通过半导体装置的制造方法具体化。该制造方法具有以下工序：在位于第一部件的一侧的第一区域中，隔着第一焊料配置第二部件，并且在位于第一部件的所述一侧(即第一区域所位于的一侧)的第二区域中，隔着第二焊料配置第三部件的工序；以及使第一焊料和第二焊料熔融，在第一部件的一侧焊接第二部件及第三部件的工序。第一焊料中含有由熔点高于第一焊料的材料构成的多个支撑颗粒，第二焊料中不含有上述支撑颗粒。在这里，第一部件、第二部件以及第三部件分别可以是半导体元件，也可以不是半导体元件。即，半导体装置也可以在第一部件、第二部件以及第三部件之外具备半导体元件。
根据上述制造方法，在某些部件存在尺寸或位置误差的情况下，能够将熔融后的第二焊料的厚度与该误差相应地变化。另一方面，在第一焊料中，由支撑颗粒维持最低限度的厚度。由此，使第一部件以不倾斜的正确姿态与第二部件以及第三部件接合。因此，不仅是第一部件与第二部件之间的第一焊料能够维持比较均匀的厚度，第一部件与第三部件之间的第二焊料也能够维持比较均匀的厚度。
根据上述制造方法，新具体化了一种有用的半导体装置。该半导体装置具备：第一部件；第二部件，其经由第一焊料层与位于第一部件的一侧的第一区域接合；以及第三部件，其经由第二焊料层与位于第一部件的所述一侧(即第一区域所位于的一侧)的第二区域接合。第一焊料层中含有由熔点高于第一焊料层的材料构成的多个支撑颗粒，第二焊料层中不含有上述支撑颗粒。
在上述半导体装置中，在第一焊料层和第二焊料层中，仅在第一焊料层含有支撑颗粒。根据这一结构，在制造半导体装置时，第一部件能够以不倾斜的正确姿态与第二部件以及第三部件接合。由此，第一焊料层和第二焊料层各自以比较均匀的厚度形成。由于各个焊料层都具有均匀的厚度而抑制了例如与受热变形相伴的内部应力的集中，因此，半导体装置能够具有优异的耐久性。
附图说明
图1是示意性地示出实施例的半导体装置10的结构的剖面图。
图2是示出半导体装置10的电气结构的电路图。
图3是从第一上侧导体板14的下表面14a侧示出第一上侧导体板14的图。
图4是示出作为半导体装置10的制造方法的一个工序的第一焊接工序的图。
图5是示出作为半导体装置10的制造方法的一个工序的第二焊接工序的图。
图6是示出第二焊接工序中的第一上侧导体板14的行为的图。
具体实施方式
在本技术所涉及的制造方法的一个实施方式中，在所述焊接工序中，能够通过熔融的第一焊料以及第二焊料的表面张力而将第一部件朝向第二部件以及第三部件吸引，多个支撑颗粒与第一部件和第二部件这两者接触。由此，第一部件与第二部件之间的距离、即第一焊料层的厚度，容易通过多个支撑颗粒而维持均匀。
根据上述实施方式，在所制造的半导体装置中，第一焊料层内的多个支撑颗粒与第一部件和第二部件这两者接触。
在本技术所涉及的制造方法的一个实施方式中，第一焊料所接触的第一区域的面积可以大于第二焊料所接触的第二区域的面积。根据这一结构，熔融后的第一焊料的表面张力与熔融后的第二焊料的表面张力相比，能够更有力地吸引第一部件。由于第一焊料中含有多个支撑颗粒，因此，通过第一焊料更有力地吸引第一部件，使第一部件相对于第二部件以及第三部件的姿态稳定。
根据上述实施方式，在所制造的半导体装置中，第一部件中的由第一焊料层接触的第一区域的面积大于第一部件中的由第二焊料层接触的第二区域的面积。
在本技术所涉及的制造方法的一个实施方式中，也可以是在所述焊接工序中，当从与第一区域正交的方向观察时，第一部件的重心位于第一区域内。根据这一结构，当熔融后的第一焊料以及第二焊料吸引第一部件时，由于第一焊料中含有的多个支撑颗粒在第一部件的重心附近与第一部件接触，因此第一部件相对于第二部件以及第三部件的姿态稳定。
根据上述实施方式，在所制造的半导体装置中，当从与第一区域正交的方向观察时，第一部件的重心位于第一区域内。
在本技术所涉及的半导体装置或其制造方法的一个实施方式中，第一区域的法线和第二区域的法线也可以彼此平行。进而，第一区域和第二区域也可以位于同一平面。作为其他实施方式，第一区域和第二区域也可以不位于同一平面，第一区域和第二区域的法线也可以互成小角度(例如10度以下)。
在本技术所涉及的半导体装置或其制造方法的一个实施方式中，多个支撑颗粒可以由金属材料构成。在此情况下，并不特别限定，但多个支撑颗粒可以由镍(Ni)或铜(Cu)构成。如果支撑颗粒由金属材料构成，则能够维持或提高第一焊料层的导电性。作为其他实施方式，多个支撑颗粒的一部分或者全部也可以由绝缘体或半导体构成。
在本技术所涉及的半导体装置或其制造方法的一个实施方式中，也可以在第二部件的第一焊料层侧的相反侧，经由第三焊料层接合半导体元件。在此情况下，第三焊料层中可以含有由熔点高于第三焊料层的材料构成的多个支撑颗粒。根据这一结构，与半导体元件叠放地配置的第一焊料层及第三焊料层通过各自的支撑颗粒以均匀的厚度形成。由此，能够对特别是在作为发热源的半导体元件的附近的、与例如受热变形相伴的内部应力的集中进行高效地抑制。
以下，参照附图，详细说明本发明的具有代表性但不进行限定的具体例。该详细说明仅意在向本领域技术人员示出用于实施本发明的若干例子的细节，并无意图限定本发明的保护范围。此外，下面公开的附加特征及技术可以单独使用或与其他特征及发明组合使用，以提供进一步被改善的半导体装置及其使用方法和制造方法。
另外，在以下详细说明中公开的特征或工序的组合，并非是最大范围下实施本发明时所必需的，其仅是为了特别说明本发明的代表性具体例而记载的内容。另外，上述及下述代表性具体例的各种特征、以及独立权利要求及从属权利要求中记载的各种特征，都无需按照提供本发明的附加性的实用实施方式时所记载的具体例、或所列举的顺序进行组合。
记载在本说明书和/或权利要求书的范围内的所有特征的目的在于，在实施例和/或权利要求中记载的特征的构成之外，还作为对本发明的原始公开的内容以及要求保护的特定内容的限定而单独且彼此独立地公开的特征。此外，所有数值范围、以及涉及组或群的记载的目的在于，都是作为对本发明的原始公开及要求保护的特定内容的限定而公开了其中的构成。
参照附图对实施例的半导体装置10及其制造方法进行说明。本实施例的半导体装置10例如可以用于电动车、混合动力车辆、燃料电池车辆等电动车辆中的变压器或逆变器等功率转换电路。但是，半导体装置10的用途并不特别限定。半导体装置10可以广泛地用于各种装置或电路中。
如图1、图2所示，半导体装置10具备第一半导体元件12、第二半导体元件22、以及封装第一半导体元件12及第二半导体元件22的封装体50。封装体50由绝缘性材料构成，绝缘性材料并不特别限定，例如由环氧树脂等封装用树脂构成。半导体装置10还具备第一电源端子32、第二电源端子34以及第三电源端子36。各个电源端子32、34、36横跨封装体50的内外延伸，在封装体50的内部与第一半导体元件12和第二半导体元件22的至少其中一个电连接。
第一半导体元件12具有上表面电极12a和下表面电极12b。上表面电极12a位于第一半导体元件12的上表面，下表面电极12b位于第一半导体元件12的下表面。即，第一半导体元件12是具有上下一对电极12a、12b的纵向半导体元件。同样，第二半导体元件22具有上表面电极22a和下表面电极22b。上表面电极22a位于第二半导体元件22的上表面，下表面电极22b位于第二半导体元件22的下表面。即，第二半导体元件22也是具有上下一对电极22a、22b的纵向半导体元件。本实施例中的第一半导体元件12和第二半导体元件22是相同种类的半导体元件，详细来说是内置有IGBT(绝缘栅双极型晶体管)和二极管的RC(逆导)-IGBT。
但是，第一半导体元件12和第二半导体元件22均不限于RC-IGBT元件，也可以是例如MOSFET(金属-氧化物半导体场效应晶体管)元件等其他的功率半导体元件。或者，也可以将第一半导体元件12和第二半导体元件22分别替换为二极管元件和IGBT元件(或MOSFET元件)等两个以上的半导体元件。第一半导体元件12和第二半导体元件22的具体结构并不特别限定，可以采用各种半导体元件。此外，第一半导体元件12和第二半导体元件22分别可以使用例如硅(Si)、碳化硅(SiC)或氮化镓(GaN)等各种半导体材料构成。对于构成各个半导体元件12、22的上表面电极12a、22a以及下表面电极12b、22b的材料，并未特别限定，可以采用例如铝系金属及/或其他金属。
半导体装置10还具备第一上侧导体板14、第一导体衬垫16、以及第一下侧导体板18。这些部件14、16和18由例如铜或铝等金属材料这样的导电性材料构成。第一上侧导体板14、第一导体衬垫16以及第一下侧导体板18分别具有大体板状，且相互平行地配置。第一上侧导体板14和第一下侧导体板18隔着第一半导体元件12以及第一导体衬垫16彼此相对。此外，第一下侧导体板18与第一电源端子32的基端连接，第一电源端子32的顶端位于封装体50的外部。
第一上侧导体板14经由第一导体衬垫16与第一半导体元件12的上表面电极12a接合，从而与第一半导体元件12的上表面电极12a电连接。第一上侧导体板14与第一导体衬垫16之间通过焊接接合，在这些部件14、16之间形成有焊料层42。第一导体衬垫16与第一半导体元件12的上表面电极12a之间也通过焊接接合，在这些部件16、12之间也形成有焊料层44。第一下侧导体板18与第一半导体元件12的下表面电极12b接合，从而与第一半导体元件12的下表面电极12b电连接。第一下侧导体板18与第一半导体元件12的下表面电极12b之间焊接接合，在这些部件12、18之间设有焊料层46。
第一上侧导体板14的上表面在封装体50的上表面50a处露出于外部，第一下侧导体板18的下表面在封装体50的下表面50b处露出于外部。由此，第一上侧导体板14以及第一下侧导体板18不仅在半导体装置10中构成电路的一部分，还作为将第一半导体元件12的热量向外部释放的散热板起作用。
第一上侧导体板14与第一导体衬垫16之间的焊料层42中含有多个支撑颗粒42a。多个支撑颗粒42a是为了在第一上侧导体板14与第一导体衬垫16之间焊接时使焊料层42确保最低限度的厚度而设置的。多个支撑颗粒42a由与含有这些支撑颗粒42a的焊料层42相比熔点更高的材料构成，且与第一上侧导体板14和第一导体衬垫16这两者接触。作为一个例子，在本实施例的半导体装置10中，采用由镍(Ni)构成的球形颗粒作为多个支撑颗粒42a。此外，在焊料层42中，采用以锡(Sn)为主要成分的合金。但是，支撑颗粒42a的材料和形状、以及焊料层42的材料不限于此。
同样，第一导体衬垫16与第一半导体元件12之间的焊料层44中也含有多个支撑颗粒44a。多个支撑颗粒44a由与含有这些支撑颗粒44a的焊料层44相比熔点更高的材料构成，且与第一导体衬垫16和第一半导体元件12这两者接触。此外，第一半导体元件12与第一下侧导体板18之间的焊料层46中也含有多个支撑颗粒46a。多个支撑颗粒46a由与含有这些支撑颗粒46a的焊料层46相比熔点更高的材料构成，且与第一半导体元件12和第一下侧导体板18这两者接触。作为一个例子，在本实施例的半导体装置10中，采用由镍构成的球形颗粒作为多个支撑颗粒44a、46a。此外，在焊料层44、46中，采用以锡(Sn)为主要成分的合金。但是，这些支撑颗粒44a、46a的材料和形状、以及焊料层44、46的材料不限于此。
半导体装置10还具备第二上侧导体板24、第二导体衬垫26、以及第二下侧导体板28。这些部件24、26和28由例如铜或铝等金属材料这样的导电性材料构成。第二上侧导体板24、第二导体衬垫26以及第二下侧导体板28分别具有大体板状，且相互平行地配置。第二上侧导体板24和第二下侧导体板28隔着第二半导体元件22以及第二导体衬垫26彼此相对。第二上侧导体板24与第三电源端子36的基端连接，第三电源端子36的顶端位于封装体50的外部。第二下侧导体板28与第二电源端子34的基端连接，第二电源端子34的顶端位于封装体50的外部。
第二上侧导体板24经由第二导体衬垫26与第二半导体元件22的上表面电极22a接合，从而与第二半导体元件22的上表面电极22a电连接。第二上侧导体板24与第二导体衬垫26之间通过焊接接合，在这些部件24、26之间形成有焊料层52。第二导体衬垫26与第二半导体元件22的上表面电极22a之间也通过焊接接合，在这些部件26、22之间也形成有焊料层54。第二下侧导体板28与第二半导体元件22的下表面电极22b接合，从而与第二半导体元件22的下表面电极22b电连接。第二下侧导体板28与第二半导体元件22的下表面电极22b之间通过焊接接合，在这些部件22、28之间设有焊料层56。
第二上侧导体板24的上表面在封装体50的上表面50a处露出于外部，第二下侧导体板28的下表面在封装体50的下表面50b处露出于外部。由此，第二上侧导体板24以及第二下侧导体板28不仅在半导体装置10中构成电路的一部分，还作为将第二半导体元件22的热量向外部释放的散热板起作用。
与前述第一半导体元件12侧的焊料层42、44、46同样地，第二上侧导体板24与第二导体衬垫26之间的焊料层52中也含有多个支撑颗粒52a。多个支撑颗粒52a由与含有这些支撑颗粒52a的焊料层52相比熔点更高的材料构成，且与第二上侧导体板24和第二导体衬垫26这两者接触。同样，第二导体衬垫26与第二半导体元件22之间的焊料层54中也含有多个支撑颗粒54a。多个支撑颗粒54a由与含有这些支撑颗粒54a的焊料层54相比熔点更高的材料构成，且与第二导体衬垫26和第二半导体元件22这两者接触。此外，第二半导体元件22与第二下侧导体板28之间的焊料层56中也含有多个支撑颗粒56a。多个支撑颗粒56a由与含有这些支撑颗粒56a的焊料层56相比熔点更高的材料构成，且与第二半导体元件22和第二下侧导体板28这两者接触。作为一个例子，在本实施例的半导体装置10中，采用由镍构成的球形颗粒作为多个支撑颗粒52a、54a、56a。此外，在焊料层52、54、56中，采用以锡(Sn)为主要成分的合金。但是，这些支撑颗粒52a、54a、56a的材料和形状、以及焊料层52、54、56的材料不限于此。
半导体装置10还具备连接部29。连接部29位于封装体50的内部，将第一上侧导体板14与第二下侧导体板28之间相互连接。本实施例中的连接部29与第二下侧导体板28一体地形成，但并不特别限定于此。连接部29从第二下侧导体板28朝向第一上侧导体板14延伸，在其顶端与第一上侧导体板14接合。第一上侧导体板14与连接部29之间通过焊接接合，在这些部件14、29之间形成有焊料层48。在这里，第一上侧导体板14与连接部29之间的焊料层48中不含有前述的支撑颗粒。因此，在第一上侧导体板14与连接部29之间焊接时，第一上侧导体板14与连接部29之间的距离、即焊料层48的厚度，能够比较自由地变化。
由上述说明可以理解的是，在本实施例的半导体装置10中，在第一上侧导体板14的下表面14a侧通过焊接接合第一导体衬垫16以及连接部29这两者。因此，如图3所示，第一上侧导体板14的下表面14a具有与第一导体衬垫16接合的第一区域R1、和与连接部29接合的第二区域R2。作为一个例子，本实施例中的第一上侧导体板14具有设置有第一区域R1的主体部分14m、和设置有第二区域R2的连接部分14s，连接部分14s比主体部分14m薄。
第一区域R1与位于第一上侧导体板14和第一导体衬垫16之间的焊料层42接触，第二区域R2与位于第一上侧导体板14和连接部29之间的焊料层48接触。在这里，第一上侧导体板14与第一导体衬垫16之间的焊料层42中含有多个支撑颗粒42a。然而，第一上侧导体板14与连接部29之间的焊料层48中不含有上述支撑颗粒。这是基于作为本技术的一个实施方式的半导体装置10的制造方法得到的特征，关于这一点将在后面的段落中详细说明。
即，本实施例中的第一上侧导体板14是本技术中的第一部件的一个例子。同样，第一导体衬垫16是本技术中的第二部件的一个例子，连接部29是本技术中的第三部件的一个例子。此外，位于第一上侧导体板14与第一导体衬垫16之间的焊料层42是本技术中的第一焊料层的一个例子，位于第一上侧导体板14与连接部29之间的焊料层48是本技术中的第二焊料层的一个例子，位于第一导体衬垫16与第一半导体元件12之间的焊料层44是本技术中的第三焊料层的一个例子。在下文中，有时将焊料层42、48、44分别称为第一焊料层42、第二焊料层48以及第三焊料层44。
另外，在本实施例的半导体装置10中，第一上侧导体板14中的由第一焊料层42接触的第一区域R1的面积大于第一上侧导体板14中的由第二焊料层48接触的第二区域R2的面积。此外，当从与第一区域R1正交的方向观察时，第一上侧导体板14的重心G14位于第一区域R1内。此外，第一区域R1和第二区域R2均位于第一上侧导体板14的下表面14a上，第一区域R1的法线和第二区域R2的法线相互平行。上述特征也是基于下述半导体装置10的制造方法得到的特征，或者是在该制造方法中具有技术意义的特征。
接下来，参照图4至图6，对半导体装置10的制造方法进行说明。该制造方法主要包括图4所示的第一焊接工序和图5、图6所示的第二焊接工序。在第一焊接工序中，在第一下侧导体板18上焊接第一半导体元件12以及第一导体衬垫16，并且在第二下侧导体板28上焊接第二半导体元件22以及第二导体衬垫26。第一焊接工序的具体方式并不特别限定。
作为一个例子，在本实施例的制造方法中，首先，在第一下侧导体板18上隔着焊料46'配置第一半导体元件12，在第一半导体元件12上隔着焊料44'配置第一导体衬垫16。上述焊料44'、46'中分别含有多个支撑颗粒44a、46a。此外，在第二下侧导体板28上隔着焊料56'配置第二半导体元件22，在第二半导体元件22上隔着焊料54'配置第二导体衬垫26。上述焊料54'、56'中也分别含有多个支撑颗粒54a、56a。在该阶段，第一下侧导体板18和第二下侧导体板28都制备为单个引线框架的形式，这些导体板18、28经由连接杆60相互连接。
接着，将上述组装体10'在回流炉中加热，使焊料44'、46'、54'、56'熔融。此时，各个焊料44'、46'、54'、56'通过其中含有的支撑颗粒44a、46a、54a、56a而以所希望的尺寸维持在一定的厚度。在使焊料44'、46'、54'、56'经过规定的时间熔融后，从组装体10'去除热量。焊料44'、46'、54'、56'重新凝固，成为半导体装置10中的焊料层44、46、54、56。
接着，实施第二焊接工序。如图5所示，在第二焊接工序中，将第一上侧导体板14以及第二上侧导体板24焊接在经过第一焊接工序之后的组装体10'上。第二焊接工序的具体方式并不特别限定。作为一个例子，在本实施例中的第二焊接工序中，首先，以上下翻转的姿态配置第一上侧导体板14以及第二上侧导体板24。即，在第二焊接工序中，第一上侧导体板14的下表面14a朝向上方。接着，在第一上侧导体板14及第二上侧导体板24上，隔着焊料42'、48'、52'将经过第一焊接工序之后的组装体10'以上下翻转的姿态配置。此时，在第一上侧导体板14的下表面14a中，在第一区域R1的上方隔着焊料42'配置第一导体衬垫16，并且在第二区域R2的上方，隔着焊料48'配置连接部29。可以如图6所示，使用夹具70支撑组装体10'。
在这里，第一上侧导体板14与第一导体衬垫16之间的焊料42'中含有前述多个支撑颗粒42a。与此相对地，第一上侧导体板14与连接部29之间的焊料48'中不含有上述支撑颗粒。即，前者的焊料42'是本技术中的第一焊料的一个例子，后者的焊料48'是本技术中的第二焊料的一个例子。在下文中，有时将这些焊料42'、48'分别称为第一焊料42'及第二焊料48'。另外，第一焊料42'以及第二焊料48'的具体形式并不特别限定。这些焊料42'、48'例如可以是片状的焊料，也可以是糊状或浆状的焊料。
接下来，再次使用回流炉使焊料42'、48'、52'熔融。如图6所示，如果焊料42'、48'、52'熔融，则通过熔融后的第一焊料42'以及第二焊料48'的表面张力F1、F2，将第一上侧导体板14朝向第一导体衬垫16以及连接部29吸引。然而，第一焊料42'中含有多个支撑颗粒42a，多个支撑颗粒42a与第一上侧导体板14和第一导体衬垫16这两者接触。由此，第一焊料42'的厚度被维持。
另一方面，第二焊料48'中不含有上述支撑颗粒。因此，在第一上侧导体板14、第一导体衬垫16以及连接部29中的某一个存在尺寸或位置误差的情况下，第二焊料48'的厚度与该误差相应地变化。由此，第一上侧导体板14以不倾斜的正确姿态与第一导体衬垫16以及连接部29接合。因此，不仅是第一上侧导体板14与第一导体衬垫16之间的第一焊料层42维持比较均匀的厚度，第一上侧导体板14与连接部29之间的第二焊料层48也维持比较均匀的厚度。
如前所述，在第一上侧导体板14中，第一焊料42'所接触的第一区域R1的面积大于第二焊料48'所接触的第二区域R2的面积。根据这一结构，熔融后的第一焊料42'的表面张力F1与熔融后的第二焊料48'的表面张力F2相比，能够更有力地吸引第一上侧导体板14。由于第一焊料42'中含有多个支撑颗粒42a，因此，通过第一焊料42'更有力地吸引第一上侧导体板14，易于使第一上侧导体板14的姿态更稳定。
在本实施例的制造方法中，在第二焊接工序中，当从与第一区域R1正交的方向观察时，第一上侧导体板14的重心G14位于第一区域R1内。根据这一结构，当熔融后的第一焊料42'以及第二焊料48'吸引第一上侧导体板14时，由于第一焊料42'中含有的多个支撑颗粒42a在第一上侧导体板14的重心G14附近与第一上侧导体板14接触，因此易于使第一上侧导体板14的姿态更加稳定。
标号的说明
10：半导体装置
12：第一半导体元件
14：第一上侧导体板(第一部件的一个例子)
16：第一导体衬垫(第二部件的一个例子)
18：第一下侧导体板
22：第二半导体元件
24：第二上侧导体板
26：第二导体衬垫
28：第二下侧导体板
29：连接部(第三部件的一个例子)
32、34、36：电源端子
42、44、46、48、52、54、56：焊料层
42'、44'、46'、48'、52'、54'、56'：焊料
42a、44a、46a、52a、54a、56a：支撑颗粒
50：封装体
F1：表面张力
F2：表面张力
G14：第一上侧导体板14的重心
R1：第一上侧导体板14的下表面14a的第一区域
R2：第一上侧导体板14的下表面14a的第二区域

Claims (10)

1.一种半导体装置，其经由焊料层接合有包含半导体元件在内的多个部件，所述半导体装置的特征在于，
具备：第一部件；
第二部件，其经由第一焊料层与位于所述第一部件的一侧的第一区域接合；以及
第三部件，其经由第二焊料层与位于所述第一部件的所述一侧的第二区域接合，
所述第一焊料层中含有由熔点高于所述第一焊料层的材料构成的多个支撑颗粒，
所述第二焊料层中不含有所述支撑颗粒。
2.根据权利要求1所述的半导体装置，其中，
所述多个支撑颗粒与所述第一部件和所述第二部件这两者接触。
3.根据权利要求1或2所述的半导体装置，其中，
所述第一区域的面积大于所述第二区域的面积。
4.根据权利要求1至3中任意一项所述的半导体装置，其中，
从与所述第一区域正交的方向观察时，所述第一部件的重心位于所述第一区域内。
5.根据权利要求1至4中任意一项所述的半导体装置，其中，
所述第一区域的法线和所述第二区域的法线相互平行。
6.根据权利要求1至5中任意一项所述的半导体装置，其中，
所述多个支撑颗粒由金属材料构成。
7.根据权利要求6所述的半导体装置，其中，
所述多个支撑颗粒由镍(Ni)或铜(Cu)构成。
8.根据权利要求1至7中任意一项所述的半导体装置，其中，
在所述第二部件中，在相对于所述第一焊料层侧的相反侧，经由第三焊料层接合所述半导体元件，
所述第三焊料层中含有由熔点高于所述第三焊料层的材料构成的多个支撑颗粒。
9.一种制造方法，其制造经由焊料层接合有包含半导体元件在内的多个部件的半导体装置，所述制造方法的特征在于，
具有以下工序：在位于第一部件的一侧的第一区域的上方，隔着第一焊料配置第二部件，并且在位于所述第一部件的所述第一区域同一侧的第二区域的上方，隔着第二焊料配置第三部件的工序；以及
使所述第一焊料和所述第二焊料熔融，在所述第一部件的所述一侧焊接第二部件及第三部件的工序，
所述第一焊料中含有由熔点高于所述第一焊料的材料构成的多个支撑颗粒，
所述第二焊料中不含有所述支撑颗粒。
10.根据权利要求9所述的制造方法，其中，
在所述焊接工序中，通过熔融后的所述第一焊料及所述第二焊料的表面张力而将第一部件朝向所述第二部件及所述第三部件吸引，所述多个支撑颗粒与所述第一部件和所述第二部件这两者接触。
CN201911237096.2A 2018-12-07 2019-12-05 半导体装置及其制造方法 Pending CN111293095A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-229947 2018-12-07
JP2018229947A JP7107199B2 (ja) 2018-12-07 2018-12-07 半導体装置

Publications (1)

Publication Number Publication Date
CN111293095A true CN111293095A (zh) 2020-06-16

Family

ID=70972122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911237096.2A Pending CN111293095A (zh) 2018-12-07 2019-12-05 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US11164841B2 (zh)
JP (1) JP7107199B2 (zh)
CN (1) CN111293095A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632335B2 (en) * 1999-12-24 2003-10-14 Ebara Corporation Plating apparatus
CN1319130C (zh) * 1999-12-24 2007-05-30 株式会社荏原制作所 半导体基片处理装置及处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133497A (ja) * 2001-10-29 2003-05-09 Toshiba Components Co Ltd 薄型半導体素子
JP2009050900A (ja) * 2007-08-28 2009-03-12 Toyota Motor Corp 粒子入りはんだ及びその製造方法
CN103503132A (zh) * 2011-06-09 2014-01-08 三菱电机株式会社 半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136018A (ja) 2003-10-29 2005-05-26 Denso Corp 半導体装置
JP5369682B2 (ja) * 2006-04-28 2013-12-18 千住金属工業株式会社 フォームはんだおよび電子部品
JP6294110B2 (ja) * 2014-03-10 2018-03-14 トヨタ自動車株式会社 半導体装置
JP6719252B2 (ja) * 2016-03-30 2020-07-08 日立オートモティブシステムズ株式会社 半導体装置
JP2019067949A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133497A (ja) * 2001-10-29 2003-05-09 Toshiba Components Co Ltd 薄型半導体素子
JP2009050900A (ja) * 2007-08-28 2009-03-12 Toyota Motor Corp 粒子入りはんだ及びその製造方法
CN103503132A (zh) * 2011-06-09 2014-01-08 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
US20200185348A1 (en) 2020-06-11
US11164841B2 (en) 2021-11-02
JP2020092232A (ja) 2020-06-11
JP7107199B2 (ja) 2022-07-27

Similar Documents

Publication Publication Date Title
US6448645B1 (en) Semiconductor device
CN107851639B (zh) 电力用半导体装置
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
CN109314063B (zh) 电力用半导体装置
US11088042B2 (en) Semiconductor device and production method therefor
US7479693B2 (en) Arrangement of conductive connectors in a power semiconductor device
JP4557804B2 (ja) 半導体装置及びその製造方法
CN111293095A (zh) 半导体装置及其制造方法
US10153236B2 (en) Semiconductor device and power electronics apparatus
CN112331632B (zh) 半导体装置
US11978683B2 (en) Semiconductor apparatus
US11444047B2 (en) Semiconductor device
JP5418654B2 (ja) 半導体装置
WO2019207996A1 (ja) 半導体装置およびその製造方法
JP4861200B2 (ja) パワーモジュール
US20200266130A1 (en) Semiconductor device
JP2020088030A (ja) 板はんだおよび半導体装置の製造方法
CN112310053B (zh) 半导体装置
US11728231B2 (en) Semiconductor module
US20220330429A1 (en) Semiconductor device and method of manufacturing the same
JP2023027849A (ja) 半導体装置
JP5151837B2 (ja) 半導体装置の製造方法
JP2021057543A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2013161996A (ja) 半導体装置
CN115050656A (zh) 一种集成续流二极管的氮化镓功率器件以及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200616