JP2013161996A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013161996A
JP2013161996A JP2012023740A JP2012023740A JP2013161996A JP 2013161996 A JP2013161996 A JP 2013161996A JP 2012023740 A JP2012023740 A JP 2012023740A JP 2012023740 A JP2012023740 A JP 2012023740A JP 2013161996 A JP2013161996 A JP 2013161996A
Authority
JP
Japan
Prior art keywords
ceramic substrate
metal plate
semiconductor device
heat sink
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012023740A
Other languages
English (en)
Inventor
Yoshiki Tomita
芳樹 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2012023740A priority Critical patent/JP2013161996A/ja
Publication of JP2013161996A publication Critical patent/JP2013161996A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体装置のヒートシンクへのロウ付けに起因してクラックが発生しても、クラックによる放熱効率の低下を抑制する技術を提供する。
【解決手段】半導体装置4は、セラミック基板14の両側に金属回路板12と金属板16が取り付けられており、金属回路板12の上に半導体チップ6が取り付けられている。セラミック基板14と金属板16の接合面において、セラミック基板14の端部に凸部21が設けられており、金属板16には、凸部21と嵌合する凹部22が設けられている。フラックスとの反応がセラミック基板14と金属板16の接合面の縁から進行しても、凸部21と凹部22の嵌合部でせき止められる。凸部21よりも内側でクラックが発生することが防止され、放熱効率の低下が抑制される。
【選択図】図2

Description

本明細書が開示する技術は、セラミック基板の両側に金属回路板と金属板が取り付けられており、金属回路板の上に半導体チップが取り付けられた半導体装置に関する。
半導体チップを備える半導体装置の中には次の構造を備えているものがある。半導体装置は、絶縁体であるセラミック基板を有し、その上に回路をプリントした金属回路板が接合されており、その金属回路基板の上に半導体知チップが取り付けられている。セラミック基板の下面には、別の金属板が接合されている。別の金属板は、半導体装置を取り付けるケースやヒートシンクに半導体チップの熱を効率よく拡散させるために設けられるものであり、いわゆる放熱板として機能する。
セラミック基板は、典型的には、絶縁物質である窒化アルミニウムなどで作られており、金属板は、アルミニウム、あるいは、導電性のアルミニウム合金で作られていることが多い。よく用いられるのは、純度99.99%(4N)のアルミニウムである。
セラミック基板と金属板はハンダ付けやロウ付けにて接合される。セラミック基板と金属板の間にクラック(亀裂)が生じることがある。クラックが生じると、セラミック基板と金属板の間の伝熱効率が低下する。そこで、クラック発生を抑制する技術が例えば特許文献1、2に提案されている。
特許文献1は、金属板の下面に多数のスリットを設けた半導体装置を開示している。スリットを設けることによって金属板の剛性を下げ、熱応力に対して金属板が柔軟に変形するように構成し、クラックの発生を抑制する。
特許文献2は、ヒートシンクに取り付けられる半導体装置であって、半導体装置最下層の金属板とヒートシンクとの間に別の金属板(応力緩和部材)を配置し、その応力緩和部材における金属板と対向する面にスリットを設ける。応力緩和部材は、セラミック基板とヒートシンクの間の熱応力を緩和し、セラミック基板と金属板の間のクラック発生を抑制する。
特開2008−135511号公報 特開2008−294280号公報
特許文献1と2の技術はいずれも、セラミック基板と他の板(金属板やヒートシンク)との間の熱応力に起因するクラックを抑制する技術である。近年は、ロウ付けによる接合技術が進歩し、セラミック基板と金属板、及び、金属板とヒートシンク(即ち、半導体装置とヒートシンク)がそれぞれロウ付けにより接合されることが多い。次に示すように、このロウ付けに起因してクラックが生じる問題がある。ロウ材には、母材表面の酸化を防ぐとともにロウ材の流動性を促進するフラックスという薬剤が混ぜられる。半導体装置において、セラミック基板と金属板はロウ付けされる。その半導体装置をヒートシンク(あるいはケースなどのベースプレート)にロウ付けする際、蒸発したフラックスが、既に接合しているセラミック基板と金属板の間のロウ材に作用し、接合面を劣化させる。より具体的には、接合面に存在する酸化物の残滓とフラックスと反応し、セラミック基板と金属板を接合しているロウ材を溶かし、ロウ材を剥離させることがある。ロウ材が剥離すると、接合力が落ち、経年劣化でセラミック基板と金属板の接合面にクラックが生じ易くなってしまう。本明細書は、半導体装置のヒートシンクへのロウ付けに起因してクラックが発生しても、クラックによる放熱効率の低下を抑制する技術を提供する。なお、以下では、半導体装置のヒートシンクへのロウ付けを二次ロウ付けと称する。
本明細書が開示する技術は、セラミック基板の両面のそれぞれに金属回路板と金属板が取り付けられており、金属回路板の上に半導体チップが取り付けられた半導体装置に関する。その半導体装置は、セラミック基板と金属板の接合面において、セラミック基板の端部に凸部を設け、金属板に上記凸部と嵌合する凹部を設けている。凸部と凹部は次の作用効果を奏する。二次ロウ付け時のフラックスと接合面(既に接合しているセラミック基板と金属板の間の接合面)の反応は、接合面の端部から内側へと進行する。セラミック基板と金属板の接合面は、セラミック基板からみて凸状になっている。従って、フラックスと接合面の反応は、凸部に達して止まるか、止まらずとも、凸部を超えるのに距離を要するので、凸部よりも内側にまで侵食する可能性は低くなる。フラックスと反応する領域は凸部より内側には拡がらず、それゆえ、凸部よりも内側でクラックが発生する可能性は低くなる。即ち、凸部よりも内側ではセラミック基板と金属板との接合は確保され放熱効率の低下が抑えられる。
本明細書が開示する技術の詳細、及び、さらなる改良は、発明の実施の形態で説明する。
半導体装置を実装した回路基板の平面図である。 図2(A)は、1つの半導体装置とその周囲の拡大平面図である。図2(B)は、図2(A)のB−B線に沿った断面図である。 図2(B)の破線Cで囲った領域の拡大図である。
図面を参照して実施例の半導体装置を説明する。図1は、幾つかの半導体装置4、4a、4bを実装した回路基板10の平面図である。この回路基板10は、例えば電気自動車のインバータを構成する基板の一つである。幾つかの半導体装置4、4a、4bは、ヒートシンク2の上に固定されている。各半導体装置4、4a、4bは、それぞれ、半導体チップ6、6a、6bを載せている。なお、図1では、半導体チップ以外の電子部品(抵抗やコンデンサなど)と、半導体チップと電子部品を接続するリード線の図示を省略している。半導体チップ6、6a、6bは、IGBTやダイオードなど、スイッチング回路を構成する半導体素子を内蔵している。スイッチング回路は、電気自動車の駆動用モータに供給する交流電流を作る回路であり、スイッチング回路を構成する素子には大電流が流れるので発熱量が大きい。それゆえ、各半導体装置はヒートシンク2に搭載される。
図2に、一つの半導体装置4の平面図と断面図を示す。図2(A)が平面図を示し、図2(B)は、図2(A)のB−B線に沿った断面を示している。ここで、平面図は、平板型の半導体装置4の平面に直交する方向から見た図に相当する。半導体装置4は、半導体チップ6、金属回路板12、セラミック基板14、及び、放熱板16(金属板)で構成されている。半導体チップ6は、IGBTやダイオードをモールドした樹脂のパッケージである。金属回路板12は、内部に回路線が形成されている。回路線は、半導体チップ内部のIGBTなどの端子と外部のコンデンサや抵抗などを接続するためのリード線の役割を果たす。回路線は、エッチングなどの加工法により金属回路板12に形成される。半導体チップ6は、金属回路板12にハンダ付けされる。
金属回路板12は、セラミック基板14に接合している。セラミック基板14の反対側の面には、放熱板16が接合している。セラミック基板14は、例えば、セラミック材の一つである窒化アルミニウムで作られている。セラミック基板14は絶縁体である。放熱板16は、熱伝導率の高い金属で作られており、例えば、純度99.99%(4N)のアルミニウムで作られている。なお、金属回路板12も、純度99.99%のアルミニウムで作られる場合がある。
セラミック基板14の下面、即ち、放熱板16と対向する面には凸部21が設けられており、放熱板16において凸部21と対向する位置に凹部22が設けられている。凸部21と凹部22は相互に嵌合する。図2(A)の平面図では、理解を助けるために凸部21(凹部22)をグレーで示している。図2(A)に示すように、凸部21(凹部22)は、セラミック基板14の端部に設けられている。なお、凸部21(凹部22)は、セラミック基板14と放熱板16の接合面の縁よりも内側に設けられている。また、図2(A)に示すように、凸部21(凹部22)は、平面視において半導体チップ6を囲むように設けられている。
金属回路板12とセラミック基板14はロウ付けにより接合している。セラミック基板14と放熱板16もロウ付けにより接合している。ロウ材は、母材(この場合はセラミック基板14と金属回路板12、及び、放熱板16)よりも融点の低い合金でできており、例えば、アルミニウムにシリコンを添加した合金などが用いられる。ロウ材には、フラックスと呼ばれる薬剤も添加される。フラックスは、母材表面の酸化を防ぐとともにロウ材の流動性を促進する薬剤である。ロウ付けには、例えば、ノコロックと呼ばれる方法が採用される。ノコロックとは、ロウ材を塗布して組み立てた半導体装置を不活性ガスで満たした高温チャンバに入れ、ロウ材を溶かしてロウ付けする方法である。この方法は、母材をチャンバに入れるだけであるので、工程が簡単であるという利点を有する。
完成した半導体装置4をヒートシンク2に接合するのもロウ付けによる。なお、図2(B)に示すように、放熱板16の下面(ヒートシンクと対向する面)には、複数の切り込み23が設けられている。この切り込み23は、その内部にロウ材Lが入り込み、ヒートシンクとの接合の強度を高めるためである。半導体装置4とヒートシンク2も例えばノコロック法による。
セラミック基板14への金属回路板12と放熱板16のロウ付けを一次ロウ付けと称し、ヒートシンク2への半導体装置4のロウ付けを二次ロウ付けと称する。二次ロウ付けの際、ロウ材からフラックスが気化する。なお、一般的には、アルミニウムのロウ付け温度は580度〜620度であり、フラックスの活性化温度は560度程度である。気化したフラックスは、セラミック基板14と放熱板16の接合面に達し、そこで酸化物の残滓や一次ロウ付けのロウ材と反応する。その化学反応により、セラミック基板14と放熱板16の接合面のロウ材の一部が溶ける(あるいは溶けずとも劣化する)。この化学反応により、セラミック基板14と放熱板16の接合の耐久性が損なわれ、それらの間にクラックが生じ易くなる。凸部21と凹部22は、クラックが生じてもクラックが内部まで拡がるのを阻止する。このことを、図3を使って次に説明する。なお、以後、「内側」、「内部」とは、半導体装置4を平面視したときに凸部21(凹部22)のループの「内側」、「内部」を意味することに留意されたい。
図3は、図2(B)において符号Cが示す領域の拡大図である。気化したフラックスと接合面におけるロウ材との反応は、セラミック基板14と放熱板16の接合面の端部(図3にて符号Paが示すポイント)から始まり、接合面に沿って内部へと進行する。図3中の矢印Aが、フラックスとロウ材の反応の進行方向を示す。接合面は、凸部21と凹部22の嵌合箇所(図3中の符号Pbが示すポイント)で直角に折れ曲がる。それゆえ、フラックスとロウ材の反応は、ポイントPbでせき止められる。あるいは、ポイントPbでせき止められずとも、反応は凸部21に沿って進むことになる(図3の矢印B参照)。すなわち、フラックスとロウ材の反応は、凸部21を回り込むように長い距離を進まないと、凸部21の内側へは到達しない。凸部21よりも内側にまで反応が進むことが阻止される。それゆえ、フラックスとロウ材が反応してロウ材が劣化したとしても、凸部よりも内側でクラックが発生することが防止される。図2(A)、(B)に示すように、半導体チップ6は、平面視でみたときに凸部21(凹部22)のループの内側に配置されている。凸部21(凹部22)よりも内側でクラックが生じなければ、半導体チップ6の直下ではセラミック基板14と放熱板16の密なる接合が維持される。即ち、半導体チップ6の放熱効率の低下が抑制される。
実施例の技術に関する留意点を述べる。凸部21と凹部22の嵌合は、セラミック基板14と放熱板16の接合の物理的な強度を高める効果も奏する。実施例では、凸部21は断面矩形であったが、凸部21は断面がくさび状であってもよい。また、凸部(及び凹部)を2重、3重に設けることも好適である。実施例では半導体装置4はヒートシンク2にロウ付けされた例を示したが、半導体装置4はインバータなどのデバイスのケース、或いはヒートシンクではない別の板にロウ付けされるものであってもよい。
実施例の放熱板は純度99.99%のアルミニウムで作られており、セラミック基板14は窒化アルミニウムで作られていた。放熱板はセラミック基板の材質はこれらのものに限られない。例えば、放熱板は熱伝導率の高い銅で作られていてもよい。
金属回路板12を第1金属板と称し、放熱板16を第2金属板と称すると、実施例の半導体装置4の特徴は次のように表現することができる。半導体装置4は、セラミック基板14の両面のそれぞれに第1金属板(金属回路板12)と第2金属板(放熱板16)が取り付けられており、第1金属板の上に半導体チップ6取り付けられたデバイスである。セラミック基板14と第2金属板の接合面において、セラミック基板14の端部(縁よりは内側)に凸部21が設けられており、第2金属板に凸部21と嵌合する凹部22が設けられている。凸部21と凹部22は、別言すれば、半導体装置4を平面視したときに、半導体チップ6を囲むように設けられている(図2(A)参照)。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:ヒートシンク
4:半導体装置
6:半導体チップ
10:回路基板
12:金属回路板
14:セラミック基板
16:放熱板(金属板)
21:凸部
22:凹部
L:ロウ材

Claims (1)

  1. セラミック基板の両面のそれぞれに金属回路板と金属板が取り付けられており、金属回路板の上に半導体チップが取り付けられた半導体装置であって、
    セラミック基板と金属板の接合面において、セラミック基板の端部に凸部が設けられており、金属板に前記凸部と嵌合する凹部が設けられていることを特徴とする半導体装置。
JP2012023740A 2012-02-07 2012-02-07 半導体装置 Pending JP2013161996A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012023740A JP2013161996A (ja) 2012-02-07 2012-02-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012023740A JP2013161996A (ja) 2012-02-07 2012-02-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2013161996A true JP2013161996A (ja) 2013-08-19

Family

ID=49173997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012023740A Pending JP2013161996A (ja) 2012-02-07 2012-02-07 半導体装置

Country Status (1)

Country Link
JP (1) JP2013161996A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112352310A (zh) * 2019-01-16 2021-02-09 富士电机株式会社 半导体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112352310A (zh) * 2019-01-16 2021-02-09 富士电机株式会社 半导体装置

Similar Documents

Publication Publication Date Title
JP4640345B2 (ja) 電力用半導体装置
JP6366857B2 (ja) 電力用半導体装置
CN109314063B (zh) 电力用半导体装置
WO2015033724A1 (ja) 電力用半導体モジュール
JP2007184525A (ja) 電子機器装置
JP6261642B2 (ja) 電力半導体装置
JP5214936B2 (ja) 半導体装置
WO2017221730A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP2008091959A (ja) 半導体装置の製造方法
WO2014021077A1 (ja) 多層基板および多層基板を用いたパワーモジュール
CN112530915B (zh) 半导体装置
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
CN111293095A (zh) 半导体装置及其制造方法
JP2011023748A (ja) 電子機器装置
JP2016174034A (ja) 半導体パワーモジュール
JP2019212808A (ja) 半導体装置の製造方法
JP2013161996A (ja) 半導体装置
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP6992913B2 (ja) リードフレーム配線構造及び半導体モジュール
KR101561920B1 (ko) 반도체 패키지
JP2017188528A (ja) 半導体装置
JP5418654B2 (ja) 半導体装置
JP2015149363A (ja) 半導体モジュール