JP2023027849A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2023027849A JP2023027849A JP2021133171A JP2021133171A JP2023027849A JP 2023027849 A JP2023027849 A JP 2023027849A JP 2021133171 A JP2021133171 A JP 2021133171A JP 2021133171 A JP2021133171 A JP 2021133171A JP 2023027849 A JP2023027849 A JP 2023027849A
- Authority
- JP
- Japan
- Prior art keywords
- metal wire
- metal
- electrode
- pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 229910052751 metal Inorganic materials 0.000 claims abstract description 249
- 239000002184 metal Substances 0.000 claims abstract description 249
- 239000000463 material Substances 0.000 claims description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/4909—Loop shape arrangement
- H01L2224/49095—Loop shape arrangement parallel in plane
- H01L2224/49096—Loop shape arrangement parallel in plane horizontal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】信頼性を向上させた半導体装置を提供する。【解決手段】半導体装置は、ベース部材と、半導体素子と、第１金属ワイヤと、第２金属ワイヤと、を備える。前記ベース部材は、第１金属パッドと、第２金属パッドと、を含み、前記第１金属パッドおよび前記第２金属パッドは、前記ベース部材の表面に沿って、相互に離間して並ぶ。前記半導体素子は、前記第１金属パッド上にマウントされ、前記第１金属パッドとは反対側の表面に設けられた第１電極を有する。前記第１金属ワイヤは、前記半導体素子の前記第１電極上にボンディングされる。前記第２金属ワイヤは、前記第１金属ワイヤ上にボンディングされた第１端部と、前記第２金属パッド上にボンディングされた第２端部と、を含む。前記第１金属ワイヤは、前記第２金属パッドには接続されない。【選択図】図１
Description
実施形態は、半導体装置に関する。
電力制御用のパワーモジュールに内蔵される半導体チップは、電気抵抗の小さい銅ワイヤを用いて実装することが好ましい。しかしながら、銅ワイヤは、例えば、アルミニウムワイヤに比べて硬度が高く、半導体チップにボンディングダメージを与える恐れがある。
実施形態は、信頼性を向上させた半導体装置を提供する。
実施形態に係る半導体装置は、ベース部材と、半導体素子と、第１金属ワイヤと、第２金属ワイヤと、を備える。前記ベース部材は、第１表面と、前記第１表面とは反対側の第２面と、を有し、前記第１金属パッドおよび前記第２金属パッドは、前記第１表面上に相互に離間して並ぶ。前記半導体素子は、前記第１金属パッド上にマウントされ、前記第１金属パッドとは反対側の表面に設けられた第１電極を有する。前記第１金属ワイヤは、前記半導体素子の前記第１電極上にボンディングされる。前記第２金属ワイヤは、前記第１金属ワイヤ上にボンディングされた第１端部と、前記第２金属パッド上にボンディングされた第２端部と、を含む。前記第１金属ワイヤは、前記第２金属パッドには接続されない。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
図１は、実施形態に係る半導体装置１を示す模式断面図である。半導体装置１は、例えば、シリコン、炭化シリコン、窒化ガリウムなどを材料とするスイッチング素子を含む。
図１に示すように、半導体装置１は、半導体素子１０と、ベース部材２０と、第１金属ワイヤ３０と、第２金属ワイヤ４０と、を備える。半導体素子１０は、例えば、ショットキダイオードである。
ベース部材２０は、例えば、絶縁部材２１と、第１金属パッド２３と、第２金属パッド２５と、金属膜２６と、を含む。絶縁部材２１は、例えば、酸化アルミニウムまたは窒化アルミニウムを含むセラミック部材である。第１金属パッド２３および第２金属パッド２５は、例えば、銅を含む金属膜である。金属膜２６は、例えば、銅を含む。
ベース部材２０は、例えば、第１表面２０ａと、第２表面２０ｂと、を有する。第２表面２０ｂは、第１表面２０ａの反対側に位置する。第１表面２０ａおよび第２表面２０ｂは、例えば、絶縁部材２１の表面である。第１金属パッド２３および第２金属パッド２５は、絶縁部材２１の第１表面２０ａ上に、相互に離間して設けられる。金属膜２６は、絶縁部材２１の第２表面２０ｂ上に設けられる。
半導体素子１０は、第１金属パッド２３上にマウントされる。半導体素子１０は、第１金属パッド２３とは反対側の表面に、第１電極１３（図２（ａ）参照）を有する。第１電極１３は、例えば、アノード電極である。第１電極１３は、例えば、アルミニウムを含む。
図１に示すように、第１金属ワイヤ３０は、半導体素子１０の第１金属パッド２３とは反対側の表面上にボンディングされる。第１金属ワイヤ３０は、例えば、第１電極１３上にボンディングされる。第１金属ワイヤ３０は、例えば、アルミニウムワイヤである。
第２金属ワイヤ４０は、第１金属ワイヤ３０上にボンディングされる。第２金属ワイヤは、第１端部４０ａと、第２端部４０ｂと、を有する。第１端部４０ａは、第１金属ワイヤ３０上にボンディングされる。第２端部４０ｂは、第２金属パッド２５上にボンディングされる。言い換えれば、半導体素子１０は、第２金属ワイヤ４０を介して、第２金属パッド２５に電気的に接続される。第２金属ワイヤ４０は、例えば、銅ワイヤである。
図２（ａ）および（ｂ）は、実施形態に係る半導体装置１の実装過程を示す模式断面図である。図２（ａ）は、第１金属ワイヤ３０のボンディング過程を表す断面図である。図２（ｂ）は、第２金属ワイヤ４０のボンディング過程を表す断面図である。
半導体素子１０は、例えば、第１金属パッド２３に向き合う裏面上に設けられる裏面電極１４をさらに有する。裏面電極１４は、例えば、カソード電極である。裏面電極１４は、例えば、図示しない導電性の接続部材を介して第１金属パッド２３に電気的に接続される。
図２（ａ）に示すように、第１金属ワイヤ３０は、半導体素子１０の第１電極１３上にボンディングされる。第１金属ワイヤ３０は、例えば、ウェッジボンディングにより第１電極１３に接続される。第１電極１３は、例えば、第１金属ワイヤ３０の材料と同じ材料を含む。第１電極１３は、例えば、アルミニウム電極である。
第１金属ワイヤ３０は、例えば、ルーピングを有する形状に設けられ、第１電極１３上の２か所にボンディングされる。さらに、第１金属ワイヤ３０は、第１電極１３上で切断され、半導体素子１０の外側に延出しないように設けられる。第１金属ワイヤ３０は、第２金属パッド２５には接続されない。
第１金属ワイヤ３０は、例えば、第１端３０ａおよび第２端３０ｂを有する。第１端３０ａおよび第２端３０ｂは、例えば、ウェッジツールＷＴにより押しつぶされ、第１電極１３に接続される。
図２（ｂ）に示すように、第２金属ワイヤ４０を半導体素子１０および第２金属パッド２５にボンディングする。第２金属ワイヤ４０は、例えば、ウェッジボンディングにより、第１金属ワイヤ３０を介して、半導体素子１０に接続される。また、第２金属ワイヤ４０は、第２金属パッド２５にも接続される。
第２金属ワイヤ４０は、第１端部４０ａおよび第２端部４０ｂを有する。第１端部４０ａは、ルーピングを有する形状に設けられ、第１電極１３上の２か所に接続される。第１端部４０ａのルーピングは、第１金属ワイヤ３０のルーピングよりも高く設けられる。第１端部４０ａは、例えば、第１金属ワイヤ３０の第１端３０ａおよび第２端３０ｂの上にボンディングされる。一方、第２端部４０ｂは、第２金属パッド２５上にボンディングされる。
実施形態は、例えば、アルミニウムワイヤおよび銅ワイヤに限定される訳ではなく、第１金属ワイヤ３０は、例えば、第２金属ワイヤ４０の材料よりも低い硬度の材料を含む。また、第１電極３０は、第２金属ワイヤ４０の材料よりも低い硬度の材料を含む。
例えば、第２金属ワイヤ４０を第１金属ワイヤ３０を介さずに、第１電極１３に直接ボンディングする場合、半導体素子１０に与えるボンディングダメージは、第１金属ワイヤ３０を第１電極１３にボンディングする場合のダメージに比べて大きくなる。したがって、半導体素子１０と第２金属ワイヤ４０との間に第１金属ワイヤ３０を介在させることにより、ボンディング時に半導体素子１０に加わる衝撃を軽減し、半導体素子１０に与えるボンディングダメージを低減することができる。これにより、半導体装置１の信頼性を向上させることができる。
図３は、実施形態の変形例に係る半導体装置２を示す模式平面図である。図３は、半導体素子１０、第２金属パッド２５および第３金属パッド２７を表す平面図である。この例では、半導体素子１０は、ＭＯＳＦＥＴもしくはＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
ベース部材２０（図１参照）は、さらに、第３金属パッド２７を含む。第３金属パッド２７は、第１金属パッド２３および第２金属パッド２５と共に、絶縁部材２１の表面上に設けられる。第３金属パッド２７は、第１金属パッド２３および第２金属パッド２５から離間して設けられる。
半導体素子１０は、第１電極１３と、第２電極１５と、を含む。第１電極１３は、例えば、ソース電極またはエミッタ電極である。第２電極１５は、例えば、制御パッドである。第２電極１５は、例えば、第１電極１３と半導体層（図示しない）との間に設けられるゲート電極（図示しない）に電気的に接続される。また、半導体素子１０は、例えば、裏面側（図示しない）に、ドレイン電極またはコレクタ電極を有する。
図３に示すように、第１金属ワイヤ３０は、第１電極１３上にボンディングされる。第１金属ワイヤ３０は、第１端３０ａおよび第２端３０ｂを有する。第１金属ワイヤ３０は、第１端３０ａと第２端３０ｂとの間にルーピングを有し、第１端３０ａおよび第２端３０ｂは、第１電極１３に接続される。また、第１金属ワイヤ３０は、例えば、第１電極１３上で切断され、第１電極１３の外側に延出しないように設けられる。
第２金属ワイヤ４０は、第１端部４０ａと第２端部４０ｂとを有する。第１端部４０ａは、ルーピングを有し、第１金属ワイヤ３０の第１端３０ａおよび第２端３０ｂの上にボンディングされる。一方、第２端部４０ｂは、第２金属パッド２５上にボンディングされる。第２金属ワイヤ４０は、第１金属ワイヤ３０を介して第１電極１３に電気的に接続され、第２金属パッド２５にも電気的に接続される。
図３に示すように、第１金属ワイヤ３０と第２金属ワイヤ４０とのペアは、複数設けられても良い。この例でも、第１金属ワイヤ３０は、第２金属ワイヤ４０の硬度よりも低い硬度を有する。また、第１金属ワイヤ３０は、第２金属パッド２５に接続されない。
第２金属ワイヤ４０を第１金属ワイヤ３０上にボンディングすることにより、第２金属ワイヤ４０のボンディング時において半導体素子１０に加わる衝撃を緩和し、半導体素子１０に与えるボンディングダメージを低減することができる。
第２電極１５は、第３金属ワイヤ５０を介して、第３金属パッド２７に電気的に接続される。第３金属ワイヤ５０は、第１端部５０ａおよび第２端部５０ｂを有する。第１端部５０ａは、第２電極１５上にボンディングされる。第２端部５０ｂは、第３金属パッド２７上にボンディングされる。
第３金属ワイヤ５０は、第１金属ワイヤ３０と同じ材料を含む。第３金属ワイヤ５０は、例えば、アルミニウムワイヤである。第２電極１５と第３金属パッド２７との間には、例えば、第１電極１３と第２金属パッド２５との間に流れるような大電流が流れることはない。したがって、第１金属ワイヤ３０と同じ材料を第３金属ワイヤ５０に用いることができる。第３金属ワイヤ５０は、例えば、第１金属ワイヤ３０と同じ工程において、第２電極１５および第３金属パッド２７にボンディングされる。
図４は、実施形態の別の変形例に係る半導体装置３を示す模式平面図である。図４は、半導体素子１０、第２金属パッド２５および第３金属パッド２７を表す平面図である。この例でも、半導体素子１０は、ＭＯＳＦＥＴもしくはＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
図４に示すように、第１電極１３は、第２金属ワイヤ４０を介して、第２金属パッド２５に電気的に接続される。第２金属ワイヤ４０は、第１金属ワイヤ３０を介して、第１電極１３上にボンディングされる。第１金属ワイヤ３０は、第１電極１３上で切断され、第１電極１３の外側に延出しない。また、第１金属ワイヤ３０が第２金属パッド２５に接続されることはない。
半導体装置３は、第４金属ワイヤ６０を備える。第４金属ワイヤ６０は、第２電極１５と第３金属パッド２７とを電気的に接続する。第４金属ワイヤ６０は、第２金属ワイヤ４０と同じ材料を含む。第４金属ワイヤ６０は、例えば、銅ワイヤである。
第４金属ワイヤ６０は、第１端部６０ａと第２端部６０ｂとを有する。第１端部６０ａは、例えば、緩衝材５５を介して、第２電極１５上にボンディングされる。第２端部６０ｂは、第３金属パッド２７上にボンディングされる。
緩衝材５５は、第４金属ワイヤ６０の硬度よりも低い硬度を有する。緩衝材５５は、例えば、第１金属ワイヤ３０と同じ材料を含む。緩衝材５５は、例えば、アルミニウムを含む。緩衝材５５は、例えば、ウェッジボンディングにより金属ワイヤを第２電極１５に接続した後、第２電極１５上において、金属ワイヤを切断することにより設けられる。
この例でも、緩衝材５５を設けることにより、第２電極１５上に第４金属ワイヤ６０をボンディングする際に半導体素子１０に加わる衝撃を緩和し、半導体素子１０に与えるボンディングダメージを低減することができる。
図５は、実施形態のさらなる別の変形例に係る半導体装置４を示す模式平面図である。図５は、半導体素子１０、第２金属パッド２５および第３金属パッド２７を表す平面図である。この例でも、半導体素子１０は、ＭＯＳＦＥＴもしくはＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
図５に示すように、第１電極１３は、第２金属ワイヤ４０を介して、第２金属パッド２５に電気的に接続される。第２金属ワイヤ４０は、緩衝部材３３ａおよび３３ｂを介して、第１電極１３上にボンディングされる。緩衝部材３３ａおよび３３ｂは、例えば、金属ワイヤをウェッジボンディングにより第１電極１３に接続した後、その金属ワイヤを第１電極１３上において切断することにより設けられる。緩衝材３３ａおよび３３ｂは、第２金属ワイヤ４０の硬度よりも低い硬度を有する。緩衝材３３ａおよび３３ｂは、例えば、アルミニウムを含む。
第２電極１５は、第３金属ワイヤ５０を介して、第３金属パッド２７に電気的に接続される。第３金属ワイヤ５０は、第２電極上にボンディングされる第１端部５０ａと、第３金属パッド２７上にボンディングされる第２端部５０ｂを有する。第３金属ワイヤ５０は、緩衝材３３ａおよび３３ｂと同じ材料を含む。第３金属ワイヤ５０は、例えば、アルミニウムワイヤである。
この例でも、緩衝材３３ａおよび３３ｂの上に第２金属ワイヤ４０の端部をボンディングすることにより半導体素子１０に加わる衝撃を緩和し、半導体素子１０に与えるボンディングダメージを低減することができる。
図６は、実施形態の他の変形例に係る半導体装置５を示す模式平面図である。図６は、半導体素子１０、第２金属パッド２５および第３金属パッド２７を表す平面図である。この例でも、半導体素子１０は、ＭＯＳＦＥＴもしくはＩＧＢＴ（Insulated Gate Bipolar Transistor）である。半導体装置５は、第２金属ワイヤ４０に代えて、第５金属ワイヤ４３と、第６金属ワイヤ４５と、を備える。
図６に示すように、第１金属ワイヤ３０は、第１電極１３上にボンディングされる。第１金属ワイヤ３０は、第１端３０ａと第２端３０ｂとの間にルーピングを有し、第１端３０ａおよび第２端３０ｂは、第１電極１３に接続される。また、第１金属ワイヤ３０は、第１電極１３の外側に延出しないように設けられる。
第５金属ワイヤ４３は、第１金属ワイヤ３０の第１端３０ａ上にボンディングされる端部と、第２金属パッド２５上にボンディングされる端部と、を有する。第６金属ワイヤ４５は、第１金属ワイヤ３０の第２端３０ｂ上にボンディングされる端部と、第２金属パッド２５上にボンディングされる端部と、を有する。第５金属ワイヤ４３および第６金属ワイヤは、第１電極１３と第２金属パッド２５とを電気的に接続する。
図６に示すように、第１金属ワイヤ３０、第５金属ワイヤ４３および第６金属ワイヤ４５の組は、複数設けられても良い。第１金属ワイヤ３０は、第５金属ワイヤ４３および第６金属ワイヤ４５の硬度よりも低い硬度を有する。第５金属ワイヤ４３および第６金属ワイヤ４５は、例えば、銅ワイヤである。
この例でも、第５金属ワイヤ４３および第６金属ワイヤ４５を第１金属ワイヤ３０上にボンディングすることにより、半導体素子１０に加わる衝撃を緩和し、半導体素子１０に与えるボンディングダメージを低減することができる。
第２電極１５は、第３金属ワイヤ５０を介して、第３金属パッド２７に電気的に接続される。第３金属ワイヤ５０は、第２電極１５上にボンディングされる第１端部５０ａと、第３金属パッド２７上にボンディングされる第２端部５０ｂを有する。
図７は、実施形態に係るパワーモジュール６を示す模式断面図である。パワーモジュール６は、例えば、半導体装置２を内蔵した電力変換器である。半導体装置２は、例えば、ケース１２０の内部に配置される。
この例では、半導体装置２のベース部材２０は、第１金属パッド２３および第２金属パッド２７を含む。半導体素子１０は、裏面側を第１金属パッド２３に向けてマウントされる。半導体素子１０の裏面側の電極は、例えば、導電性のダイマウント材１７を介して第１金属パッド２３に電気的に接続される。
ベース部材２０は、例えば、はんだ材１３５を介して放熱板１３０上にマウントされる。はんだ材１３５は、ベース部材２０の裏面と放熱板１３０を接続する。放熱板１３０は、例えば、銅を含む金属板である。半導体装置２の動作中に生じる熱は、ベース部材２０および放熱板１３０を介して外部に放散される。
ケース１２０は、放熱板１３０および半導体装置２を囲むように設けられる。ケース１２０の底部は、放熱板１３０に接する。
ケース１２０は、接続端子１２３および１２５を有する。ケース１２０の内部に配置された半導体装置２は、接続端子１２３および１２５を介して、外部回路に電気的に接続される。
接続端子１２３は、例えば、第２金属ワイヤ４０を介して半導体素子１０の第１電極１３に電気的に接続される（図３参照）。第２金属ワイヤ４０は、第１金属ワイヤ３０を介して、第１電極１３上にボンディングされる。
接続端子１２５は、例えば、第５金属ワイヤ７０を介して、ベース部材２０の第１金属パッド２３に電気的に接続される。すなわち、接続端子１２５は、第５金属ワイヤ７０および第１金属パッド２３を介して、半導体素子１０の裏面側の電極に電気的に接続される。
さらに、半導体素子１０の第２電極１５（図３参照）は、例えば、第３金属ワイヤ５０を介して、ベース部材２０の第３金属パッド２７に電気的に接続される。第３金属パッド２７は、ケース１２０に設けられた制御信号端子（図示しない）に電気的に接続される。
半導体装置２は、例えば、ゲル状の絶縁部材１４０に浸漬される。絶縁部材１４０は、ケース１２０および放熱板１３０により囲まれた空間に充填される。さらに、ケース１２０および放熱板１３０により囲まれた空間は、ケース１２０の上端に接続された蓋１５０により密閉される。
パワーモジュール６では、接続端子１２３と接続端子１２５との間に大電流が流れる。このため、第１金属ワイヤ４０として、例えば、銅ワイヤを用いることが好ましい。さらに、第２金属ワイヤ４０を、第１金属ワイヤ３０を介して第１電極１３上にボンディングすることにより、第１電極１３と接続端子１２３との間の電気的接続の信頼性を向上させることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３、４、５…半導体装置、 ６…パワーモジュール、 １０…半導体素子、 １３…第１電極、 １４…裏面電極、 １５…第２電極、 １７…ダイマウント材、 ２０…ベース部材、 ２０ａ…第１表面、 ２０ｂ…第２表面、 ２１、１４０…絶縁部材、 ２３…第１金属パッド、 ２５…第２金属パッド、 ２６…金属膜、 ２７…第３金属パッド、 ３０…第１金属ワイヤ、 ３０ａ…第１端、 ３０ｂ…第２端、 ４０…第２金属ワイヤ、 ４０ａ、５０ａ、６０ａ…第１端部、 ４０ｂ、５０ｂ、６０ｂ…第２端部、 ５０…第３金属ワイヤ、 ５５…緩衝材、 ６０…第４金属ワイヤ、 ７０…第５金属ワイヤ、 １２０…ケース、 １２３、１２５…接続端子、 １３０…放熱板、 １３５…はんだ材、 １５０…蓋、 ＷＴ…ウェッジツール
Claims (7)
- 第１金属パッドと、第２金属パッドと、を含むベース部材であって、前記ベース部材は、第１表面と、前記第１表面とは反対側の第２面と、を有し、前記第１金属パッドおよび前記第２金属パッドは、前記第１表面上に相互に離間して並ぶ、ベース部材と、
前記第１金属パッド上にマウントされ、前記第１金属パッドとは反対側の表面上に設けられた第１電極を有する半導体素子と、
前記半導体素子の前記第１電極上にボンディングされた第１金属ワイヤと、
前記第１金属ワイヤ上にボンディングされた第１端部と、前記第２金属パッド上にボンディングされた第２端部と、を含む第２金属ワイヤと、
を備え、
前記第１金属ワイヤは、前記第２金属パッドには接続されない半導体装置。 - 前記第２金属ワイヤの硬度は、前記第１金属ワイヤの硬度よりも高い請求項１記載の半導体装置。
- 前記第１金属ワイヤは、アルミニウムを含み、
前記第２金属ワイヤは、銅を含む請求項２記載の半導体装置。 - 前記第２金属ワイヤの硬度は、前記半導体素子の前記第１電極の硬度よりも高い請求項１～３のいずれか１つに記載の半導体装置。
- 前記半導体素子に接続された第３金属ワイヤをさらに備え、
前記ベース部材は、前記第１表面上において、前記第１金属パッドおよび前記第２金属パッドに並ぶ第３金属パッドをさらに含み、
前記半導体素子は、その前記表面上に設けられ、前記第１電極から離間した第２電極をさらに含み、
前記第２電極は、前記第３金属ワイヤを介して前記第３金属パッドに電気的に接続される請求項１～４に記載の半導体装置。 - 前記第３金属ワイヤは、前記第１金属ワイヤと同じ材料を含む請求項５記載の半導体装置。
- 前記第２電極上にボンディングされた緩衝部材をさらに備え、
前記第３金属ワイヤは、前記緩衝部材を介して、前記第２電極にボンディングされ、
前記第３金属ワイヤは、前記第２金属ワイヤと同じ材料を含み、
前記緩衝部材は、前記第１金属ワイヤと同じ材料を含む請求項５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021133171A JP2023027849A (ja) | 2021-08-18 | 2021-08-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021133171A JP2023027849A (ja) | 2021-08-18 | 2021-08-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023027849A true JP2023027849A (ja) | 2023-03-03 |
Family
ID=85331232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021133171A Pending JP2023027849A (ja) | 2021-08-18 | 2021-08-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2023027849A (ja) |
-
2021
- 2021-08-18 JP JP2021133171A patent/JP2023027849A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7800208B2 (en) | Device with a plurality of semiconductor chips | |
| JP2023042566A (ja) | 半導体装置 | |
| US20070246812A1 (en) | High reliability power module | |
| EP2889902B1 (en) | Electric power semiconductor device | |
| US11456244B2 (en) | Semiconductor device | |
| US11581252B2 (en) | Semiconductor module and wire bonding method | |
| JP2018137283A (ja) | 半導体装置 | |
| JP2005064479A (ja) | 回路モジュール | |
| JPWO2021002132A1 (ja) | 半導体モジュールの回路構造 | |
| CN111293095A (zh) | 半导体装置及其制造方法 | |
| JP7118205B1 (ja) | 半導体装置及びそれを用いた半導体モジュール | |
| JP2023027849A (ja) | 半導体装置 | |
| WO2020241239A1 (ja) | 半導体装置 | |
| CN114709185A (zh) | 功率模块及其内部电气连接方法 | |
| TW202226485A (zh) | 半導體裝置 | |
| CN114203659A (zh) | 多层互连带 | |
| CN109564918B (zh) | 半导体装置 | |
| EP4148777A1 (en) | Semiconductor device | |
| US11450623B2 (en) | Semiconductor device | |
| US20240030080A1 (en) | Semiconductor device | |
| JP7118204B1 (ja) | 半導体装置 | |
| KR20190085587A (ko) | 고열전도성 반도체 패키지 | |
| JPH0878619A (ja) | 電力用半導体装置 | |
| JP2013084809A (ja) | 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法 | |
| US20230012134A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230616 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240214 |