JP2006196809A - 半導体チップ及びその製造方法並びに半導体装置 - Google Patents

半導体チップ及びその製造方法並びに半導体装置 Download PDF

Info

Publication number
JP2006196809A
JP2006196809A JP2005008748A JP2005008748A JP2006196809A JP 2006196809 A JP2006196809 A JP 2006196809A JP 2005008748 A JP2005008748 A JP 2005008748A JP 2005008748 A JP2005008748 A JP 2005008748A JP 2006196809 A JP2006196809 A JP 2006196809A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wafer
scribe line
along
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005008748A
Other languages
English (en)
Inventor
Akira Kai
亮 甲斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005008748A priority Critical patent/JP2006196809A/ja
Publication of JP2006196809A publication Critical patent/JP2006196809A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】ワイヤボンディング用の金属線が半導体チップと当接することによって生じるショートや、ダイボンディング剤の這い上がりによるワイヤボンディング不良の発生を防止可能とした半導体チップ及びその製造方法並びに半導体装置を提供する。
【解決手段】ウエハに設けたスクライブラインに沿ってダイシングして半導体チップを形成するものであって、スクライブラインに沿ってウエハに設けたスクライブライン領域に、スクライブラインの伸延方向に沿った稜線を有する凸条体を絶縁材で形成した後にダイシングすることにより、半導体チップの外周縁に沿って凸条体の裾部からなる凸状壁を設ける。凸条体は、半導体チップの薄型化のためにウエハ裏面を研磨する研磨工程でウエハに接着剤を介して貼着した対向基板を剥離させる際に、スクライブライン領域に接着剤を残存させて形成する。
【選択図】図１

Description

本発明は、半導体チップ及びその製造方法並びに半導体装置に関するものであって、特に、半導体チップの外周縁に沿って、半導体チップの上面よりも上方に突出した凸状壁を設けた半導体チップ及びその製造方法並びに半導体装置に関するものである。
従来、半導体チップには、所要の信号の入力あるいは信号の出力、または所要の電圧の入力などを目的とした電極用パッドが設けられており、このような半導体チップを絶縁基板で構成されたインターポーザ基板に載設して、各電極用パッドとインターポーザ基板に設けられた接続用パッドとを金線あるいはアルミニウム線などの金属線を用いてワイヤボンディングし、半導体チップをモールド樹脂などで密封封止して形成した半導体装置が知られている。
昨今では、このような半導体装置の薄型化の要求が高まるにつれて、電極用パッドと接続用パッドとを接続するワイヤボンディングにおける金属線のループ形状をできるだけ小さくする低ループ化によって半導体チップの上方への金属線の突出を抑制し、半導体チップの被覆に要するモールド樹脂の量を削減して薄型化を図ったり（例えば、特許文献１参照。）、半導体チップ自体を薄型化することによって半導体装置の薄型化を図ったりすることが行われている。
特に、半導体チップ自体を薄型化する場合には、半導体チップにおけるインターポーザ基板との接合面、すなわち半導体チップの裏面を研磨することによって薄型化している。具体的には、ウエハの状態でウエハ表面に所要の半導体回路を設けた後に、ウエハ表面に接着剤などを介してウエハと対向する対向基板を接合し、この対向基板を支持基板としてウエハ裏面の物理的な研磨を行っているものである。
そして、研磨の終了後、ウエハから対向基板を剥離させ、ウエハに設けたスクライブラインに沿ってダイシングを行うことにより薄型化された半導体チップが形成されている。
特開平０５−０１３６２４号公報
しかしながら、上記したように金属線を低ループ化させた場合には、図７に示すように、半導体チップ100の電極用パッド200とインターポーザ基板300の接続用パッド400とを接続する金属線500が半導体チップ100と極めて近接することとなり、モールド樹脂（図示せず）による半導体チップの樹脂封止の際にモールド樹脂によって押された金属線500が半導体チップ100の外周端縁部分と接触して電気的なショートを生じるおそれがあった。
また、裏面研磨によって半導体チップを薄型化させた場合には、図８に示すように、半導体チップ100をインターポーザ基板300に固定的に載設する際に用いる接着剤としてのダイボンディング剤600が半導体チップ100の外側面を這い上がり、ダイボンディング剤600が電極用パッド200を被覆することによって電極用パッド200への金属線500のダイボンディングを阻害するおそれがあった。
そこで、本発明の半導体チップでは、ウエハに設けたスクライブラインに沿ってダイシングして形成した半導体チップにおいて、スクライブラインに沿ってウエハに設けたスクライブライン領域に、スクライブラインの伸延方向に沿った稜線を有する凸条体を絶縁材で形成した後にダイシングすることにより、外周縁に沿って凸条体の裾部からなる凸状壁を設けた。
また、本発明の半導体チップの製造方法では、ウエハに設けたスクライブラインに沿ってダイシングすることにより半導体チップを形成する半導体チップの製造方法において、スクライブラインに沿ってウエハに設けたスクライブライン領域に、スクライブラインの伸延方向に沿った稜線を有する凸条体を絶縁材で形成した後にダイシングすることとした。
さらに、ウエハには、凸条体を構成する絶縁材を介してウエハと対向する対向基板を接合し、この対向基板をウエハから剥離させることにより凸条体を形成することにも特徴を有し、対向基板は、ウエハの裏面を研磨する場合にウエハを支持する基板であって、絶縁材は対向基板をウエハに接合させるために用いる接着剤であることにも特徴を有するものである。
また、本発明の半導体装置では、ウエハに設けたスクライブラインに沿ってダイシングして形成した半導体チップを備えた半導体装置において、半導体チップには、スクライブラインに沿ってウエハに設けたスクライブライン領域に、スクライブラインの伸延方向に沿った稜線を有する凸条体を絶縁材で形成した後にダイシングすることにより、外周縁に沿って凸条体の裾部からなる凸状壁を設けた。
請求項１記載の発明では、ウエハに設けたスクライブラインに沿ってダイシングして形成した半導体チップにおいて、スクライブラインに沿ってウエハに設けたスクライブライン領域に、スクライブラインの伸延方向に沿った稜線を有する凸条体を絶縁材で形成した後にダイシングすることにより、外周縁に沿って凸条体の裾部からなる凸状壁を設けたことによって、半導体チップ上面へのダイボンディング剤の這い上がりを凸状壁によって抑止でき、さらに、絶縁材からなる凸状壁を緩衝材としてワイヤボンディングの金属線が半導体チップと接触することを防止できるので、金属線の半導体チップへの接触による電気的なショートの発生を防止可能とした半導体チップを提供できる。
請求項２記載の発明では、ウエハに設けたスクライブラインに沿ってダイシングすることにより半導体チップを形成する半導体チップの製造方法において、スクライブラインに沿ってウエハに設けたスクライブライン領域に、スクライブラインの伸延方向に沿った稜線を有する凸条体を絶縁材で形成した後にダイシングすることとしたことによって、半導体チップ上面へのダイボンディング剤の這い上がりを凸状壁によって抑止可能とした半導体チップを製造でき、さらに、絶縁材からなる凸状壁を緩衝材としてワイヤボンディングの金属線が半導体チップと接触することを防止できるので、金属線の半導体チップへの接触による電気的なショートの発生を防止可能とした半導体チップを容易に製造できる。
請求項３記載の発明では、ウエハには、凸条体を構成する絶縁材を介してウエハと対向する対向基板を接合し、この対向基板をウエハから剥離させることにより凸条体を形成することによって、極めて容易に凸条体を形成できる。
請求項４記載の発明では、対向基板は、ウエハの裏面を研磨する場合にウエハを支持する基板であって、絶縁材は対向基板をウエハに接合させるために用いる接着剤であることによって、従来の製造工程中における処理過程において凸条体を形成することができる。
請求項５記載の発明では、ウエハに設けたスクライブラインに沿ってダイシングして形成した半導体チップを備えた半導体装置において、半導体チップには、スクライブラインに沿ってウエハに設けたスクライブライン領域に、スクライブラインの伸延方向に沿った稜線を有する凸条体を絶縁材で形成した後にダイシングすることにより、外周縁に沿って凸条体の裾部からなる凸状壁を設けたことによって、半導体チップ上面へのダイボンディング剤の這い上がりを凸状壁によって抑止でき、さらに、絶縁材からなる凸状壁を緩衝材としてワイヤボンディングの金属線が半導体チップと接触することを防止できるので、金属線の半導体チップへの接触による電気的なショートの発生を防止でき、半導体装置の製造歩留まりを向上させることができる。
本発明の半導体チップ及びその製造方法並びに半導体装置では、図１に示すように、半導体チップ10の外側縁の上面に絶縁体からなる凸状壁20を設けているものである。
このように凸状壁20を設けることによって、ダイボンディング剤30を用いて半導体チップ10をインターポーザ基板40に固定載設する際に、ダイボンディング剤30が半導体チップ10の外側面を這い上がって電極用パッド11を被覆することを防止でき、電極用パッド11への金属線50のダイボンディングが阻害されることを抑止できる。
さらに、絶縁材からなる凸状壁20は、ワイヤボンディングに用いた金属線50が半導体チップ10と接触することを防止する緩衝材としての機能も有することによって、金属線50が半導体チップ10に接触することによって生じる電気的なショートの発生を防止できる。
このように凸状壁20を設けた半導体チップ10をダイボンディング剤30を用いてインターポーザ基板40に着設し、半導体チップ10の各電極用パッド11とインターポーザ基板40の接続用パッド41とを金属線50でワイヤボンディングした後、半導体チップ10をモールド樹脂で被覆して半導体装置を形成することができる。
図１中、70は半導体チップ10を被覆したモールド樹脂の外形線である。また42は、インターポーザ基板40の裏面に設けた外部接続端子であって、この外部接続端子42は、インターポーザ基板40の上面に設けたいずれか一つの接続用パッド41と図示しない内部配線によって接続している。必要に応じて外部接続端子42には、外部接続用の半田ボール、あるいは導通ピンを設けてもよい。
さらに、図１中の61は、半導体回路が形成された半導体チップ10の半導体回路形成面であるアクティブ面を保護する第１保護膜であり、62は、後述するように凸状壁20の形成に用いる第２保護膜である。
凸状壁20は、半導体回路の製造工程が終了したウエハをダイシングして各半導体チップ10に分離するとともに形成されるようにしており、以下において、図２〜６を用いて凸状壁20の形成方法について詳説する。まず、ウエハの状態での半導体回路の製造工程が終了し、次いでウエハの裏面を研磨してウエハを薄型化する工程に達したものとする。
ウエハの裏面研磨を行うにあたって、図２に示すように、ウエハ80の表面には、アクティブ面を保護する第１保護膜61を設ける。
この第１保護膜61は各半導体チップ部分を被覆するように設けている。すなわち、ウエハ80の上面全面に第１保護膜61を形成した後に、第１保護膜61をパターンニングして、ダイシングに用いるスクライブラインが設けられているスクライブライン領域81部分の第１保護膜61を除去することにより、ウエハ80のアクティブ面部分にのみ第１保護膜61を残存させている。
次いで、図３に示すように、ウエハ80のスクライブライン領域81に第２保護膜62を形成し、下面に接着剤層91を設けた対向基板90をウエハ80に貼着する。
スクライブライン領域81に形成する第２保護膜62はどのように形成してもよく、例えば第１保護膜61の形成にともなって溝状となっているスクライブライン領域81に第２保護膜62の材料を充填して形成してもよいし、ウエハ80の上面全面に第２保護膜62を形成した後に第１保護膜61と重なった第２保護膜62を研磨などによって除去することにより形成してもよい。
対向基板90は、後述するウエハ80の裏面研磨の際にウエハ80を支持する支持基板であって、接着剤層91を介してウエハ80に対向させて貼着している。
なお、本実施形態のように、接着剤層91は必ずしもあらかじめ対向基板90に塗着しておく必要はなく、第１保護膜61及び第２保護膜62が形成されたウエハ80の上面に接着剤層91を形成し、その後、対向基板90を貼着してもよい。
接着剤層91となる接着剤は、後述するように凸状壁20となるものであって、絶縁性であって、加熱あるいは紫外線照射などの所要の硬化処理によって硬化するものを用いることが望ましい。
しかも、接着剤層91となる接着剤は、第２保護膜62との接合強度が、第１保護膜61との接合強度よりも大きいものを用いており、接着剤層91となる接着剤と、第１保護膜61と、第２保護膜62とはこの条件を満たすように選択している。本実施形態では、接着剤層91となる接着剤にはアクリル系ポリマーを用いている。
ウエハ80への対向基板90の貼着後、図４に示すように、ウエハ80の裏面を研磨してウエハ80の薄型化処理を行う。
ウエハ80の薄型化処理後、図５に示すように、ウエハ80から対向基板90を剥離する。ウエハ80からの対向基板90の剥離は機械的な剥離であって、この剥離にともなって、接合強度の比較的小さい接着剤層91と第１保護膜61との間では容易に剥離が生じる一方で、接合強度の比較的大きい接着剤層91と第２保護膜62との間では剥離が生じず、接着剤層91の一部分が剥ぎ取られ、第２保護膜62上に接着剤層91の接着剤が残存する。
この残存した接着剤が、スクライブラインの伸延方向に沿った稜線を有する凸条体92となる。
このように凸条体92を形成した後、必要に応じて凸条体92の硬化処理を行い、その後、図６に示すようにウエハ80をスクライブラインに沿ってダイシングすることにより各半導体チップ10を切り出す。図６中、Ｃはダイシングによって形成されたダイシング溝である。
ダイシングにともなって凸条体92の頂部部分は削り取られて消失するが、凸条体92の裾部は残存し、この残存した凸条体92の裾部を凸状壁20としている。
このように、凸状壁20は、接合強度の違いを利用してスクライブライン領域81に形成した凸条体92から形成することによって、極めて容易に形成することができる。
特に、凸状壁20の形状や大きさは、接着剤層91となる接着剤と第２保護膜62との接合強度やスクライブライン領域81の大きさを調整することによって適宜に調整することができる。
なお、本実施形態では、スクライブライン領域81に第２保護膜62を設けているが、接着剤層91となる接着剤のスクライブライン領域81における接着強度を、対向基板90の剥離にともなって凸条体92を形成可能に調整できるのであれば、第２保護膜62は必ずしも設ける必要はない。
上記した実施形態では、通常平面視で矩形形状となっている半導体チップ10の４辺全てに凸状壁20を形成できるが、スクライブライン領域81の大きさを調整することによって、あるいは第２保護膜62の配置を調整することによって、凸状壁20が形成されていない辺を有するように構成してもよい。
本発明に係る半導体装置の断面模式図である。 本発明に係る半導体チップの製造工程を説明するための断面模式図である。 本発明に係る半導体チップの製造工程を説明するための断面模式図である。 本発明に係る半導体チップの製造工程を説明するための断面模式図である。 本発明に係る半導体チップの製造工程を説明するための断面模式図である。 本発明に係る半導体チップの製造工程を説明するための断面模式図である。 従来の半導体装置の断面模式図である。 従来の半導体装置の断面模式図である。
符号の説明
10 半導体チップ
11 電極用パッド
20 凸状壁
30 ダイボンディング剤
40 インターポーザ基板
41 接続用パッド
42 外部接続端子
50 金属線
61 第１保護膜
62 第２保護膜
80 ウエハ
81 スクライブライン領域
90 対向基板
91 接着剤層

Claims (5)

  1. ウエハに設けたスクライブラインに沿ってダイシングして形成した半導体チップにおいて、
    前記スクライブラインに沿って前記ウエハに設けたスクライブライン領域に、前記スクライブラインの伸延方向に沿った稜線を有する凸条体を絶縁材で形成した後にダイシングすることにより、外周縁に沿って前記凸条体の裾部からなる凸状壁を設けたことを特徴とする半導体チップ。
  2. ウエハに設けたスクライブラインに沿ってダイシングすることにより半導体チップを形成する半導体チップの製造方法において、
    前記スクライブラインに沿って前記ウエハに設けたスクライブライン領域に、前記スクライブラインの伸延方向に沿った稜線を有する凸条体を絶縁材で形成した後にダイシングすることを特徴とする半導体チップの製造方法。
  3. 前記ウエハには、前記凸条体を構成する前記絶縁材を介して前記ウエハと対向する対向基板を接合し、この対向基板を前記ウエハから剥離させることにより前記凸条体を形成することを特徴とする請求項２記載の半導体チップの製造方法。
  4. 前記対向基板は、前記ウエハの裏面を研磨する場合に前記ウエハを支持する基板であって、前記絶縁材は前記対向基板を前記ウエハに接合させるために用いる接着剤であることを特徴とする請求項３記載の半導体チップの製造方法。
  5. ウエハに設けたスクライブラインに沿ってダイシングして形成した半導体チップを備えた半導体装置において、
    半導体チップには、前記スクライブラインに沿って前記ウエハに設けたスクライブライン領域に、前記スクライブラインの伸延方向に沿った稜線を有する凸条体を絶縁材で形成した後にダイシングすることにより、外周縁に沿って前記凸条体の裾部からなる凸状壁を設けたことを特徴とする半導体装置。
JP2005008748A 2005-01-17 2005-01-17 半導体チップ及びその製造方法並びに半導体装置 Pending JP2006196809A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005008748A JP2006196809A (ja) 2005-01-17 2005-01-17 半導体チップ及びその製造方法並びに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005008748A JP2006196809A (ja) 2005-01-17 2005-01-17 半導体チップ及びその製造方法並びに半導体装置

Publications (1)

Publication Number Publication Date
JP2006196809A true JP2006196809A (ja) 2006-07-27

Family

ID=36802618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005008748A Pending JP2006196809A (ja) 2005-01-17 2005-01-17 半導体チップ及びその製造方法並びに半導体装置

Country Status (1)

Country Link
JP (1) JP2006196809A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010086952A1 (ja) * 2009-01-30 2010-08-05 パナソニック株式会社 半導体装置及びその製造方法
JP2011082434A (ja) * 2009-10-09 2011-04-21 Renesas Electronics Corp ウエハ及び半導体装置の製造方法
JP2021180338A (ja) * 2018-02-27 2021-11-18 株式会社東芝 半導体装置及びダイシング方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010086952A1 (ja) * 2009-01-30 2010-08-05 パナソニック株式会社 半導体装置及びその製造方法
JP2011082434A (ja) * 2009-10-09 2011-04-21 Renesas Electronics Corp ウエハ及び半導体装置の製造方法
JP2021180338A (ja) * 2018-02-27 2021-11-18 株式会社東芝 半導体装置及びダイシング方法
JP7240455B2 (ja) 2018-02-27 2023-03-15 株式会社東芝 半導体装置及びダイシング方法

Similar Documents

Publication Publication Date Title
TWI527175B (zh) 半導體封裝件、基板及其製造方法
US20080009102A1 (en) Method for Encasulating Sensor Chips
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
US20150054108A1 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
US7638887B2 (en) Package structure and fabrication method thereof
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US8354739B2 (en) Thin semiconductor package and method for manufacturing same
TW200531188A (en) Land grid array packaged device and method of forming same
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
TW200822315A (en) Sensor type semiconductor package and fabrication method thereof
TWI555995B (zh) Hall sensor manufacturing method and Hall sensor and lens module
JP2006196809A (ja) 半導体チップ及びその製造方法並びに半導体装置
TW201637154A (zh) 晶片封裝結構及堆疊式晶片封裝結構
TW201628150A (zh) 半導體裝置
JP2004253422A (ja) 半導体装置
JP2002134439A (ja) 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
TWI277184B (en) Flip-chip leadframe type package and fabrication method thereof
JP2007042702A (ja) 半導体装置
JP2005327967A (ja) 半導体装置
JP3963796B2 (ja) 半導体装置及びその製造方法
JP2006196657A (ja) 半導体装置の製造方法
WO2012168959A1 (ja) 半導体チップ、これを備えた半導体装置および半導体チップの製造方法
JP5215032B2 (ja) 半導体装置の製造方法
JP2006253374A (ja) 樹脂封止型半導体装置
JP2008218949A (ja) 半導体装置及びその製造方法