TW201637154A - 晶片封裝結構及堆疊式晶片封裝結構 - Google Patents

晶片封裝結構及堆疊式晶片封裝結構 Download PDF

Info

Publication number
TW201637154A
TW201637154A TW104110896A TW104110896A TW201637154A TW 201637154 A TW201637154 A TW 201637154A TW 104110896 A TW104110896 A TW 104110896A TW 104110896 A TW104110896 A TW 104110896A TW 201637154 A TW201637154 A TW 201637154A
Authority
TW
Taiwan
Prior art keywords
wafer
package structure
chip package
lead frame
lead
Prior art date
Application number
TW104110896A
Other languages
English (en)
Other versions
TWI575682B (zh
Inventor
吳政庭
Original Assignee
南茂科技股份有限公司
百慕達南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司, 百慕達南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW104110896A priority Critical patent/TWI575682B/zh
Priority to CN201510361980.2A priority patent/CN106206526A/zh
Publication of TW201637154A publication Critical patent/TW201637154A/zh
Application granted granted Critical
Publication of TWI575682B publication Critical patent/TWI575682B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

一種晶片封裝結構，其包括晶片以及導線架。晶片具有主動表面、連接主動表面的側表面、位於主動表面上的多個導電柱以及位於主動表面上的彈性體。彈性體較導電柱靠近側表面。導線架具有多個外引腳及多個水平向延伸之內引腳。外引腳與內引腳分別具有內表面。外引腳的內表面與內引腳的內表面形成晶片容置空間。晶片設置於晶片容置空間內，其中各個導電柱電性連接至對應的內引腳，且彈性體抵接於各個內引腳上。另提出一種堆疊式晶片封裝結構。

Description

晶片封裝結構及堆疊式晶片封裝結構
本發明是有關於一種封裝結構，且特別是有關於一種晶片封裝結構及堆疊式晶片封裝結構。
在現今這個高度發展的社會中，人類對於電子產品的依賴性與日俱增，而電子產品無不以高速度、高品質及具備可多功處理之性能為其訴求。另外，為便於使用者攜帶或者是節省擺設空間，電子產品更是朝向輕、薄、短、小的趨勢發展。一般而言，電子產品內通常配設有處理單元或控制單元，其中處理單元或控制單元可包括半導體晶片以及與半導體晶片電性連接的承載器。以承載器為導線架為例，半導體晶片可在設置於導線架上後，透過打線製程以電性連接至導線架，或者是透過覆晶接合製程以電性連接至導線架。
圖1是習知的一種晶片封裝結構的剖面示意圖。請參考圖1，晶片封裝結構100包括晶片110以及導線架120，其中晶片 110例如是透過覆晶接合製程以電性連接至導線架120。詳細而言，晶片110覆晶接合於導線架120的內引腳122上，其中內引腳122與外引腳121共同定義出凹陷123，藉由該凹陷123使封膠體得以與導線架緊密結合，然而，由於晶片110與凹陷123分別位於導線架120的相對兩側，如此配置下會使得晶片封裝結構100於封裝後整體厚度增加，不利於現今電子產品輕薄化的發展。
本發明提供一種晶片封裝結構及堆疊式晶片封裝結構，其具有較薄的整體厚度。
本發明提出一種晶片封裝結構，其包括晶片以及導線架。晶片具有主動表面、連接主動表面的側表面、位於主動表面上的多個導電柱以及位於主動表面上的彈性體，其中彈性體較導電柱靠近側表面。導線架具有多個外引腳及多個水平向延伸之內引腳。外引腳與內引腳分別具有內表面。外引腳的內表面與內引腳的內表面形成晶片容置空間。晶片設置於晶片容置空間內，其中各個導電柱電性連接至對應的內引腳，且彈性體抵接於各個內引腳上。
在本發明的一實施例中，上述的晶片封裝結構更包括封裝膠體。封裝膠體填入晶片容置空間內，並包覆晶片的主動表面、側表面、導電柱與彈性體。
在本發明的一實施例中，上述的導線架還具有多個圖案 化結構，對應設置於各個內引腳上且位於晶片容置空間內。各個圖案化結構具有定位溝渠。各個定位溝渠暴露出部分的對應的內引腳，以使各個導電柱限位於對應的定位溝渠並與對應的內引腳電性連接。
本發明提出一種堆疊式晶片封裝結構包括多個上述的晶片封裝結構。這些晶片封裝結構彼此垂向堆疊，任一個晶片封裝結構的導線架與相鄰的另一個晶片封裝結構的導線架相接觸並電性連接。
在本發明的一實施例中，上述的堆疊式晶片封裝結構更包括封裝膠體。封裝膠體填入各個晶片容置空間內，並包覆各個晶片的主動表面、側表面、導電柱與彈性體。
基於上述，本發明的晶片封裝結構是將晶片埋設於導線架的晶片容置空間內，其中埋設於晶片容置空間內的晶片的背面例如是齊平於或低於導線架的外引腳的端面。因此，相較於習知的晶片封裝結構而言，本發明的晶片封裝結構可具有較薄的整體厚度，符合現今電子產品輕薄化的發展趨勢。同樣地，由本發明的晶片封裝結構垂向堆疊而成的堆疊式晶片封裝結構亦可獲致較薄的整體厚度。此外，在將晶片設置於晶片容置空間以使導電柱電性連接於內引腳的過程中，晶片的主動表面上的彈性體可抵接至內引腳，進而發揮緩衝的效用。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200、200A、200B‧‧‧晶片封裝結構
110、210‧‧‧晶片
120、220‧‧‧導線架
121、221‧‧‧外引腳
122、222‧‧‧內引腳
123‧‧‧凹陷
211‧‧‧主動表面
212‧‧‧側表面
213‧‧‧背面彈性體
214‧‧‧導電柱
215‧‧‧彈性體
221a、222a‧‧‧內表面
221b、222b‧‧‧端面
223‧‧‧晶片容置空間
224‧‧‧開口
225‧‧‧圖案化結構
226‧‧‧定位溝渠
230、310‧‧‧封裝膠體
300、300A、300B‧‧‧堆疊式晶片封裝結構
G‧‧‧間距
圖1是習知的一種晶片封裝結構的剖面示意圖。
圖2是本發明一實施例的晶片封裝結構的剖面示意圖。
圖3是本發明另一實施例的晶片封裝結構的剖面示意圖。
圖4是本發明又一實施例的晶片封裝結構的剖面示意圖。
圖5是本發明一實施例的堆疊式晶片封裝結構的剖面示意圖。
圖6是本發明另一實施例的堆疊式晶片封裝結構的剖面示意圖。
圖7是本發明又一實施例的堆疊式晶片封裝結構的剖面示意圖。
圖2是本發明一實施例的晶片封裝結構的剖面示意圖。請參考圖2，在本實施例中，晶片封裝結構200包括晶片210以及導線架220，其中晶片210具有主動表面211、連接主動表面211的側表面212、相對於主動表面211之背面213、位於主動表面211上的彈性體215以及多個導電柱214，側表面212環繞主動表面211，彈性體215例如是較導電柱214靠近側表面212，其中彈性體215的一側緣實質上與側表面212齊平，惟本發明不限於此。
彈性體215可包括多個彈性塊、多個彈性條或至少一彈 性環，且例如是環繞設置於導電柱214的周圍。於本實施中，彈性體215可於晶片210設置於導線架220之前即已預先設置於晶片210的主動表面211上，其中彈性體215的材質可為樹脂、橡膠、黏晶膠(DAF)或泡綿，又或者是其它具有相同彈性的絕緣材質。另一方面，導電柱214之材質可選自於由銅、金、銀或上述金屬的合金所組成之族群中的一種材質，較佳的是，導電柱214可為銅或銅合金柱，但本發明不以此為限。
導線架220具有多個外引腳221及多個水平向延伸之內引腳222，各個外引腳221與對應的內引腳222相連接，且互為垂直。詳細而言，外引腳221具有內表面221a，內引腳222具有與內表面221a相連接的內表面222a，其中內表面221a與內表面222a實質上互為垂直，並且共同形成晶片容置空間223。如圖2所示，晶片容置空間223的深度例如是等於晶片210與導電柱214的總高度，因此在將晶片210以其主動表面211朝向內引腳222的內表面222a而設置於晶片容置空間223，且各個導電柱214抵接於對應的內引腳222的內表面222a後，晶片210中相對於主動表面211的背面213將不會超出外引腳221的端面221b，且晶片210背面213實質上與外引腳221的端面221b齊平。此外，設置於晶片容置空間223內的晶片210的側表面212會與外引腳221的內表面221a維持有一適當的間距G。
由於彈性體215是由具有彈性的絕緣材質所構成，因此在晶片210覆晶於晶片容置空間223內而使各個導電柱214與對 應的內引腳222電性連接時，設置於晶片210的主動表面211上的彈性體215可直接抵接至各個內引腳222上，藉以減緩覆晶接合對於導電柱214之直接衝擊，進而發揮緩衝的效用。舉例來說，各個導電柱214用以抵接對應的內引腳222的端部上可設有錫料或錫膏(圖未示)，在各個導電柱214以其端部上的錫料或錫膏(圖未示)抵接於對應的內引腳222後，經迴焊各個導電柱214的端部上的錫料或錫膏(圖未示)，便能使各個導電柱214電性連接於對應的內引腳222。於另一實施例中，內表面222a上亦可對應導電柱214之位置而設置有一層薄錫，以供覆晶接合所用。
在本實施例中，晶片封裝結構200更包括封裝膠體230，其材質可為環氧樹脂(Epoxy Resin)。封裝膠體230填入晶片容置空間223內，並包覆晶片210的主動表面211、側表面212、導電柱214與彈性體214。如圖2所示，填入晶片容置空間223內的封裝膠體230會覆蓋住外引腳221的內表面221a、內引腳222的內表面222a，並進一步填入導線架220的開口224，其中晶片210的背面213以及部分的導線架220(亦即，外引腳221的端面221b及內引腳222的端面222b)例如是暴露於封裝膠體230外。此外，封裝膠體230的其中一端面例如是與外引腳221的端面221b齊平，而封裝膠體230中相對於前述端面的另一端面例如是與內引腳222的端面222b齊平，使外引腳221與內引腳222之端面221b、222b露出於封裝膠體230，以供後續電性連接或垂向堆疊。
在晶片210的背面213暴露於封裝膠體230外的情況下， 將有助於使晶片210運作時所產生的熱快速地逸散至外界。另一方面，由於本實施例的晶片封裝結構200是將晶片210埋設於晶片容置空間223，因此能有效地降低晶片封裝結構200的整體厚度。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖3是本發明另一實施例的晶片封裝結構的剖面示意圖。請參考圖3，圖3的晶片封裝結構200A與圖2的晶片封裝結構200大致相似，惟兩者的主要差異是在於：晶片封裝結構200A的導線架220還具有多個圖案化結構225。這些圖案化結構225對應設置於各個內引腳222的內表面222a上，且位於晶片容置空間223內。各個圖案化結構225上具有定位溝渠226，以暴露出部分的對應的內引腳222的內表面222a。一般而言，圖案化結構225例如是由之防焊層(solder mask)、光阻材料(PR)、介電材質或其他適當的絕緣材質所構成，且經印刷製程、蝕刻製程或雷射開孔製程以定義出用以限位導電柱214的定位溝渠226，以於晶片210覆晶接合時，得以透過定位溝渠226輔助定位。
在本實施例中，藉由定位溝渠226的設置可在埋設晶片210至晶片容置空間223的過程中，使晶片210上的各個導電柱 214受到對應的定位溝渠226的導引，以準確地與對應的內引腳222相抵接。同時，彈性體215可抵接於各個內引腳222的圖案化結構225上。於另一實施例中，彈性體215可採用具黏合作用之黏晶膠(DAF)，因此在覆晶製程時，可使晶片210具有黏合固定作用。此外，在各個導電柱214限位於對應的定位溝渠226後，便能使晶片210初步地固定於晶片容置空間223內，且例如是透過覆晶接合製程以使晶片210電性連接於導線架220。
舉例來說，各個導電柱214用以抵接對應的內引腳222的端部上可設有錫料或錫膏(圖未示)，在各個導電柱214以其端部上的錫料或錫膏(圖未示)抵接於對應的內引腳222後，經迴焊各個導電柱214的端部上的錫料或錫膏(圖未示)，便能使各個導電柱214電性連接於對應的內引腳222。此外，經迴焊的前述錫料或錫膏(圖未示)亦會受到定位溝渠226的限制，而不會於熔化時四處溢流。如圖3所示，由於封裝膠體230填入定位溝渠226中，因此能使封裝膠體230與導線架220之間結合強度更高，進而避免封裝膠體230脫層或剝離。
圖4是本發明另一實施例的晶片封裝結構的剖面示意圖。請參考圖4，圖4的晶片封裝結構200B與圖3的晶片封裝結構200A大致相似，惟兩者的主要差異在於：晶片封裝結構200B的導線架220的晶片容置空間223的深度例如是大於晶片210與導電柱214的總高度，因此設置於晶片容置空間223內的晶片210的背面213略低於外引腳221的端面221b。此時，晶片210的背 面213例如是由封裝膠體230所覆蓋。
圖5是本發明一實施例的堆疊式晶片封裝結構的剖面示意圖。請參考圖5，在本實施例中，堆疊式晶片封裝結構300例如是由多個晶片封裝結構200(圖5示意地繪示出兩個)彼此垂向堆疊而成，其中一個晶片封裝結構200(圖5中處於下層者)會以其導線架220與相鄰的另一個晶片封裝結構200(圖5中處於上層者)的導線架220的內引腳222相接觸並電性連接。
詳細而言，圖5中處於下層的導線架220是以其各個外引腳221與圖5中處於上層的導線架220的對應的內引腳222相抵。舉例來說，圖5中處於下層的導線架220的各個外引腳221的端面221b上可設有錫料或錫膏(圖未示)，在圖5中處於下層者導線架220的外引腳221以其端面221b上的錫料或錫膏(圖未示)抵接於圖5中處於上層的導線架220的對應的內引腳222後，經迴焊各個外引腳221的端面221b上的錫料或錫膏(圖未示)，便能使圖5中處於下層的導線架220電性連接於圖5中處於上層的導線架220。
值得一提的是，封裝膠體310例如是在多個晶片封裝結構200彼此垂向堆疊，並透過兩相接觸的導線架220以電性連接後，才填入各個晶片容置空間223內，以包覆各個晶片210的主動表面211、側表面212、導電柱214與彈性體214，而圖5中處於下層的晶片210的背面213亦由封裝膠體230a所包覆。
圖6是本發明另一實施例的堆疊式晶片封裝結構的剖面 示意圖。請參考圖6，圖6的堆疊式晶片封裝結構300A與圖5的堆疊式晶片封裝結構300大致相似，惟兩者的主要差異是在於：晶片封裝結構300A例如是由多個晶片封裝結構200A(圖6示意地繪示出兩個)彼此垂向堆疊而成。
圖7是本發明又一實施例的堆疊式晶片封裝結構的剖面示意圖。請參考圖7，圖7的堆疊式晶片封裝結構300B與圖6的堆疊式晶片封裝結構300A大致相似，惟兩者的主要差異是在於：晶片封裝結構300B例如是由多個晶片封裝結構200B(圖7示意地繪示出兩個)彼此垂向堆疊而成。
綜上所述，本發明的晶片封裝結構是將晶片埋設於導線架的晶片容置空間內，其中埋設於晶片容置空間內的晶片的背面例如是齊平於或低於導線架的外引腳的端面。因此，相較於習知的晶片封裝結構而言，本發明的晶片封裝結構可具有較薄的整體厚度，符合現今電子產品輕薄化的發展趨勢。同樣地，由本發明的晶片封裝結構垂向堆疊而成的堆疊式晶片封裝結構亦可獲致較薄的整體厚度。此外，在將晶片設置於晶片容置空間以使導電柱電性連接於內引腳的過程中，晶片的主動表面上的彈性體可抵接至內引腳，進而發揮緩衝的效用。
另一方面，晶片封裝結構的導線架可具有圖案化結構，其中圖案化結構設置於內引腳上，且位於晶片容置空間內。圖案化結構可具有定位溝渠，以暴露出部分的內引腳。藉由定位溝渠的設置可在埋設晶片至晶片容置空間的過程中，使晶片上的各個 導電柱受到對應的定位溝渠的導引，以準確地與內引腳相抵接。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
200‧‧‧晶片封裝結構
210‧‧‧晶片
211‧‧‧主動表面
212‧‧‧側表面
213‧‧‧背面
214‧‧‧導電柱
215‧‧‧彈性體
220‧‧‧導線架
221‧‧‧外引腳
222‧‧‧內引腳
221a、222a‧‧‧內表面
221b、222b‧‧‧端面
223‧‧‧晶片容置空間
224‧‧‧開口
230‧‧‧封裝膠體
G‧‧‧間距

Claims (11)

  1. 一種晶片封裝結構，包括：一晶片，具有一主動表面、連接該主動表面的一側表面、位於該主動表面上的多個導電柱以及位於該主動表面上的一彈性體，其中該彈性體較該些導電柱靠近該側表面；以及一導線架，具有多個外引腳及多個水平向延伸之內引腳，該些外引腳與該些內引腳分別具有一內表面，該些外引腳的該內表面與該些內引腳的該內表面形成一晶片容置空間，該晶片設置於該晶片容置空間內，其中各該導電柱電性連接至對應的該內引腳，且該彈性體抵接於各該內引腳上。
  2. 如申請專利範圍第1項所述的晶片封裝結構，更包括：一封裝膠體，填入該晶片容置空間內，並包覆該晶片的該主動表面、該側表面、該些導電柱與該彈性體。
  3. 如申請專利範圍第2項所述的晶片封裝結構，其中該晶片還具有相對於該主動表面的一背面，該封裝膠體包覆該背面，並暴露出部分的該導線架。
  4. 如申請專利範圍第2項所述的晶片封裝結構，其中該晶片還具有相對於該主動表面的一背面，該封裝膠體暴露出該背面，並暴露出部分的該導線架。
  5. 如申請專利範圍第2項所述的晶片封裝結構，其中該晶片的該側表面與該導線架的該些外引腳的該內表面維持一間距。
  6. 如申請專利範圍第1項所述的晶片封裝結構，其中該導線 架還具有多個圖案化結構，對應設置於各該內引腳上且位於該晶片容置空間內，各該圖案化結構具有一定位溝渠，各該定位溝渠暴露出部分的對應的該內引腳，以使各該導電柱限位於對應的該定位溝渠並與對應的該內引腳電性連接。
  7. 如申請專利範圍第6項所述的晶片封裝結構，其中各該圖案化結構為一介電材質。
  8. 如申請專利範圍第6項所述的晶片封裝結構，其中該彈性體抵接各該內引腳上的該圖案化結構。
  9. 如申請專利範圍第1項所述的晶片封裝結構，其中該彈性體包括多個彈性塊、多個彈性條或至少一彈性環。
  10. 一種堆疊式晶片封裝結構，包括：多個如申請專利範圍第1項所述的晶片封裝結構，該些晶片封裝結構彼此垂向堆疊，任一該晶片封裝結構的該導線架與相鄰的另一該晶片封裝結構的該導線架相接觸並電性連接。
  11. 如申請專利範圍第10項所述的堆疊式晶片封裝結構，更包括：一封裝膠體，填入各該晶片容置空間內，並包覆各該晶片的該主動表面、該側表面、該些導電柱與該彈性體。
TW104110896A 2015-04-02 2015-04-02 晶片封裝結構及堆疊式晶片封裝結構 TWI575682B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104110896A TWI575682B (zh) 2015-04-02 2015-04-02 晶片封裝結構及堆疊式晶片封裝結構
CN201510361980.2A CN106206526A (zh) 2015-04-02 2015-06-26 芯片封装结构及堆叠式芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104110896A TWI575682B (zh) 2015-04-02 2015-04-02 晶片封裝結構及堆疊式晶片封裝結構

Publications (2)

Publication Number Publication Date
TW201637154A true TW201637154A (zh) 2016-10-16
TWI575682B TWI575682B (zh) 2017-03-21

Family

ID=57453024

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104110896A TWI575682B (zh) 2015-04-02 2015-04-02 晶片封裝結構及堆疊式晶片封裝結構

Country Status (2)

Country Link
CN (1) CN106206526A (zh)
TW (1) TWI575682B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI772219B (zh) * 2021-11-02 2022-07-21 福懋科技股份有限公司 具有電磁屏蔽的晶片封裝結構及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202022999A (zh) * 2018-12-10 2020-06-16 南茂科技股份有限公司 半導體封裝結構
CN111883442A (zh) * 2020-08-31 2020-11-03 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3736516B2 (ja) * 2002-11-01 2006-01-18 松下電器産業株式会社 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US7239023B2 (en) * 2003-09-24 2007-07-03 Tai-Saw Technology Co., Ltd. Package assembly for electronic device
CN100446231C (zh) * 2006-01-25 2008-12-24 矽品精密工业股份有限公司 半导体封装结构及其制法
TW200847385A (en) * 2007-05-18 2008-12-01 Chipmos Technologies Inc Chip-on-lead and lead-on-chip stacked structure
TW200849511A (en) * 2007-06-06 2008-12-16 Chipmos Technologies Inc Tape type semiconductor package with improved thermal dissipation
CN101510519A (zh) * 2008-02-15 2009-08-19 南茂科技股份有限公司 覆晶式四方扁平无引脚型态封装结构及其制程
TWI401785B (zh) * 2009-03-27 2013-07-11 Chipmos Technologies Inc 多晶片堆疊封裝
TWI490960B (zh) * 2012-01-17 2015-07-01 Chipmos Technologies Inc 半導體封裝結構及其製作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI772219B (zh) * 2021-11-02 2022-07-21 福懋科技股份有限公司 具有電磁屏蔽的晶片封裝結構及其形成方法

Also Published As

Publication number Publication date
CN106206526A (zh) 2016-12-07
TWI575682B (zh) 2017-03-21

Similar Documents

Publication Publication Date Title
TWI495055B (zh) 半導體晶片封裝體及其製造方法
TWI527175B (zh) 半導體封裝件、基板及其製造方法
US9418940B2 (en) Structures and methods for stack type semiconductor packaging
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US11908779B2 (en) Land structure for semiconductor package and method therefor
US20050284658A1 (en) Components with posts and pads
TWI611535B (zh) 半導體裝置
TW201644024A (zh) 晶片封裝結構及其製造方法
JP2006516812A (ja) 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法
JP2007141994A (ja) 両面電極パッケージ及びその製造方法
TWI455213B (zh) 無外引腳封裝結構及其製作方法
TW201126618A (en) Method and system for manufacturing an IC package
TWI389281B (zh) 形成覆晶凸塊載體型封裝體之方法
TWI455269B (zh) 晶片封裝結構及其製作方法
TW201721815A (zh) 半導體封裝結構及其製作方法
TW201803060A (zh) 具有改良接觸引線之扁平無引線封裝
TWI575682B (zh) 晶片封裝結構及堆疊式晶片封裝結構
JP6505540B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017212290A (ja) 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
TWI267971B (en) Packing structure and method forming the same
KR20160042486A (ko) 반도체 패키지 제조용 ncf 및 이의 제조 방법, ncf를 이용한 반도체 패키지 제조 방법
TWI606525B (zh) 具有鍍覆引線之積體電路封裝系統及其製造方法
JP2020129637A (ja) 電子装置及び電子装置の製造方法
US11452210B2 (en) Wiring substrate and electronic device
JP6138496B2 (ja) 半導体素子搭載用基板及び半導体装置