TWI772219B - 具有電磁屏蔽的晶片封裝結構及其形成方法 - Google Patents

Abstract

一種具有電磁屏蔽的晶片封裝結構，包括：基板、具有貫穿基板上表面、 下表面的窗口、基板內具有多個導電結構、多顆晶片封裝結構的主動面朝下設置在基板上表面對應設置窗口，將導線通過窗口與基板下表面電性連接、絕緣層設置在晶片封裝結構背面且覆蓋在部分基板上表面、屏蔽層設置在絕緣層上及基板部分上表面延伸與曝露基板上表面的部分導電結構電性連接、封裝層覆蓋屏蔽層及基板上表面且覆蓋窗口及基板的部分下表面、多個電性連接元件設置在基板下表面上與暴露於基板下表面的導電結構電性連接，以達成接地及電磁屏蔽的作用。

Description

具有電磁屏蔽的晶片封裝結構及其形成方法

本發明有關於一種晶片封裝結構，特別是一種具有電磁屏蔽的晶片封裝結構及其形成方法。

現有技術中降低電磁干擾(Electromagnetic Interference,EMI)的防電磁波設計方法主要是將主被動元件在上板後，以壓模方式將主被動元件用塑膠材料將其包覆，再利用金屬濺鍍或加上金屬蓋的方式，將其單體包覆並與地線相接，藉以達成EMI防護的作業。此些技術，會使成品厚度與體積增加，對於現有3C產品，乃至於穿戴式裝置等，其體積的要求甚高，不符合輕薄短小的趨勢與需求。

請參照圖1，圖1為現有技術，中華民國發明專利公告第TWI515806號，其揭示一種晶圓級金屬屏蔽封裝結構及製造方法，晶片單元12設置在基板10上方的第一導電結構14有連接晶片單元12的電路布線，藉由第一導電結構14的結合可以使晶片單元12得以通過第一導電結構14電性連接於基板10。封膠層18將晶片單元12的背面及所有側面予以覆蓋。金屬屏蔽層20覆蓋在封裝膠層18的上表面及側表面且延伸至第二導電結構16，以通過第二導電結構16而電性連接於基板10上的接地部11達成金屬屏蔽的效果。

進一步而言，上述專利前案是利用的金屬屏蔽層20與基板10和晶片單元12之間的第二導電結構16電性連接於基板10上的接地部11，以達成金屬屏 蔽的效果。此製程增加了操作上的限制性及繁瑣的步驟，除了影響到良率外，同時也提高了生產成本及製作週期；再者，由於額外在基板10上設置複數個導電結構14及第二導電結構16且金屬屏蔽層20僅經由第二導電結構16電性連接於基板10中的接地部11且同時第一導電結構14及基板10電性連接，不僅無法有效達成金屬屏蔽效果，也使得元件體積增加，影響到整體元件的製程成本與良率問題。

為解決上述的問題，本發明的主要目的提供一種具有屏蔽層的晶片封裝結構，在晶片封裝結構上覆蓋屏蔽層並且與暴露於基板的導電結構電性連接，使得屏蔽層可以透過基板的導電結構接地(grounded)，亦可以藉由屏蔽層達到電磁屏蔽的目的。

根據上述目的，本發明提供一種具有屏蔽層的晶片封裝結構，包括：基板、多顆晶片、絕緣層、屏蔽層、封裝層及多個電性連接元件，其中，基板具有上表面及下表面，具有窗口貫穿基板的上表面及下表面，及在基板內具有多個導電結構；多顆晶片，各晶片具有主動面及背面，各晶片的主動面朝下設置在基板的上表面上，且對應設置於窗口；絕緣層，設置在各晶片的背面及各晶片的側邊；屏蔽層，設置在絕緣層上及設置在基板的部分上表面，且延伸與暴露於基板的上表面的部分導電結構電性連接；封裝層，覆蓋屏蔽層及基板的上表面、窗口及基板的部分下表面；以及多個電性連接元件，各電性連接元件設置在基板的下表面上，且與暴露於基板的下表面的各導電結構電性連接。

在本發明較佳的實施例中，各晶片透過導線經由窗口與基板的下表面電性連接。

在本發明較佳的實施例中，各晶片透過銅柱或錫球與基板的上表面電性連接。

根據上述目的，本發明還揭露一種具有電磁屏蔽的晶片封裝結構，包括：基板、多顆晶片、絕緣層、屏蔽層、封裝層及多個電性連接元件，其中基板具有上表面及下表面及在基板內具有多個導電結構；多顆晶片，各晶片具有主動面及背面，且各晶片的主動面朝下設置在基板的上表面上；絕緣層，設置在各晶片的背面及在各晶片的側邊；屏蔽層，設置在絕緣層上及設置在基板的部分上表面，且延伸與暴露於基板的上表面的部分導電結構電性連接；封裝層，覆蓋屏蔽層及基板的上表面；以及多個電性連接元件，各電性連接元件設置在基板的下表面上且與暴露於基板的下表面的各導電結構電性連接。

在本發明較佳的實施例中，各晶片的主動面透過銅柱或錫球與該基板的上表面電性連接。

根據上述的目的，本發明還揭露一種具有屏蔽層的晶片封裝結構的形成方法，包括以下步驟：提供基板，在基板內具有貫穿上表面及下表面的窗口及在基板內具有多個導電結構；提供多顆晶片，各晶片具有主動面及背面，將各晶片的主動面朝下設置在基板的上表面使得主動面暴露於窗口，各晶片的主動面透過導線經由窗口與基板的下表面電性連接；形成絕緣層以覆蓋各晶片的背面及各晶片封裝結構的側邊；形成屏蔽層覆蓋於各晶片的絕緣層上，並延伸覆蓋基板的部分上表面，且與暴露於基板的上表面的部分導電結構電性連接；形成封裝層以覆蓋屏蔽層及基板的上表面、窗口及基板的部分下表面；形成多個電性連接元件在基板的下表面上，且與暴露於基板的下表面的各導電結構電性連接。

在本發明的較佳實施例中，更包含執行打線製程，將導線的一端形成在各晶片的主動面上及另一端形成在基板的下表面上，使得各晶片透過導線與基板電性連接。

根據上述目的，本發明還揭露一種具有屏蔽層的晶片封裝結構的形成方法，包括以下步驟：提供基板，基板具有上表面及下表面且在基板內具有多 個導電結構；提供多顆晶片，各晶片封裝結構具有主動面及背面，將各晶片的主動面朝下設置在基板的上表面；形成絕緣層以覆蓋各晶片封裝結構的背面及各晶片封裝結構的側邊；形成屏蔽層以覆蓋於各晶片封裝結構的絕緣層上，並延伸覆蓋基板的部分上表面，且與暴露於基板的上表面的部分導電結構電性連接；形成封裝層以覆蓋屏蔽層及基板的上表面；及形成多個電性連接元件在基板的下表面上，且與暴露於基板的下表面的各導電結構電性連接。

在本發明的較佳實施例中，更包含在各晶片的主動面及基板的上表面之間形成銅柱或錫球，使得各晶片的主動面透過銅柱或錫球與基板電性連接。

在本發明的較佳實施例中，形成絕緣層以覆蓋多顆晶片的背面及各晶片的側邊的步驟還包括：在具有多顆晶片的基板上設置第一鋼板，其中第一鋼板上具有多個第一槽位，各第一槽位對應於各晶片，使得各晶片的背面由各第一槽位暴露出來；執行噴塗製程，將絕緣材料噴塗在各晶片的背面及側邊以形成絕緣層；以及移除第一鋼板，使得絕緣層覆蓋於各晶片的背面及側邊。

在本發明的較佳實施例中，形成屏蔽層的步驟還包括：在覆蓋有絕緣層的各晶片上設置第二鋼板，其中第二鋼板上具有多個第二槽位，各第二槽位對應於各晶片，使得各晶片的背面上的絕緣層由各第二槽位暴露出來；執行噴塗製程，將導電材料噴塗在各晶片背面的絕緣層上及基板的部分上表面以形成屏蔽層；以及移除第二鋼板，使得屏蔽層覆蓋於基板的部分上表面且與暴露於基板的上表面的部分導電結構電性連接。

3、4、5、6、7:具有屏蔽層的晶片封裝結構

30:基板

302:導電結構

3022:接點

3024:導線

40:晶片

402:銅柱

404:錫球

50:第一鋼板

502:第一槽位

60:噴塗機台

602:絕緣材料

604:絕緣層

70:第二鋼板

702:第二槽位

80:噴塗機台

802:導電材料

804:屏蔽層

90:封裝層

902:電性連接元件

圖1為根據先前技術所表示的晶圓級金屬屏蔽封裝結構的剖面圖。

圖2a為根據本發明所揭露的技術，表示具有窗口及導電結構的基板的示意圖。

圖2b為根據本發明所揭露的技術，表示在基板上設置有多顆晶片的示意圖。

圖3a為根據本發明所揭露的技術，表示第一鋼板置放在具有多顆晶片的基板上的俯視圖。

圖3b為根據本發明所揭露的技術，表示利用噴塗方式將絕緣層形成在多顆晶片背面及側邊上的截面示意圖。

圖3c為根據本發明所揭露的技術，表示在多顆晶片的背面及側邊形成絕緣層的截面示意圖。

圖4a為根據本發明所揭露的技術，表示在圖3c的結構上置放第二鋼板的俯視圖。

圖4b為根據本發明所揭露的技術，表示在利用噴塗方式在具有絕緣層的多顆晶片上形成屏蔽層的示意圖。

圖4c為根據本發明所揭露的技術，表示在屏蔽層形成多顆晶片上及部分基板的上表面上的截面示意圖。

圖5為根據本發明所揭露的技術，表示在圖4c的結構形成封裝層的截面示意圖。

圖6為根據本發明所揭露的技術，將圖5的結構經切割製程之後所得到的具有屏蔽層的晶片封裝結構的截面示意圖。

圖7a為根據本發明所揭露的技術，表示具有屏蔽層的晶片封裝結構的另一實施例的示意圖。

圖7b為根據本發明所揭露的技術，表示具有屏蔽層的晶片封裝結構的再一實施例的示意圖。

圖8a為根據本發明所揭露的技術，表示具有屏蔽層的晶片封裝結構的又一實施例的示意圖。

圖8b為根據本發明所揭露的技術，表示具有屏蔽層的晶片封裝結構的更一實施例的示意圖。

首先，請參考圖2a。圖2a是根據本發明所揭露的技術，表示具有窗口及導電結構的基板的示意圖。在圖2a中，基板30具有上表面及下表面，及具有貫穿上表面及下表面的窗口301，且在基板30內還具有貫穿上表面及下表面的多個導電結構302。緊接著，請參照圖2b。圖2b表示在基板上設置有多顆晶片的俯視圖。在圖2b中，先將多個晶片40以主動面朝下且對準基板30的窗口301置放，使得晶片40的主動面暴露於窗口(圖中虛線所圍成的空間)，在本發明的實施例中，將晶片40的主動面置放於基板30上且對準於窗口301可以利用覆晶上片或是倒裝上片的方式來達成。接著，利用半導體製程中的打線(wire bonding)技術，將暴露於窗口301的各個晶片40的主動面利用導線3024與基板30的下表面電性連接。

接下來，請參考圖3a。圖3a表示在具有多顆晶片的基板上設置第一鋼板的俯視圖。在圖3a中，將具有多個第一槽位502的第一鋼板50置放在剛剛已經完成打線的多顆晶片40的基板30上，其中第一鋼板50的各第一槽位502可以對應在基板30上的每顆晶片40，當具有多個第一槽位502的第一鋼板50置放在具有多顆晶片40的基板30上時，每顆晶片40的背面可以由各第一槽位502暴露出來。

接著請參考圖3b，將置放有第一鋼板50，且具有多顆晶片40的基板30設置在噴塗機台60下方，以執行噴塗絕緣層製程。在此製程中，噴塗機台60將絕緣材料602噴塗在由第一鋼板50的第一槽位502所暴露出來的晶片40的背面及側邊。接著，將第一鋼板50由基板30上移除以完成噴塗製程，並且可以得到如圖3c所表示在多顆晶片40的背面及側邊形成絕緣層604。在本發明中，絕緣材料602可以是高分子聚合絕緣材料。

然後，請參照圖4a，圖4a表示在具有絕緣層的多顆晶片封裝結構置放第二鋼板的俯視圖。在圖4a中，將前述具有絕緣層604的多顆晶片40的基板30上置放另一塊具有第二槽位702的第二鋼板70，使得在每顆晶片40的背面上的絕 緣層604可以由第二槽位70暴露出來。接著請參考圖4b，將上述已經置放第二鋼板70的具有絕緣層604的多顆晶片40的基板30放置在噴塗機台80下方，以執行噴塗導電材料製程。在此製程中，噴塗機台80將導電材料802噴塗在暴露出第二鋼板70的第二槽位702，以覆蓋在每顆晶片40的絕緣層604的表面及側面(sidewall)，並且延伸形成在暴露於基板30的上表面導電結構302，以形成屏蔽層804，其中屏蔽層804與暴露於基板30的上表面的導電結構302的電性連接。接著，將第二鋼板70移除以完成噴塗導電材料製程，並且可以得到如圖4c所表示在晶片40的背面的絕緣層604上及基板30的部分上表面覆蓋有屏蔽層804的結構。

接著，請參考圖5。圖5是根據本發明所揭露的技術，表示在圖4c的結構上形成封裝層的截面示意圖。在圖5中，利用封裝製程，對圖4c的結構執行模壓步驟，將封裝層90形成在具有屏蔽層804的多顆晶片封裝結構40及基板30上，且同時覆蓋基板30的窗口301以及覆蓋基板30的部分下表面。最後，執行植球步驟，在基板30的下表面上，且在導電結構302暴露於基板30的下表面的位置上形成多個電性連接元件902，使得電性連接元件902與導電結構302電性連接，其中電性連結元件902可以是錫球(solder ball)。

請參考圖6。圖6是表示具有屏蔽層的晶片封裝結構的截面示意圖。在完成上述封裝步驟後，再經由切割步驟，將上述完成封裝步驟的晶片封裝結構進行切割，以得到具有屏蔽層的晶片封裝結構3，於另一實施例中，可以依據使用者須求，以多顆的方式將具有屏蔽層的晶片封裝結構進行切割，無論是單顆或是多顆的具有屏蔽層的晶片封裝結構，其屏蔽層804可以作為晶片40的電磁屏蔽以防止或降低其他元件或是環境的電磁干擾，另外，由於屏蔽層804又與暴露於基板30表面的第一導電結構302電性連接，可以透過基板30上的導電結構302進行接地(ground)。

接著，請同時參考圖7a及圖7b。圖7a及圖7b分別表示根據本發明所揭露的具有屏蔽層的晶片封裝結構的形成方法所形成的具有屏蔽層的晶片封裝結構的其他實施例的示意圖。在圖7a及圖7b中，具有屏蔽層804的晶片封裝結構4、5的形成方法與前述具有屏蔽層804的晶片封裝結構3相似，同樣的形成步驟在此不多加陳述。其差異在於：在晶片40的主動面(未在圖中表示)上形成銅柱402(圖7a)或是錫球404(圖7b)，再以主動面朝下設置在基板30的上表面上，且使晶片40的主動面對應於窗口301(如圖2所示)，而晶片40則是透過銅柱402(圖7a)或是錫球404(圖7b)與基板30電性連接。

另外請參考圖8a及圖8b。圖8a及圖8b分別表示根據本發明所揭露的具有屏蔽層的晶片封裝結構的形成方法所形成的具有屏蔽層的晶片封裝結構的其他實施例的示意圖。在圖8a及圖8b中，具有屏蔽層804的晶片封裝結構6、7與前述圖6、圖7a及圖7b的具有屏蔽層804的晶片封裝結構3、4、5不同的是，基板30內沒有貫穿上表面及下表面的窗口301(如圖2所示)。同樣的，先在晶片40的主動面(未在圖中表示)上形成銅柱402(圖8a)或是錫球404(圖8b)，再將晶片40的主動面(未在圖中表示)朝下設置在基板30的上表面上，且使晶片40的主動面透過銅柱402(圖8a)或是錫球404(圖8b)與基板30電性連接。

以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士所能瞭解本發明之內容並據以實施，當不能以限定本發明之專利範圍，即依據本發明所揭示之精神所作之均等之變化或修飾，仍應涵蓋於本發明之專利範圍內。

3:具有屏蔽層的晶片封裝結構

30:基板

302:導電結構

3024:導線

40:晶片

604:絕緣層

804:屏蔽層

90:封裝層

902:電性連接元件

Claims (5)

1. 一種具有屏蔽層的晶片封裝結構的形成方法，包括以下步驟：提供一基板，在該基板內具有一貫穿一上表面及一下表面的一窗口及在該基板內具有多個導電結構；提供多顆晶片，各該晶片具有一主動面及一背面，將各該晶片的該主動面朝下設置在該基板的該上表面，使得該主動面暴露於該窗口；在具有該些晶片的該基板上設置一第一鋼板，其中該第一鋼板上具有多個第一槽位，各該第一槽位對應於各該晶片，使得各該晶片由各該第一槽位暴露出來；執行一噴塗製程，將一絕緣材料噴塗在各該晶片的該背面及一側邊以形成一絕緣層；移除該第一鋼板，使得該絕緣層覆蓋於各該晶片的該背面及該側邊；形成一屏蔽層以覆蓋於各該晶片的該背面的該絕緣層上，並延伸覆蓋該基板的部分該上表面，且與暴露於該基板的該上表面的部分該導電結構電性連接；形成一封裝層以覆蓋該屏蔽層及該基板的該上表面、該窗口及該基板的部分該下表面；及形成多個電性連接元件在該基板的該下表面上，且與暴露於該基板的該下表面的各該導電結構電性連接。
2. 如請求項1所述之具有屏蔽層的晶片封裝結構的形成方法，更包含執行一打線製程，該打線製程將一導線的一端形成在各該晶片的該主動面上及另一端形成在該基板的該下表面上，使得各該晶片透過該導線與該基板電性連接。
3. 一種具有屏蔽層的晶片封裝結構的形成方法，包括以下步驟：提供一基板，該基板具有一上表面及一下表面且在該基板內具有多個導電結構；提供多顆晶片，各該晶片具有一主動面及一背面，將各該晶片的該主動面朝下設置在該基板的該上表面；在具有該些晶片的該基板上設置一第一鋼板，其中該第一鋼板上具有多個第一槽位，各該第一槽位對應於各該晶片，使得各該晶片由各該第一槽位暴露出來；執行一噴塗製程，將一絕緣材料噴塗在各該晶片的該背面及一側邊以形成一絕緣層；移除該第一鋼板，使得該絕緣層覆蓋於各該晶片的該背面及該側邊；形成一屏蔽層以覆蓋於各該晶片的該絕緣層上，並延伸覆蓋該基板的部分該上表面，且與暴露於該基板的該上表面的部分該導電結構電性連接；形成一封裝層以覆蓋該屏蔽層及該基板的該上表面；及形成多個電性連接元件在該基板的該下表面上且與暴露於該基板的該下表面的各該導電結構電性連接。
4. 如請求項1或3所述之具有屏蔽層的晶片封裝結構的形成方法，更包含在各該晶片的該主動面及該基板的該上表面之間形成一銅柱或一錫球，使得各該晶片透過該銅柱或該錫球與該基板電性連接。
5. 如請求項1或3所述之具有電磁屏蔽的晶片封裝結構的形成方法，其中形成該屏蔽層的步驟還包括： 在覆蓋有該絕緣層的各該晶片上設置一第二鋼板，其中該第二鋼板上具有多個第二槽位，各該第二槽位對應於各該晶片使得各該晶片的該背面的該絕緣層由各該第二槽位暴露出來；執行一噴塗製程，將一導電材料噴塗在各該晶片的該絕緣層上及該基板的部分該上表面以形成該屏蔽層；以及移除該第二鋼板，使得該屏蔽層覆蓋於該基板的部分該上表面且與暴露於該基板的該上表面的部分該導電結構電性連接。

Images