JP7240455B2 - 半導体装置及びダイシング方法 - Google Patents

半導体装置及びダイシング方法 Download PDF

Info

Publication number
JP7240455B2
JP7240455B2 JP2021132976A JP2021132976A JP7240455B2 JP 7240455 B2 JP7240455 B2 JP 7240455B2 JP 2021132976 A JP2021132976 A JP 2021132976A JP 2021132976 A JP2021132976 A JP 2021132976A JP 7240455 B2 JP7240455 B2 JP 7240455B2
Authority
JP
Japan
Prior art keywords
silicon substrate
semiconductor device
dicing
metal layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021132976A
Other languages
English (en)
Other versions
JP2021180338A (ja
Inventor
真吾 増子
一夫 藤村
賢治 高田
一郎 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021132976A priority Critical patent/JP7240455B2/ja
Publication of JP2021180338A publication Critical patent/JP2021180338A/ja
Application granted granted Critical
Publication of JP7240455B2 publication Critical patent/JP7240455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Description

本発明の実施形態は、半導体装置及びダイシング方法に関する。
シリコン基板上に形成されたパワーデバイスは、前工程の後にダイシングをされ、その裏面が、はんだ、共晶金属、金属又は導電性樹脂、非導電性樹脂を用いて接続され、パッケージ化される。裏面の金属等は、電気接続、接続材料とのバリアメタル、接続材料又は熱放出等の役割を果たす。この裏面の金属等がはがれてしまうと、オープン不良に繋がり電気特性の悪化を引き起こす。また、この裏面の金属等に大きなクラックがあると、熱サイクル、落下衝撃、実装衝撃等によりチップクラック（チップに入るヒビ状の破損）となり、特性不良に繋がる可能性がある。非導電性樹脂によるダイアタッチフィルムを用いた場合、この裏面がはがれてしまう又は裏面に大きなクラックがある場合、ダイボンディングの安定性が低下する。このため、裏面の金属等の切断による不具合を回避することは、信頼性の向上に繋がる重要なことである。
特開２００６－３４４８１６号公報
本発明が解決しようとする課題は、ダイシングチップの側面に曲率を持たせることにより信頼性を向上した半導体装置及びダイシング方法を提供することにある。
半導体装置は、少なくとも１対の側面が上方から下方へ向かって拡がるカーブ形状を有し、シリコン基板と、半導体層と、下層とを備える。半導体層は、前記シリコン基板の上面に形成される。下層は、前記シリコン基板の下面に形成され、その側面が前記シリコン基板の側面と接続する。
一実施形態に係る半導体装置１の製造過程を示す図。 一実施形態に係る半導体装置１のダイシングの過程を示す図。 図２における各方面からの断面図。 一実施形態に係る半導体装置１の断面図。 一実施形態に係る半導体装置１の設置例を示す図。 一実施形態に係る半導体装置１の別例の断面図。 変形例に係る半導体装置１の断面図。 変形例に係る半導体装置１の断面図。 変形例に係る半導体装置１の断面図。 一実施形態に係る半導体装置１の別例の断面図。
以下、図面を参照して、本発明の実施形態について説明する。本実施形態は、本発明を限定するものではない。なお、実施形態において、上方、下方、上面、下面等と上下関係を用いて説明しているが、これは説明のために便宜上定められたものであり、製造時及び使用時等において必ずしも重力方向に対しての上下関係を示すものではない。また、曲率を有する、あるいは、曲率を持つとは、必ずしもその箇所が円周の一部となる意味ではなく、カーブ形状を有すると言う意味で用いている。
また、垂直であるとは、厳密に垂直である必要はなく、例えば、図４に示す半導体装置１の側面のように曲率を持ってその上側の半導体層１２の上面１２ａの面積よりも下側のメタル層１４の下面１４ｂの面積の方が有意に広くなるような状態、ではないことを言い、製造上の多少のずれが生じても構わない。
本実施形態に係る半導体装置は、表面に半導体前工程により半導体層及びメタル層等が形成されている。前工程完了後、バックグラインド装置を用いてシリコン基板の裏面の厚さを薄くし、その後、裏面を化学研磨することにより、バックグラインドの付着物や破砕層を除去し、その後、スパッタ装置を用いて裏面メタルを用いて形成し、ブレードダイシングによりチップ化したものであり、この後、ダイボンディング装置等を用いてパッケージに封止するものである。
図１（ａ）乃至図１（ｅ）は、本実施形態に係る半導体装置のダイシングまでの様子を示す図である。半導体装置は、図１（ａ）に示すシリコン基板１０を用い、このシリコン基板１０上に半導体装置を形成するものとする。
まず、図１（ｂ）に示すように前工程を行うことにより、シリコン基板１０の上面１０ａに、各種半導体膜、絶縁膜及びメタル配線等を備えて構成される半導体層１２を形成する。この半導体層１２は、例えば、洗浄、成膜、半導体膜形成、絶縁膜形成、フォトリソグラフィ、エッチング、不純物注入、活性化等の前工程の各処理を所定の順にしたがって行い形成される。半導体層１２の上面１２ａは、表面となり、半導体層１２の下面１２ｂは、シリコン基板１０の上面１０ａと対向するように形成される。
次に、図１（ｃ）に示すように、シリコン基板１０の上面１０ａと反対側、すなわち、半導体層１２が形成されている反対側にバックグラインド処理を施すことにより、シリコン基板１０の厚さを調整する。このプロセスは、バックグラインドに限定されることはなく、研削、研磨、ＣＭＰ（Chemical Mechanical Polishing）、化学エッチング、サンドブラスト等の他の物理薄化を用いてもよい。
その後さらに、シリコン基板１０の下面１０ｂをＨＦ（フッ化水素）系の薬品を用いて、ライトエッチングを行う。使用するエッチングは、薬液を用いたエッチングには限られず、ガスを用いたドライエッチングであってもよい。また、研削又は研磨により裏面の破砕層を必要なだけ取り除く工程によるものであってもよい。
次に、図１（ｄ）に示すように、シリコン基板１０の下面１０ｂに対してスパッタ処理により、下層として、メタル層１４を形成する。メタル層１４の上面１４ａは、シリコン基板１０の下面１０ｂと対向するように形成される。メタル層１４の形成は、スパッタ処理で行われるものに限られるものではなく、蒸着、めっき、化学的又は物理的に形成する処理で行ってもよい。
形成されるメタルは、例えば、Ｔｉ（チタン）を成膜させた後に、Ｔｉを覆うように、Ｎｉ（ニッケル）膜、Ａｕ（金）膜を成膜させたものでもよい。このメタル層１４は、Ｔｉには限られず裏面メタルとなりうる金属であればよく、この他の例としては、Ｔｉ、Ｃｕ（銅）、Ｚｎ（亜鉛）、Ｐｄ（パラジウム）、Ｎｉ、Ａｇ（銀）、Ａｕ、Ｐ（リン）のうち、少なくとも１つを含む金属膜である。
次に、図１（ｅ）に示すように、ダイシングテープ１６に転写して、ブレードダイシング装置を用いてチップ化を行う。メタル層１４の下面１４ｂがダイシングテープ１６の上面１６ａと対向するようにダイシングテープ１６を設置し、ダイシングブレードによりカット領域２０を形成する。カット領域２０は、半導体層１２の上面１２ａから、少なくともダイシングテープ１６に到達するまでにわたって形成される。
図２は、ダイシングブレード３０と、カットする対象となる基板との関係を示す図である。この図２及び後述する図３（ｂ）に示すように、ダイシングブレード３０は、例えば、ダイシングテープ１６の途中まで、ダイシングテープ１６の上面を浅く切る程度に、半導体層１２、シリコン基板１０及びメタル層１４をダイシングするように設置され、基板全体をダイシングする。
ダイシングブレード３０は、その刃部３２がメタルの切断とシリコンの切断に適しているものを利用する。この刃部３２によりメタル層１４及びシリコンを切断するようにダイシングを行う。上述したように、この切断においては、ダイシングテープ１６の上面も浅く切断される。
図３（ａ）及び図３（ｂ）は、ダイシングのタイミングにおける基板とダイシングブレード３０との様子を示す図である。それぞれ、図２に示す方向Ａ及び方向Ｂから見た図、すなわち、ダイシングブレード３０と垂直な方向及びダイシングブレード３０と平行な方向からの様子を示す図である。
図３（ａ）に示すように、ダイシングブレード３０の刃部３２は、少なくともメタル層１４と、半導体層１２と、シリコン基板１０と、を切断し、ダイシングテープ１６の上面を浅く切断するのに問題の無い長さを有している。この刃部３２により半導体層１２及びシリコン層１０と、メタル層１４と、ダイシングテープ１６の上面とが一緒に切断される。ダイシングブレードの幅は、本実施形態においては、厚いところで１５～５０μｍであるが、少なくともメタル層１４を切っている部位は、刃先に曲率を有しているため、ダイシングブレードの元厚の部位よりも薄くなっている。また、切込み深さにより、メタル部のダイシングカーフ幅は変わっている。
図３（ｂ）は、方向Ｂから見たダイシングブレード３０の断面を示す図である。なお、ダイシングブレード３０の素材は特に限られるものではないので、この図３（ｂ）において、ハッチングは省略している。
この図３（ｂ）に示すように、ダイシングブレード３０の刃部３２の側面部３４は、シリコン基板１０の高さの途中から曲線を描くような曲率を有している。この曲率は、図３（ｂ）に示すように、なめらかな曲率をしている。
ダイシングブレード３０において、刃部３２は、例えば、メタルの切断とシリコン基板１０の切断との両方に適するように選んだダイヤモンドの粒子を有している。
別の例として、このダイシングブレード３０を、ダイシングテープ１６の途中まで到達するような通常の使用法により用いるのではなく、メタル層１４の下面１４ｂまでを切断し、ダイシングテープ１６の上面付近を刃部３２の刃先が切断する程度の高さにダイシングブレード３０の高さを調整することによって、半導体装置１の下部において図１（ｅ）に示すように曲率を有するように切断をすることが可能となる。すなわち、図３（ａ）に示すよりも高い位置であり、かつ、メタル層１４が切断されるようにさらに浅い位置にダイシングソーの刃部３２が配置されるように制御してもよい。
このように、本実施形態においては、メタル層１４までが切断され、さらに、刃部３２の側面が有している曲率が半導体装置１の側面の曲率に転写されるように、シングルカットによりダイシングされるものであればよい。
図４は、本実施形態に係る半導体装置１の断面を示す図である。この図４に示すように、半導体装置１は、メタル層１４と、シリコン基板１０と、半導体層１２とが重なり合うように形成されている。その側面は、シリコン基板１０における側面２０ｂが途中から曲率を有し、メタル層１４の側面２０ａへと曲率を有したまま接続される。換言すると、半導体装置１の側面は、シリコン基板１０の側面の上方から下方へと向かって平面視における半導体装置１の面積が増していくような曲率を有し、シリコン基板１０の下面１０ｂに接しているメタル層１４の下方へと向かってさらに拡がるような曲率を有する。ダイシングソーの刃部３２は、個体差により、その側面が厳密に平面であるわけではないので、当該刃部３２の形状に合わせ、側面２０ｂは、厳密に平面上の部分と曲率を有する部分とが分離されるのではなく、全体的になだらかな曲率を有していてもよい。
この図４の半導体装置１は、図１（ｅ）に示す基板から、１チップ分を取り出したものであり、メタル層１４の下面１４ｂからダイシングテープ１６を除去したものである。この状態において、例えば、チップをダイボンディングして、その後、ワイヤボンディング、モールド等の工程を経ることにより半導体パッケージが生成される。
この図４に示すように、断面において、メタル層１４の下面１４ｂの長さが、半導体層１２の上面１２ａの長さよりも長くなるように、半導体装置１は、形成される。３次元空間で表現すると、一例として、チップは矩形状であり、メタル層１４の下面１４ｂの面積が、半導体層１２の上面１２ａの面積よりも広くなるように形成される。また、メタル層１４の下面１４ｂの各辺の長さが、対応する半導体層１２の上面１２ａの各辺の長さよりも長くなるように形成される。
このように、上面に比べて下面の面積を広くすることにより、ダイシング後においてチップを並べて搬送する場合等に、チップ表面（すなわち、上面１２ａ）同士の距離を稼ぐことが可能となるため、チップ表面におけるチップ同士の接触する可能性が低くなる。このため、チップ同士の衝突によるチップ欠け、表面チッピングが発生しづらくなり、チップの品質が向上する。この結果、ボンディング不良の低減、抗折強度の低下の抑制をすることが可能となる。
ここで、チッピングとは、各面において表面が割れたり、ヒビが入ったり、欠けたりすることを言う。このチッピングが起こることにより、搬送時、加工時及び使用時における半導体装置１の性能が低下する。
図５は、半導体装置１を支持基盤４０にダイボンディングした様子を示すものである。
例えば、メタル層１４が支持基盤４０上にはんだ４２を用いてボンディングされている。
この図５に示すように、半導体装置１の側面が曲率を有することにより、側面が垂直である場合と比較してはんだ４２とメタル層１４との接触面が広くなる。この結果、ダイシェア強度の向上、すなわち、ダイボンディング性を向上することが可能となる。はんだ４２でボンディングする場合に限られず、ダイボンディング樹脂によりボンディングされる場合も同様である。
さらに、図５に示すように曲率を有していると、はんだ４２でダイボンディングを行う場合に、メタル層１４の側面が垂直になっている場合と比べて、はんだ４２とメタル層１４との接続面積が大きくなる。このことから、半導体装置１の表面までの側面の距離が長くなり、メタル層１４と半導体層１２が側面においてショートすること、さらには、メタル層１４と半導体層１２の表面とがショートすること、表面の半導体層１２内の配線とボンディングに用いるはんだとがショートすることを抑制することが可能となる。同様の理由から、はんだ４２を介した半導体装置１の側面からのリーク電流を抑制することが可能となる。
ただし、メタル層１４の下面１４ｂが半導体層１２の上面１２ａよりも長くなる長さが、半導体装置１の厚さの２５％程度を越えると、チップとしての必要となる面積が広くなり、また、側面の曲率が緩くなり、さらに、ダイシングブレード３０の形状も特殊なものとなるので、好ましくない。より好ましくは、メタル層１４の下面１４ｂが半導体層１２の上面１２ａよりもせり出している長さは、半導体装置１の厚さの５％から２５％程度であることが望ましい。
以上のように、本実施形態によれば、側面に上面から下面へと向かって曲率を有し、上面よりも下面の面積を広くした形状を有することにより、リーク電流を抑制した上で、ダイボンディングの強度を向上することが可能となる。また、表面までの距離が長いため、側面におけるショートが発生しづらくなる。メタル層１４と側面とのショートを発生させなくすることにより、メタル層１４と半導体装置１の配線層等の表面とのショート、及び半導体装置１の側面と表面とのショートをも抑制できる。さらに、チップ表面の距離を長く保つことが可能となるため、ダイシング後の搬送時にチップ同士の衝突が発生しづらくなり、チップの品質を向上することが可能となる。
一般的には、シリコンとメタルを別々に切断することが多いが、本実施形態においては１本のダイシングブレードを用いて切断している。この結果、ダイシングの工程におけるスループットを上げることが可能となる。このスループットはデュアルカットにするとより上げることが可能である。
なお、上記では、半導体装置１の下層は、メタル層１４であるもととしたが、これはダイアタッチフィルムであってもよい。ダイアタッチフィルムは、例えば、導電性のダイアタッチフィルムであってもよい。ダイアタッチフィルムを用いた半導体装置１を形成することにより、積層して半導体パッケージを製造する場合に、半導体装置１に加工を施すことなく積層させることが可能となる。
（変形例）
前述した実施形態においては、シングルカットでダイシングを行ったが、これには限られず、ステップカットでダイシングを行うようにしてもよい。
すなわち、本変形例においては、シリコン基板１０を切断するダイシングブレードと、メタル層１４を切断するダイシングブレードとを別々に用意し、それぞれの層により適したダイシングブレードにより切断を行う。すなわち、シリコン基板１０は、シリコンを切断するダイシングブレード３０の刃部３２で切断し、メタル層１４は、メタルを切断するダイシングブレード３０の刃部３２により切断をするようにしてもよい。
図６は、ステップカットにより形成された半導体装置１を示す図である。本変形例に係る半導体装置１は、前工程後の基板に対して、まず、シリコンを切断する第１のダイシングブレードを用いて、シリコン基板１０の下面１０ｂを貫通する深さまで第１の切断を行う。この第１の切断は、メタル層１４の上面１４ａに到達してもよいが、メタル層１４の切断を目的としたものではないので、メタル層１４を完全に切断するものではない。
第１の切断を行った後に、第１の切断面に表出したメタル層１４に対して、第１のダイシングブレードよりも刃幅の狭い第２のダイシングブレードを用いて、メタル層１４の下面１４ｂまでを切断するように、第２の切断を行う。この第２の切断は、前述した実施形態と同様に、ダイシングテープ１６の上面を浅く切断してもよい。
図６に示すように、第１の切断においては、前述した実施形態に係る半導体装置１と同様に、側面２０ｃに曲率を有するように切断される。これは、ダイシングブレードの断面形状と同様にシリコン基板１０までが切断されるためである。続く第２の切断においては、メタル層１４を垂直に、もしくは、本変形例においても、図４又は図７に示すように、前述した実施形態と同様に曲率を持った断面となるように側面２０ｄが表出するように切断される。
図７は、図６の変形例に係る半導体装置１を示す図である。図７のような切断面は、メタル層１４の切断を行う際に、前述の実施形態で説明したように、メタル層１４の下面１４ｂまでを切断するようにダイシングブレードの高さを調節することにより形成される。
上述したように、ダイシングテープ１６の途中まで、ダイシングテープ１６の上面を浅く切断する程度の高さに調節するようにしてもよい。
図８は、本実施形態の別の例に係る半導体装置１を示す図である。この図８に示すように、ほぼ垂直である部分が、シリコン基板１０の下方に及んでいてもよい。このような場合においても、図６等と同様の効果を得ることが可能となる。
図９は、さらに別の例に係る半導体装置１を示す図である。この図９に示すように、シリコン層１０を切断する際に、メタル層１４の上層部をも切断してもよい。
以上のように、本変形例によっても、側面２０ｃにおいて曲率を有するため、前述した実施形態に係る半導体装置１と同様に、上面１２ａよりも下面１４ｂの面積が広く、チップ形状、すなわち、半導体１の形状が矩形である場合には、上面１２ａの各辺の長さよりも、下面１４ｂの各辺の長さが長くなる。この長さの差により、半導体装置１の上面１２ａの衝突を抑制することが可能となる。ステップカットにすることにより、前述のシングルカットに比べて、メタル用、シリコン用のブレードの選定をすることが可能となり、さらなる品質向上につながる。
すなわち、シリコン基板１０及びメタル層１４を切断する刃が異なるため、ダイシング工程において、シリコン基板１０の表面及び側面チッピング及びメタル層１４の下面１４ｂにおける裏面チッピングの発生を抑制し、抗折強度を向上することに繋がり、チップの歩留まりを向上させることが可能となる。また、たとえシリコン層１０の下部においてヒビ等のクラックが発生した場合においても、チッピングが発生したシリコン層１０の下面と当該メタル層１４の上面とが物理的に接続し、当該チッピング箇所は、少なくともその下面においてメタル層１０に固定されているため、チッピング部分の剥がれが発生しづらくなり、後工程におけるゴミを発生させることを抑制することが可能となる。
また、側面２０ｄが垂直である場合においても、側面２０ｄにおいては、はんだ、ダイボンディング樹脂等のボンディング剤に対して従来のものと効果は変わらないが、側面２０ｃにおいて曲率を有するため、ボンディング剤が側面２０ｃの側面を上から押さえつける力が前述の実施形態と同様に掛かるため、同様の効果を得ることが可能となる。はんだ等の導電体のボンディング剤である場合はさらに、前述の実施形態と同様に、側面又は表面における電流のリークを抑制することも可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
また、当然のことながら、本発明の要旨の範囲内で、これらの実施の形態を部分的に適宜組み合わせることも可能である。
例えば、半導体装置１は、それぞれ交わる方向に基板が切断されてチップ化されるが、一方の方向においては、シングルカットにより切断され、他方の方向においては、ステップカットにより切断されてもよい。もちろん、双方の方向においてシングルカット又はステップカットにより切断されてもよい。さらには、対向する２組の側面のうち、１組の側面のみが上述したように曲率を有していてもよい。
また、半導体装置１のシリコン基板１０は、別のもので置き換えられたものであってもよい。例えば、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等を用いた基板であっても、当然前述の実施形態に係るダイシング方法により、半導体装置１と同様の効果を得ることが可能となる。
さらに、図１０のように、メタル層１４の途中から側面に曲率を有するように半導体装置１を形成してもよい。このように、メタル層１４の厚さにより、シリコン基板１０及びメタル層１４におけるカーブの位置が変化しても構わない。
前述の半導体装置１の形状は、例えば、顕微鏡等を用いてチップの断面を観察すること、又は、側面を観察することにより検知することが可能である。
１：半導体装置、１０：シリコン基板、１２：半導体層、１４：メタル層、１６：ダイシングテープ、２０ａ、２０ｂ、２０ｃ、２０ｄ：側面、３０：ダイシングブレード、３２：刃部、４０：支持基盤、４２：はんだ

Claims (4)

  1. シリコン基板と、
    前記シリコン基板の上面に形成された、半導体層と、
    前記シリコン基板の下面に形成され、側面が前記シリコン基板の側面と連続する、下層と、
    を備え、少なくとも１対の側面が上方から下方へ向かって拡がる形状を有し、前記下層は、前記下層の上方から下方へと向かって拡がる形状の側面を有するニッケル、チタン、金、銀、銅、亜鉛及びパラジウムのうち少なくとも１つを含むメタル層、又は、ダイアタッチフィルムであり、
    前記シリコン基板は、前記シリコン基板の下方において、前記シリコン基板の上面の面積よりも、前記シリコン基板の下面の面積が広い、半導体装置。
  2. 前記下層は、垂直の側面を有する、請求項１に記載の半導体装置。
  3. ダイシングブレードを回転させるステップと、
    シリコン基板に前記ダイシングブレードを接触させるステップと、
    前記シリコン基板と、前記シリコン基板の上面に形成された半導体層と、前記シリコン基板の下面に形成されたニッケル、チタン、金、銀、銅、亜鉛及びパラジウムのうち少なくとも１つを含むメタル層又はダイアタッチフィルムである下層とからなる積層体を、前記積層体の上方から下方へと向かって拡がる側面を有するように、ダイシングするステップと、
    を備え、
    前記ダイシングをするステップは、前記シリコン基板の下方において、前記シリコン基板の上面の面積よりも前記シリコン基板の下面の面積が広く、前記下層において、上方から下方へと向かって拡がる側面を有するように、ダイシングするステップである、
    半導体装置の製造方法。
  4. 前記ダイシングするステップは、前記下層が垂直の側面を有するように、ダイシングするステップである、
    請求項３に記載の半導体装置の製造方法。
JP2021132976A 2018-02-27 2021-08-17 半導体装置及びダイシング方法 Active JP7240455B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021132976A JP7240455B2 (ja) 2018-02-27 2021-08-17 半導体装置及びダイシング方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018033567A JP2019149472A (ja) 2018-02-27 2018-02-27 半導体装置及びダイシング方法
JP2021132976A JP7240455B2 (ja) 2018-02-27 2021-08-17 半導体装置及びダイシング方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018033567A Division JP2019149472A (ja) 2018-02-27 2018-02-27 半導体装置及びダイシング方法

Publications (2)

Publication Number Publication Date
JP2021180338A JP2021180338A (ja) 2021-11-18
JP7240455B2 true JP7240455B2 (ja) 2023-03-15

Family

ID=67684945

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018033567A Pending JP2019149472A (ja) 2018-02-27 2018-02-27 半導体装置及びダイシング方法
JP2021132976A Active JP7240455B2 (ja) 2018-02-27 2021-08-17 半導体装置及びダイシング方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018033567A Pending JP2019149472A (ja) 2018-02-27 2018-02-27 半導体装置及びダイシング方法

Country Status (3)

Country Link
US (1) US10784165B2 (ja)
JP (2) JP2019149472A (ja)
CN (1) CN110197815B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7100980B2 (ja) 2018-01-22 2022-07-14 ローム株式会社 Ｌｅｄパッケージ
JP7135352B2 (ja) * 2018-03-14 2022-09-13 富士電機株式会社 半導体装置の製造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164388A (ja) 2000-11-28 2002-06-07 Toshiba Chem Corp 半導体装置及びその製造方法
JP2005093943A (ja) 2003-09-19 2005-04-07 Casio Comput Co Ltd 半導体装置
JP2006196809A (ja) 2005-01-17 2006-07-27 Sony Corp 半導体チップ及びその製造方法並びに半導体装置
JP2007250886A (ja) 2006-03-16 2007-09-27 Toshiba Corp 半導体装置の製造方法
JP2008252081A (ja) 2007-03-05 2008-10-16 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2010114374A (ja) 2008-11-10 2010-05-20 Stanley Electric Co Ltd 半導体素子の製造方法
JP2010171156A (ja) 2009-01-22 2010-08-05 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2011060807A (ja) 2009-09-07 2011-03-24 Renesas Electronics Corp 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法
WO2012165273A1 (ja) 2011-05-27 2012-12-06 住友ベークライト株式会社 半導体装置
US20120313231A1 (en) 2011-06-09 2012-12-13 National Semiconductor Corporation Method and apparatus for dicing die attach film on a semiconductor wafer
JP2013004528A (ja) 2011-06-10 2013-01-07 Panasonic Corp 半導体装置およびその製造方法
JP2015138857A (ja) 2014-01-22 2015-07-30 株式会社ディスコ ウェーハの加工方法
JP2016018846A (ja) 2014-07-07 2016-02-01 株式会社東芝 半導体パッケージ及び半導体パッケージの製造方法
JP2016201533A (ja) 2015-04-07 2016-12-01 株式会社東芝 半導体装置の製造方法
JP2016201505A (ja) 2015-04-14 2016-12-01 トヨタ自動車株式会社 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2932278B2 (ja) * 1989-02-23 1999-08-09 日本インター株式会社 半導体装置の製造方法
JPH02271558A (ja) * 1989-04-12 1990-11-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE19632626A1 (de) * 1996-08-13 1998-02-19 Siemens Ag Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge
US6294439B1 (en) * 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
JP2003158097A (ja) 2001-11-22 2003-05-30 Murata Mfg Co Ltd 半導体装置及びその製造方法
JP2004158739A (ja) 2002-11-08 2004-06-03 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JP2005243947A (ja) * 2004-02-26 2005-09-08 Sumitomo Electric Ind Ltd 半導体装置の製造方法、及び半導体装置
US8802465B2 (en) * 2005-01-11 2014-08-12 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
JP2006344816A (ja) 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
US10505083B2 (en) * 2007-07-11 2019-12-10 Cree, Inc. Coating method utilizing phosphor containment structure and devices fabricated using same
JP2010225648A (ja) * 2009-03-19 2010-10-07 Casio Computer Co Ltd 半導体装置およびその製造方法
JP2011035245A (ja) * 2009-08-04 2011-02-17 Disco Abrasive Syst Ltd 板状ワークの分割方法
WO2011145794A1 (ko) * 2010-05-18 2011-11-24 서울반도체 주식회사 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
US9385268B2 (en) * 2014-11-10 2016-07-05 Fuji Xerox Co., Ltd. Method of manufacturing semiconductor chips
JP6576735B2 (ja) * 2015-08-19 2019-09-18 株式会社ディスコ ウエーハの分割方法
JP2017054861A (ja) * 2015-09-07 2017-03-16 株式会社東芝 半導体装置の製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164388A (ja) 2000-11-28 2002-06-07 Toshiba Chem Corp 半導体装置及びその製造方法
JP2005093943A (ja) 2003-09-19 2005-04-07 Casio Comput Co Ltd 半導体装置
JP2006196809A (ja) 2005-01-17 2006-07-27 Sony Corp 半導体チップ及びその製造方法並びに半導体装置
JP2007250886A (ja) 2006-03-16 2007-09-27 Toshiba Corp 半導体装置の製造方法
JP2008252081A (ja) 2007-03-05 2008-10-16 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2010114374A (ja) 2008-11-10 2010-05-20 Stanley Electric Co Ltd 半導体素子の製造方法
JP2010171156A (ja) 2009-01-22 2010-08-05 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2011060807A (ja) 2009-09-07 2011-03-24 Renesas Electronics Corp 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法
WO2012165273A1 (ja) 2011-05-27 2012-12-06 住友ベークライト株式会社 半導体装置
US20120313231A1 (en) 2011-06-09 2012-12-13 National Semiconductor Corporation Method and apparatus for dicing die attach film on a semiconductor wafer
JP2013004528A (ja) 2011-06-10 2013-01-07 Panasonic Corp 半導体装置およびその製造方法
JP2015138857A (ja) 2014-01-22 2015-07-30 株式会社ディスコ ウェーハの加工方法
JP2016018846A (ja) 2014-07-07 2016-02-01 株式会社東芝 半導体パッケージ及び半導体パッケージの製造方法
JP2016201533A (ja) 2015-04-07 2016-12-01 株式会社東芝 半導体装置の製造方法
JP2016201505A (ja) 2015-04-14 2016-12-01 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US10784165B2 (en) 2020-09-22
JP2019149472A (ja) 2019-09-05
CN110197815B (zh) 2023-08-22
JP2021180338A (ja) 2021-11-18
CN110197815A (zh) 2019-09-03
US20190267288A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
TWI479620B (zh) 晶片級表面封裝的半導體裝置封裝及其製備過程
JP7240455B2 (ja) 半導体装置及びダイシング方法
US8298917B2 (en) Process for wet singulation using a dicing singulation structure
US8395241B2 (en) Through silicon via guard ring
US11062969B2 (en) Wafer level chip scale package structure and manufacturing method thereof
CN110970358B (zh) 堆叠半导体器件及其制造方法
JP6649308B2 (ja) 半導体装置およびその製造方法
TWI248110B (en) Semiconductor device and manufacturing method thereof
JP6190953B2 (ja) 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法
JP6100396B2 (ja) 半導体素子の製造方法および半導体素子
JP2004146487A (ja) 半導体装置の製造方法
US9269676B2 (en) Through silicon via guard ring
US20200058510A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2013058707A (ja) 半導体発光素子の製造方法
US7274091B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP7399834B2 (ja) 半導体装置及びその製造方法
JP2016086003A (ja) パワー半導体装置の製造方法
CN113964046A (zh) 芯片-衬底复合半导体器件
JP2010135565A (ja) 半導体装置及びその製造方法
KR20240054186A (ko) 적층형 전도성 층들을 구비한 반도체 디바이스 및 관련 방법들
CN112216620A (zh) 功率器件结构的预堆叠机械强度增强
JP2005072534A (ja) 半導体装置の製造方法
KR20100066940A (ko) 반도체 패키지의 제조방법
JP2012069874A (ja) 半導体基板製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230303

R150 Certificate of patent or registration of utility model

Ref document number: 7240455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150