JP2005093943A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005093943A
JP2005093943A JP2003328912A JP2003328912A JP2005093943A JP 2005093943 A JP2005093943 A JP 2005093943A JP 2003328912 A JP2003328912 A JP 2003328912A JP 2003328912 A JP2003328912 A JP 2003328912A JP 2005093943 A JP2005093943 A JP 2005093943A
Authority
JP
Japan
Prior art keywords
semiconductor structure
semiconductor
layer
rewiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003328912A
Other languages
English (en)
Other versions
JP4241284B2 (ja
Inventor
Toshihiro Kido
利浩 城戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2003328912A priority Critical patent/JP4241284B2/ja
Publication of JP2005093943A publication Critical patent/JP2005093943A/ja
Application granted granted Critical
Publication of JP4241284B2 publication Critical patent/JP4241284B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】 ベース板１と、ベース板１上に設けられ、且つ、半導体基板５および該半導体基板５上に設けられた複数の柱状電極１３を有する半導体構成体２と、半導体構成体２上およびその周囲におけるベース板１上に設けられた絶縁層１５、１６と、絶縁層１６上に半導体構成体２の柱状電極１３に接続されて設けられ、且つ、少なくとも一部が半導体構成体２の周囲における絶縁層１５上に設けられた接続パッド部を有する上層再配線１８とを備えた半導体装置において、半導体構成体２とその側面を覆っている絶縁層１５との間に生じる応力を緩和する。
【解決手段】 半導体構成体２の側面は傾斜面４となっている。これにより、半導体構成体２とその側面を覆っている絶縁層１５との間に生じる応力を緩和することができる。
【選択図】 図１

Description

この発明は半導体装置に関する。
従来の半導体装置には、塵埃、湿気、機械的破損に対する保護効果を増大するために、上面に集積回路および該集積回路に接続された複数の接続パッドを有する半導体基板の上面、下面および側面を絶縁膜で覆ったものがある（例えば、特許文献１参照）。
特開２００１−３３２６４３号公報
ところで、上記従来の半導体装置では、ウエハ状態の半導体基板をダイシングラインに沿ってただ単に切断しているため、半導体基板の側面が垂直となり、この垂直な側面を絶縁膜で覆っている。この結果、温度変化により、半導体基板の側面と該側面を覆っている絶縁膜との間にその熱膨張係数差に起因する応力が集中すると、半導体基板の側面と該側面を覆っている絶縁膜との接合部分に亀裂が発生することがあるという問題がある。
ところで、最近では、半導体基板上に再配線、柱状電極、封止膜が設けられた半導体構成体（一般的にＣＳＰ(chip size package)と呼ばれるもの）をベース板上に配置し、半導体構成体上およびその周囲におけるベース板上に絶縁層を設け、絶縁層上に上層再配線を半導体構成体の柱状電極に接続させて設け、且つ、再配線の接続パッド部の少なくとも一部を半導体構成体の周囲における絶縁層上に配置してなる半導体装置が開発されている。
しかしながら、このような半導体装置でも、半導体構成体を製造するとき、ウエハ状態の半導体基板上に再配線、柱状電極、封止膜形成した後に、ダイシングラインに沿ってただ単に切断しているため、半導体構成体の側面が垂直となり、この垂直な側面を絶縁層で覆っている。したがって、このような半導体装置でも、温度変化により、半導体構成体の側面と該側面を覆っている絶縁層との間にその熱膨張係数差に起因する応力が集中すると、半導体構成体の側面と該側面を覆っている絶縁層との接合部分に亀裂が発生することがあるという問題がある。
そこで、この発明は、半導体構成体とその側面を覆っている絶縁層との間に生じる応力を緩和することができる半導体装置を提供することを目的とする。
請求項１に記載の発明は、ベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体上およびその周囲における前記ベース板上に設けられた絶縁層と、前記絶縁層上に前記半導体構成体の外部接続用電極に接続されて設けられ、且つ、少なくとも一部が前記半導体構成体の周囲における前記絶縁層上に設けられた接続パッド部を有する少なくとも１層の上層再配線とを備え、前記半導体構成体の少なくとも相対向する一対の側面が少なくともその一部が傾斜面となっていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有し、且つ、前記柱状電極の周囲に封止膜が設けられたものであることを特徴とするものである。
請求項３に記載の発明は、請求項２に記載の発明において、前記半導体構成体の側面全体が傾斜面となっていることを特徴とするものである。
請求項４に記載の発明は、請求項２に記載の発明において、前記半導体構成体の封止膜の側面が傾斜面となっていることを特徴とするものである。
請求項５に記載の発明は、請求項２に記載の発明において、前記半導体構成体の半導体基板の側面が傾斜面となっていることを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記上層再配線のうちの最上層の上層再配線の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記最上層の上層再配線の接続パッド部上に半田ボールが設けられていることを特徴とするものである。
この発明によれば、半導体構成体の少なくとも相対向する一対の側面を少なくともその一部を傾斜面としているので、半導体構成体とその側面を覆っている絶縁層との間に生じる応力が分散され、したがって半導体構成体とその側面を覆っている絶縁層との間に生じる応力を緩和することができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は平面矩形形状のベース板１を備えている。ベース板１は、ガラス繊維、アラミド繊維、液晶繊維等にエポキシ系樹脂、ポリイミド系樹脂、ＢＴ（ビスマレイミド・トリアジン）樹脂、ＰＰＥ（ポリフェニレンエーテル）等を含浸させたもの、あるいは、シリコン、ガラス、セラミックス、樹脂単体等の絶縁材料からなっている。
ベース板１の上面中央部には、ベース板１のサイズよりもある程度小さいサイズの平面矩形形状の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。この場合、半導体構成体２は、後述する再配線、柱状電極、封止膜を有しており、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に再配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体２を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。ただし、この場合、半導体構成体２の側面全体は傾斜面４となっている。以下に、半導体構成体２の構成について説明する。
半導体構成体２は平面方形状のシリコン基板（半導体基板）５を備えている。シリコン基板５は接着層３を介してベース板１に接着されている。シリコン基板５の上面中央部には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド６が集積回路に接続されて設けられている。接続パッド６の中央部を除くシリコン基板５の上面には酸化シリコン等からなる絶縁膜７が設けられ、接続パッド６の中央部は絶縁膜７に設けられた開口部８を介して露出されている。
絶縁膜７の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）９が設けられている。この場合、絶縁膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。両開口部８、１０を介して露出された接続パッド６の上面から保護膜９の上面の所定の箇所にかけて、銅等からなる下地金属層１１が設けられている。下地金属層１１の上面全体には銅からなる再配線１２が設けられている。
再配線１２の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１３が設けられている。再配線１２を含む保護膜９の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜（絶縁膜）１４がその上面が柱状電極１３の上面と面一となるように設けられている。
このように、Ｗ−ＣＳＰと呼ばれる半導体構成体２は、シリコン基板５、接続パッド６、絶縁膜７を含み、さらに、保護膜９、再配線１２、柱状電極１３、封止膜１４を含んで構成されている。ただし、半導体構成体２の側面全体は傾斜面４となっており、この場合、一方向の断面図のみが示されているが、この断面と直交する方向の断面図においても、半導体構成体２の側面は、図１同様に、側面全体が傾斜面となっている。
半導体構成体２の周囲におけるベース板１の上面には矩形枠状の絶縁層１５がその上面が半導体構成体２の上面とほぼ面一となるように設けられている。絶縁層１５は、通常、プリプレグ材と言われるもので、例えば、ガラス繊維やアラミド繊維にエポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂を含浸させたものである。
半導体構成体２および絶縁層１５の上面には第１の上層絶縁膜１６がその上面を平坦とされて設けられている。第１の上層絶縁膜１６は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中に繊維やフィラー等の補強材を含有させたものである。この場合、繊維は、ガラス繊維やアラミド繊維等である。フィラーは、シリカフィラーやセラミックス系フィラー等である。
第１の上層絶縁膜１６の上面の所定の箇所には銅等からなる上層下地金属層１７が設けられている。上層下地金属層１７の上面全体には銅からなる上層再配線１８が設けられている。上層再配線１８を含む上層下地金属層１７は、柱状電極１３の上面中央部に対応する部分における第１の上層絶縁膜１６に設けられた開口部１９を介して柱状電極１３の上面に接続されている。
上層再配線１８を含む第１の上層絶縁膜１６の上面にはソルダーレジスト等からなる第２の上層絶縁膜２０が設けられている。上層再配線１８の接続パッド部に対応する部分における第２の上層絶縁膜２０には開口部２１が設けられている。開口部２１内およびその上方には半田ボール２２が上層再配線１８の接続パッド部に接続されて設けられている。複数の半田ボール２２は、第２の上層絶縁膜２０の上面にマトリクス状に配置されている。
以上のように、この半導体装置では、半導体構成体２の側面全体を傾斜面４としているので、半導体構成体２とその側面（傾斜面４）を覆っている絶縁層１５との間に生じる応力が分散される。すなわち、図１において左側の傾斜面４を含む例えばＡ−Ａ線に沿う縦断面構造では、左側から右側に向かうに従って、半導体構成体２の占める割合が徐々に増加し、且つ、絶縁層１４の占める割合が徐々に減少するため、傾斜面４に沿って応力が徐々に変化し、応力が分散される。したがって、半導体構成体２とその側面（傾斜面４）を覆っている絶縁層１５との間に生じる応力を緩和することができる。
ところで、ベース板１のサイズを半導体構成体２のサイズよりもある程度大きくしているのは、シリコン基板５上の接続パッド６の数の増加に応じて、半田ボール２２の配置領域を半導体構成体２のサイズよりもある程度大きくし、これにより、上層再配線１８の接続パッド部（第２の上層絶縁膜２０の開口部２１内の部分）のサイズおよびピッチを柱状電極１３のサイズおよびピッチよりも大きくするためである。
このため、マトリクス状に配置された上層再配線１８の接続パッド部は、半導体構成体２に対応する領域のみでなく、半導体構成体２の側面の外側に設けられた絶縁層１５に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール２２のうち、少なくとも最外周の半田ボール２２は半導体構成体２よりも外側に位置する周囲に配置されている。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板５上にアルミニウム系金属等からなる接続パッド６、酸化シリコン等からなる絶縁膜７およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜９が設けられ、接続パッド６の中央部が絶縁膜７および保護膜９に形成された開口部８、１０を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板５には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド６は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図３に示すように、両開口部８、１０を介して露出された接続パッド６の上面を含む保護膜９の上面全体に下地金属層１１を形成する。この場合、下地金属層１１は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する上層下地金属層１７の場合も同様である。
次に、下地金属層１１の上面にメッキレジスト膜３１をパターン形成する。この場合、再配線１２形成領域に対応する部分におけるメッキレジスト膜３１には開口部３２が形成されている。次に、下地金属層１１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３１の開口部３２内の下地金属層１１の上面に再配線１２を形成する。次に、メッキレジスト膜３１を剥離する。
次に、図４に示すように、再配線１２を含む下地金属層１１の上面にメッキレジスト膜３３をパターン形成する。この場合、柱状電極１３形成領域に対応する部分におけるメッキレジスト膜３３には開口部３４が形成されている。次に、下地金属層１１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３３の開口部３４内の再配線１２の接続パッド部上面に柱状電極１３を形成する。
次に、メッキレジスト膜３３を剥離し、次いで、柱状電極１３および再配線１２をマスクとして下地金属層１１の不要な部分をエッチングして除去すると、図５に示すように、再配線１２下にのみ下地金属層１１が残存される。
次に、図６に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１３および再配線１２を含む保護膜９の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１４をその厚さが柱状電極１３の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１３の上面は封止膜１４によって覆われている。
次に、封止膜１４および柱状電極１３の上面側を適宜に研磨し、図７に示すように、柱状電極１３の上面を露出させ、且つ、この露出された柱状電極１３の上面を含む封止膜１４の上面を平坦化する。ここで、柱状電極１３の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１３の高さにばらつきがあるため、このばらつきを解消して、柱状電極１３の高さを均一にするためである。
次に、図８に示すように、シリコン基板５の下面全体に接着層３を接着する。接着層３は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板５に固着する。次に、シリコン基板５に固着された接着層３をダイシングテープ（図示せず）に貼り付ける。次に、図９に示すように、先端がほぼＶ字形状のダイシングブレード３５を用いてダイシングを行なった後に、ダイシングテープから剥がすと、側面を傾斜面４とされ、且つ、シリコン基板５の下面に接着層３を有する半導体構成体２が複数個得られる。
このようにして得られた半導体構成体２では、シリコン基板５の下面に接着層３を有するため、ダイシング工程後に各半導体構成体２のシリコン基板５の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体２のシリコン基板５の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
次に、このようにして得られた半導体構成体２を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１０に示すように、図１に示すベース板１を複数枚採取することができる大きさで、限定する意味ではないが、平面形状が矩形形状のベース板１を用意する。次に、ベース板１の上面の所定の複数箇所にそれぞれ半導体構成体２のシリコン基板５の下面に接着された接着層３を接着する。ここでの接着は、加熱加圧により、接着層３を本硬化させる。
次に、半導体構成体２間および最外周に配置された半導体構成体２の外側におけるベース板１の上面に、例えば、格子状でシート状の第１の絶縁材料１５ａを位置決めして配置し、さらにその上面にシート状の第２の絶縁材料１６ａを配置する。なお、第１の絶縁材料１５ａを配置した後に、半導体構成体２を配置するようにしてもよい。
格子状の第１の絶縁材料１５ａは、ガラス繊維にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材に、型抜き加工やエッチング等により複数の矩形形状の貫通孔４１を形成することにより得られる。この場合、第１の絶縁材料１５ａは、平坦性を得るためにシート状であることが好ましいが、必ずしもプリプレグ材に限られるものではなく、熱硬化性樹脂や、熱硬化性樹脂中にガラス繊維やシリカフィラー等の補強材を分散させたものであってもよい。
シート状の第２の絶縁材料１６ａは、限定する意味ではないが、ビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。しかしながら、第２の絶縁材料１６ａとして、上述のプリプレグ材、またはフィラーが混入されない、熱硬化性樹脂のみからなる材料を用いるようにしてもよい。
ここで、第１の絶縁材料１５ａの貫通孔４１のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、第１の絶縁材料１５ａと半導体構成体２との間には隙間４２が形成されている。また、第１の絶縁材料１５ａの厚さは、半導体構成体２の厚さよりも厚く、後述の如く、加熱加圧されたときに、隙間４２を十分に埋めることができる程度の厚さとなっている。
次に、図１１に示す一対の加熱加圧板４３、４４を用いて、第１および第２の絶縁材料１５ａ、１６ａを加熱加圧する。すると、第１の絶縁材料１５ａ中の溶融された熱硬化性樹脂が押し出されて、図１０に示す、第１の絶縁材料１５ａと半導体構成体２との間の隙間４２に充填され、その後の冷却により各半導体構成体２および各半導体構成体２間のベース板１に固着した状態で固化する。かくして、図１１に示すように、半導体構成体２間および最外周に配置された半導体構成体２の外側におけるベース板１の上面に絶縁層１５が形成され、半導体構成体２および絶縁層１５の上面に第１の上層絶縁膜１６が形成される。
この場合、第１の上層絶縁膜１６の上面は、上側の加熱加圧板４３の下面によって押さえ付けられるため、平坦面となる。したがって、第１の上層絶縁膜１６の上面を平坦化するための研磨工程は不要である。このため、ベース板１のサイズが例えば５００×５００ｍｍ程度と比較的大きくても、その上に配置された複数の半導体構成体２に対して第１の上層絶縁膜１６の上面の平坦化を一括して簡単に行なうことができる。
次に、図１２に示すように、レーザビームを照射するレーザ加工により、柱状電極１３の上面中央部に対応する部分における第１の上層絶縁膜１６に開口部１９を形成する。次に、必要に応じて、開口部１９内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、図１３に示すように、開口部１９を介して露出された柱状電極１３の上面を含む第１の上層絶縁膜１６の上面全体に上層下地金属層１７を形成する。次に、上層下地金属層１７の上面にメッキレジスト膜４５をパターン形成する。この場合、上層再配線１８形成領域に対応する部分におけるメッキレジスト膜４５には開口部４６が形成されている。次に、上層下地金属層１７をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４５の開口部４６内の上層下地金属層１７の上面に上層再配線１８を形成する。
次に、メッキレジスト膜４６を剥離し、次いで、上層再配線１８をマスクとして上層下地金属層１７の不要な部分をエッチングして除去すると、図１４に示すように、上層再配線１８下にのみ上層下地金属層１７が残存される。
次に、図１５に示すように、スクリーン印刷法やスピンコーティング法等により、上層再配線１８を含む第１の上層絶縁膜１６の上面にソルダーレジスト等からなる第２の上層絶縁膜２０を形成する。この場合、上層再配線１８の接続パッド部に対応する部分における第２の上層絶縁膜２０には開口部２１が形成されている。
次に、開口部２１内およびその上方に半田ボール２２を上層再配線１８の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体２間において、第２の上層絶縁膜２０、第１の上層絶縁膜１６、絶縁層１５およびベース板１を切断すると、図１に示す半導体装置が複数個得られる。
以上のように、上記製造方法では、ベース板１上に複数の半導体構成体２を接着層３を介して配置し、複数の半導体構成体２に対して、特に、上層再配線１８、放熱層２３および半田ボール２２の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１１に示す製造工程以降では、ベース板１と共に複数の半導体構成体２を搬送することができるので、これによっても製造工程を簡略化することができる。
（第２実施形態）
図１６はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と異なる点は、半導体構成体２の側面からなる傾斜面４の傾斜方向を逆方向とした点である。すなわち、図１に示す半導体装置では、半導体構成体２の側面からなる傾斜面４は、半導体構成体２の横方向の長さが下面側から上面側に向かうに従って漸次小さくなるような傾斜面となっているのに対し、図１６に示す半導体装置では、半導体構成体２の側面からなる傾斜面４は、半導体構成体２の横方向の長さが下面側から上面側に向かうに従って漸次大きくなるような傾斜面となっている。図１６に示す半導体構成体２を製造する場合には、図９に示す工程において、先端がほぼＶ字形状のダイシングブレード３５を用いてシリコン基板５の下面側から切断すればよい。
（第３実施形態）
図１７はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と異なる点は、半導体構成体２の封止膜１４の側面のみを傾斜面４とした点である。この半導体装置の半導体構成体２を製造する場合には、図９に示す工程において、先端がほぼＶ字形状のダイシングブレードを用いて封止膜１４およびその下側の部分にほぼＶ字形状の溝を形成し、次いで先端がストレートな通常のダイシングブレードを用いてシリコン基板５等を切断すればよい。
（第４実施形態）
図１８はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１６に示す場合と異なる点は、半導体構成体２の半導体基板５（接着層３を含む）の側面のみを傾斜面４とした点である。この半導体装置の半導体構成体２を製造する場合には、図９に示す工程において、先端がほぼＶ字形状のダイシングブレードを用いて接着層３を含むシリコン基板５およびその上側の部分にほぼＶ字形状の溝を形成し、次いで先端がストレートな通常のダイシングブレードを用いて封止膜１４等を切断すればよい。
ところで、上記第３、第４実施形態のように、半導体構成体２の側面の一部のみを傾斜面としても、半導体構成体２とその側面を覆っている絶縁層１５との間に生じる応力をある程度緩和することができる。
（第５実施形態）
上記第１実施形態では、図１に示すように、第１の上層絶縁膜１７上に上層再配線１８を１層だけ形成した場合について説明したが、これに限らず、２層以上としてもよく、例えば、図１９に示すこの発明の第５実施形態のように、２層としてもよい。すなわち、半導体構成体２および絶縁層１５の上面にはビルドアップ材等からなる第１の上層絶縁膜５１が設けられている。
第１の上層絶縁膜５１の上面には第１の上層下地金属層５２を含む第１の上層再配線５３が第１の上層絶縁膜５１に形成された開口部５４を介して半導体構成体２の柱状電極１３の上面に接続されて設けられている。第１の上層再配線５３を含む第１の上層絶縁膜５１の上面にはビルドアップ材等からなる第２の上層絶縁膜５５が設けられている。第２の上層絶縁膜５５の上面には第２の上層下地金属層５６を含む第２の上層再配線５７が第２の上層絶縁膜５５に形成された開口部５８を介して第１の上層再配線５３の接続パッド部に接続されて設けられている。
第２の上層再配線５７を含む第２の上層絶縁膜５５の上面にはソルダーレジスト等からなる第３の上層絶縁膜５９が設けられている。第２の上層再配線５７の接続パッド部に対応する部分における第３の上層絶縁膜５９には開口部６０が設けられている。開口部６０内およびその上方には半田ボール６１が第２の上層再配線５７の接続パッド部に接続されて設けられている。
なお、上記各実施形態において、半導体構成体２は、外部接続用電極として、再配線１２の接続パッド部上に設けられた柱状電極１３を有するものとしたが、これに限定されるものではない。例えば、半導体構成体２は、外部接続用電極としての接続パッド部を有する再配線１２を有するものであってもよく、また、外部接続用電極としての接続パッド６を有するものであってもよく、さらに、外部接続用電極として、接続パッド６上に設けられた柱状電極を有するものであってもよい。
また、上記各実施形態では、半導体構成体２の全周囲に亘り側面に傾斜面を有するものであるが、この傾斜面の傾斜角度は、隣接の側辺あるいは各側辺毎に異なる角度としたり、あるいは、傾斜を設けずに垂直とする側辺があってもよい。また、ベース板１に再配線を設けてもよく、その場合、再配線と絶縁膜とが交互に積層される多層印刷回路板としてもよい。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 この発明の第３実施形態としての半導体装置の断面図。 この発明の第４実施形態としての半導体装置の断面図。 この発明の第５実施形態としての半導体装置の断面図。
符号の説明
１ ベース板
２ 半導体構成体
３ 接着層
４ 傾斜面
５ シリコン基板
６ 接続パッド
１２ 再配線
１３ 柱状電極
１４ 封止膜
１５ 絶縁層
１６ 第１の上層絶縁膜
１８ 上層再配線
２０ 第２の上層絶縁膜
２２ 半田ボール

Claims (7)

  1. ベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体上およびその周囲における前記ベース板上に設けられた絶縁層と、前記絶縁層上に前記半導体構成体の外部接続用電極に接続されて設けられ、且つ、少なくとも一部が前記半導体構成体の周囲における前記絶縁層上に設けられた接続パッド部を有する少なくとも１層の上層再配線とを備え、前記半導体構成体の少なくとも相対向する一対の側面が少なくともその一部が傾斜面となっていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有し、且つ、前記柱状電極の周囲に封止膜が設けられたものであることを特徴とする半導体装置。
  3. 請求項２に記載の発明において、前記半導体構成体の側面全体が傾斜面となっていることを特徴とする半導体装置。
  4. 請求項２に記載の発明において、前記半導体構成体の封止膜の側面が傾斜面となっていることを特徴とする半導体装置。
  5. 請求項２に記載の発明において、前記半導体構成体の半導体基板の側面が傾斜面となっていることを特徴とする半導体装置。
  6. 請求項１に記載の発明において、前記上層再配線のうちの最上層の上層再配線の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とする半導体装置。
  7. 請求項６に記載の発明において、前記最上層の上層再配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
JP2003328912A 2003-09-19 2003-09-19 半導体装置 Expired - Fee Related JP4241284B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003328912A JP4241284B2 (ja) 2003-09-19 2003-09-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003328912A JP4241284B2 (ja) 2003-09-19 2003-09-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2005093943A true JP2005093943A (ja) 2005-04-07
JP4241284B2 JP4241284B2 (ja) 2009-03-18

Family

ID=34458340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003328912A Expired - Fee Related JP4241284B2 (ja) 2003-09-19 2003-09-19 半導体装置

Country Status (1)

Country Link
JP (1) JP4241284B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012107972A1 (ja) * 2011-02-10 2012-08-16 パナソニック株式会社 半導体装置
WO2013051182A1 (ja) * 2011-10-07 2013-04-11 パナソニック株式会社 半導体装置及びその製造方法
WO2013118426A1 (ja) * 2012-02-09 2013-08-15 パナソニック株式会社 半導体装置及びその製造方法
WO2017055244A1 (de) * 2015-09-30 2017-04-06 Siemens Aktiengesellschaft Verfahren zur kontaktierung einer kontaktfläche eines halbleiterbauteils und elektronikmodul
JP2021180338A (ja) * 2018-02-27 2021-11-18 株式会社東芝 半導体装置及びダイシング方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012107972A1 (ja) * 2011-02-10 2012-08-16 パナソニック株式会社 半導体装置
JP5066302B2 (ja) * 2011-02-10 2012-11-07 パナソニック株式会社 半導体装置
US8866284B2 (en) 2011-02-10 2014-10-21 Panasonic Corporation Semiconductor device comprising an extended semiconductor chip having an extension
WO2013051182A1 (ja) * 2011-10-07 2013-04-11 パナソニック株式会社 半導体装置及びその製造方法
US9589877B2 (en) 2011-10-07 2017-03-07 Panasonic Corporation Semiconductor device and method for manufacturing the same
WO2013118426A1 (ja) * 2012-02-09 2013-08-15 パナソニック株式会社 半導体装置及びその製造方法
JPWO2013118426A1 (ja) * 2012-02-09 2015-05-11 パナソニック株式会社 半導体装置及びその製造方法
US9917066B2 (en) 2012-02-09 2018-03-13 Panasonic Corporation Semiconductor device having stacked chips, a re-distribution layer, and penetration electrodes
WO2017055244A1 (de) * 2015-09-30 2017-04-06 Siemens Aktiengesellschaft Verfahren zur kontaktierung einer kontaktfläche eines halbleiterbauteils und elektronikmodul
JP2021180338A (ja) * 2018-02-27 2021-11-18 株式会社東芝 半導体装置及びダイシング方法
JP7240455B2 (ja) 2018-02-27 2023-03-15 株式会社東芝 半導体装置及びダイシング方法

Also Published As

Publication number Publication date
JP4241284B2 (ja) 2009-03-18

Similar Documents

Publication Publication Date Title
JP4012496B2 (ja) 半導体装置
JP4055717B2 (ja) 半導体装置およびその製造方法
JP3945483B2 (ja) 半導体装置の製造方法
US7550833B2 (en) Semiconductor device having a second semiconductor construction mounted on a first semiconductor construction and a manufacturing method thereof
US7183639B2 (en) Semiconductor device and method of manufacturing the same
JP2005216936A (ja) 半導体装置およびその製造方法
TW200527647A (en) A semiconductor device and its fabrication method
JP4285707B2 (ja) 半導体装置
JP2004221417A (ja) 半導体装置およびその製造方法
US10978417B2 (en) Wiring structure and method for manufacturing the same
JP2005142466A (ja) 半導体装置およびその製造方法
JP4316624B2 (ja) 半導体装置
JP4241284B2 (ja) 半導体装置
JP2005260120A (ja) 半導体装置
JP4316622B2 (ja) 半導体装置の製造方法
JP4321758B2 (ja) 半導体装置
JP4513302B2 (ja) 半導体装置
JP2009246404A (ja) 半導体装置の製造方法
JP4316623B2 (ja) 半導体装置の製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法
JP2004221418A (ja) 半導体装置およびその製造方法
JP3955059B2 (ja) 半導体装置およびその製造方法
JP2005116714A (ja) 半導体装置およびその製造方法
JP2006147835A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees