JP2002164388A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002164388A
JP2002164388A JP2000361672A JP2000361672A JP2002164388A JP 2002164388 A JP2002164388 A JP 2002164388A JP 2000361672 A JP2000361672 A JP 2000361672A JP 2000361672 A JP2000361672 A JP 2000361672A JP 2002164388 A JP2002164388 A JP 2002164388A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
chip
semiconductor device
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000361672A
Other languages
English (en)
Inventor
Taiichi Kishimoto
泰一 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Chemical Corp
Original Assignee
Toshiba Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Chemical Corp filed Critical Toshiba Chemical Corp
Priority to JP2000361672A priority Critical patent/JP2002164388A/ja
Publication of JP2002164388A publication Critical patent/JP2002164388A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の製造装置の構造や製造工程を複
雑化することなく接着剤が半導体チップの背面側に回り
込むことを防止できる半導体装置の製造方法及びそのよ
うな半導体装置を提供する。 【解決手段】 シリコンウエハ等の半導体基板１００に
複数個の半導体チップ用の集積回路を形成し、この半導
体基板１００をダイシングして複数個の半導体チップ１
０１，１０１，…に切り分ける際に、ダイヤモンドカッ
ター１１０の刃先側の断面が楔型の部分を用いてダイシ
ングを行ない、回路形成面の背面と側面とが交わる角度
αが鋭角になり断面が台形の半導体チップ１０１，１０
１，…を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、更に詳細には、半導体チップの回路形
成面をプリント配線基板上の配線パターンに対向して固
着したフリップチップ型半導体装置及びその製造方法に
関する。
【０００２】
【従来の技術】従来より、半導体装置の一つとして異方
性導電フィルム（以下、「エポキシ樹脂」と略すことが
ある。）等の接着剤層を介して半導体チップを基板上に
直接接続して配設したフリップチップ型半導体装置が広
く製造されている。
【０００３】図９は代表的なフリップチップ型半導体装
置の製造工程を表わした図である。この製造工程では、
まず、図９（ａ）のように半導体ベアチップ１０１の電
極上に金ボールバンプ１０２を形成する。その一方でプ
リント配線基板１０４の配線パターン１０５を含む一面
に直径３〜５μｍの導電粒子、即ちプラスチック製粒子
表面にニッケルや金などの金属をメッキしたものを含有
する樹脂層１０３を仮圧着して固定し、上記金ボールバ
ンプ１０２とプリント配線基板１０４の配線パターン１
０５の位置合わせを行なう。
【０００４】次いで半導体ベアチップ１０１をプリント
配線基板１０４側に加圧加熱して前記エポキシ樹脂１０
３を硬化させることにより金ボールバンプ１０２を介し
てプリント配線基板１０４と配線パターン１０５との間
が電気的に接続された半導体装置が得られる。
【０００５】
【発明が解決しようとする課題】しかし、このエポキシ
樹脂１０３は加熱されると液状化する。そのため、半導
体ベアチップ１０１をプリント配線基板１０４側に加圧
すると、図９（ｃ）に示したようにエポキシ樹脂１０３
の樹脂が液状化して半導体チップ１０１の背面側にまで
這い上がる。この背面側にはボンダー１０６と呼ばれる
プレス機の押圧部材が接触しており、背面とボンダー１
０６表面との間に僅かな隙間１０７が形成される。その
ため、この背面側にまで樹脂が這い上がると、半導体チ
ップ１０１背面とボンダー１０６表面との隙間１０７に
樹脂が入り込み、毛細管現象によりボンダー１０６表面
と半導体チップ１０１背面との間に拡散し、半導体チッ
プ１０１背面とボンダー１０６表面とを接着してしま
う。そのため、半導体チップ１０１表面を樹脂で汚した
り、半導体チップ１０１をボンダー１０６に固着してボ
ンダー１０６離間時に半導体チップ１０１をプリント配
線基板１０４から剥離させて半導体装置を破壊し、歩留
まりを低下させるという問題があった。
【０００６】この問題を解決するためにボンダー１０６
表面と半導体チップ１０１との間にフッ素樹脂フィルム
などを介挿した状態でプレスする装置や方法が提案され
ているが、フッ素樹脂フィルムを供給する構造を付加す
るために装置の構造が複雑化したり、フッ素樹脂フィル
ムのコストが余計にかかるという問題がある。更にフッ
素樹脂フィルムを介挿しても半導体チップ１０１背面側
に樹脂が回り込む現象自体は防止できないため、相変わ
らず半導体チップ１０１背面が汚れた半導体装置は不良
品として発生し、歩留まり低下を完全に防止できるほど
の効果は得られないという問題がある。
【０００７】本発明は上記従来の問題を解決するために
なされた発明である。即ち、本発明は、半導体装置の製
造装置の構造や製造工程を複雑化することなく接着剤が
半導体チップの背面側に回り込むことを防止できる半導
体装置の製造方法及びそのような半導体装置を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
回路形成面の背面と側面とが鋭角で交わる台形断面を
有する半導体チップと、前記半導体チップの回路形成面
と対向配置されたプリント配線基板と、前記半導体チッ
プの電極と前記プリント配線基板の配線パターンとを電
気的に接続する導体バンプと、前記半導体チップの回路
形成面と前記プリント配線基板との間に介挿された接着
剤層とを具備する。
【０００９】上記半導体装置において、前記半導体チッ
プの回路形成面の背面と側面とが交わる角度が４５度以
上９０度未満であることが好ましい。
【００１０】本発明の半導体装置の製造方法は、半導体
基板上に回路形成する工程と、前記半導体基板から回路
形成面の背面と側面とが鋭角で交わる台形断面を有する
半導体チップを形成する工程と、前記半導体チップの電
極上に導体バンプを形成する工程と、前記半導体チップ
と、プリント配線基板との間に接着剤層を介挿して位置
決めする工程と、前記半導体チップと前記プリント配線
基板とを加熱下に加圧して前記半導体チップと前記プリ
ント配線基板とを電気的に接続すると共に前記接着剤層
を硬化する工程とを具備する。
【００１１】上記半導体装置の製造方法において、前記
半導体基板から回路形成面の背面と側面とが鋭角で交わ
る台形型の垂直断面を有する半導体チップを形成する工
程の例として、断面楔型のカッターで前記半導体基板を
ダイシングして回路形成面の背面と側面とが鋭角で交わ
る台形断面を有する半導体チップに形成する工程や、カ
ッター先端の断面楔型部分で前記半導体基板をダイシン
グして回路形成面の背面と側面とが鋭角で交わる台形断
面を有する半導体チップに形成する工程などが挙げられ
る。
【００１２】また、上記半導体装置の製造方法におい
て、前記半導体基板から回路形成面の背面と側面とが鋭
角で交わる台形断面を有する半導体チップを形成する工
程は、半導体基板を機械的に加工する工程の他、物理的
又は化学的に加工する工程であっても良い。例えば、プ
ラズマエッチングやケミカルエッチング等の非接触の方
法が挙げられる。
【００１３】本発明では、回路形成面の背面と側面とが
鋭角で交わる台形断面を有する半導体チップを用いてい
るので、接着剤層を介挿して半導体チップとプリント配
線基板とを圧着する場合に接着剤が半導体チップの側面
まで回り込むが、この側面は回路形成面の背面との間で
鋭角で交わる台形断面を形成するように迫り出してい
る。そのため、接着剤が側面の迫り出し部分を乗り越え
ることができないため、半導体チップの背面側にまで回
り込んで半導体チップの背面を汚したり、ボンダーとの
隙間に入り込んで半導体チップとボンダーとを接着して
しまうという事態を未然に防止する。
【００１４】また、半導体チップの側面部分の加工はカ
ッターの先端の断面楔型部分を用いて浅くダイシングし
たり、カッター全体が断面楔型のものを用いてダイシン
グすることにより簡単に加工できるので、工程数を徒に
増大させることがなく、製造作業を複雑化させる弊害も
ない。
【００１５】更に、フッ素樹脂フィルムを用いる必要も
ないので、製造装置の構造を複雑化したり、フッ素樹脂
フィルムなど追加の部品のコストもかからないので、製
造コストを増加させることもない。
【００１６】また、前記半導体基板から回路形成面の背
面と側面とが鋭角で交わる台形断面を有する半導体チッ
プを形成する工程として、物理的又は化学的に加工する
工程、例えば、プラズマエッチングやケミカルエッチン
グ等の非接触の方法を用いる場合には、機械的加工に比
べて、容易に回路形成面の背面と側面とが交わる角度を
小さくすることができる。
【００１７】特に、回路形成面の背面と側面とが交わる
角度を４５度にする場合にはシリコンの結晶配向面に沿
って削られるので、容易に半導体チップの回路形成面の
背面と側面とが交わる角度を４５度にすることができ
る、という特有の効果が得られる。
【００１８】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について説明する。図１は本実施形態
に係る半導体装置の製造方法のフローチャートであり、
図２は製造途中の半導体装置の状態を示した平面図であ
り、図３〜図５は製造途中の半導体装置の状態を示した
垂直断面図である。
【００１９】本実施形態に係る半導体装置を製造するに
は、図１に示したように、まず、図２（ａ）に示したよ
うなシリコンウエハ等の半導体基板１００を用意し、こ
の半導体基板１００に対して、酸化膜の形成、薄膜の堆
積、リソグラフィー、エッチング、及び不純物のドーピ
ング等の所定の処理を施して半導体基板１００上に回路
形成する（ステップ１ａ）。
【００２０】この段階では１枚の半導体基板１００上に
複数個の半導体チップに対応する集積回路を作り込む。
この回路形成の結果、図２（ｂ）に示したように複数
個、例えば９個の集積回路が形成される。
【００２１】次に、こうして９個の集積回路が作り込ま
れた一枚の半導体基板１００をダイシングして９個の半
導体チップ１０１に切り分ける（ステップ２ａ）。この
ダイシング加工は典型的にはダイヤモンドカッターと呼
ばれる円盤が回転する刃物で、前記集積回路が作り込ま
れた一枚の半導体基板１００を機械的に切り分ける。こ
のときの状態を垂直断面図として表わしたのが図３であ
る。
【００２２】図３（ａ）に示したように、本実施形態で
は先端部分が楔形になったダイヤモンドカッター１１０
を用いてダイシングを行なう。このダイヤモンドカッタ
ー１１０は従来から広く用いられている汎用品の一つで
あり、先端側が楔型になっており、更にその上の根元部
分は厚さが一定になっている。
【００２３】本実施形態ではこのダイヤモンドカッター
１１０の先端側の断面が楔型になっている部分を用いて
ダイシングを行なう。即ち、集積回路１００ａを形成し
た回路形成面を上側に向けて半導体基板１００をセット
し、この半導体基板１００に対してダイヤモンドカッタ
ー１１０の深さを制御しながらダイシングを行ない、楔
型の部分より根元の部分、即ち図中上方の厚さが一定に
なった部分までダイヤモンドカッター１１０が進入しな
いように維持しながらダイシングを行なう。
【００２４】このようにダイヤモンドカッター１１０の
刃先の部分でダイシングを行なうことにより、図３
（ｂ）に示すように、半導体基板１００の側面が、厚さ
方向に対して傾いた形状の切断面が得られる。このとき
の側面と半導体基板１００の背面（図中下面）とがなす
角度αは鋭角となる。この角度はダイヤモンドカッター
１１０の刃先角をβとすると、α＝９０°−β／２で表
わされる。
【００２５】そのため、半導体チップの角度αを所望の
値にするためには上記式から角度βを求め、この角度β
を刃先角とするダイヤモンドカッターを用いてダイシン
グすることにより所望の角度αの半導体チップを得るこ
とができる。
【００２６】上記のように刃先角αのダイヤモンドカッ
ター１１０の刃先の部分を用いて半導体基板１００をダ
イシングして９個の半導体チップ１０１，１０１，…に
切り分けると、各半導体チップ１０１，１０１，…は図
３（ｃ）に示すように垂直断面が台形になるように切り
分けられる。
【００２７】即ち、半導体チップ１０１，１０１，…の
切り分けと各半導体チップ１０１の側面の加工が同時に
行なわれる。そのため、図３（ｃ）に示した断面形状の
半導体チップ１０１を形成するために追加の工程は特に
必要ではない。従って、特別の設備や製造工程数の増大
を招くことはない。
【００２８】上記角度αの値は４５度以上かつ９０度未
満であることが好ましい。角度αの好ましい範囲を上記
範囲としたのは、この回路形成面の背面と側面とが交わ
る角度が４５度を下回ると加工が困難になる、半導体チ
ップの強度が低下するなどという弊害が生じるからであ
り、９０度になると接着剤樹脂組成物が側面を這い上が
るのを阻止する効果が得られないからである。
【００２９】また、この回路形成面の背面と側面とが交
わる角度αは、詳細には半導体チップの厚さ、接着剤樹
脂組成物の特性等との関係で定められる設計事項であ
る。そのため、一義的に角度αのみを特定することはで
きないが、一般的な傾向として、角度αが小さくなるほ
ど接着剤樹脂組成物の背面への移動を阻止する効果が大
きくなる。
【００３０】次に本実施形態に係るプリント配線基板の
製造工程について説明する。
【００３１】本実施形態に係る半導体装置を製造するに
は、まず図４（ａ）に示すように絶縁性基板１の上に銅
箔２が積層された銅張基板１０を用意し、この銅張基板
１０の銅箔２上に図示しないマスキングを施した後、エ
ッチング処理などによりパターンニングを行ない（ステ
ップ１ｂ）、絶縁性基板１の上に配線パターン２１が形
成されたプリント配線基板１１を形成する。
【００３２】次にこのプリント配線基板１１の配線パタ
ーン２１を形成した面の上に異方性導電フィルム（ＡＣ
Ｆ）などの層状の接着剤３を仮圧着して（ステップ２
ｂ）、積層体１２を得る。この異方性導電フィルム（Ａ
ＣＦ）は、例えばエポキシ樹脂などの熱硬化性の接着剤
樹脂組成物中に導電性微粒子を分散させたものである。
【００３３】この異方性導電フィルムの例としては、例
えばソニーケミカル株式会社製のＴＪ１０７−５０（商
品名）や日立化成株式会社製のＦＣ−２６２Ｂ（商品
名）やＦＣ−２１２Ｂ（商品名）等のようなものが挙げ
られる。
【００３４】次いでこの積層体１２に対して上記半導体
チップ１０１を位置合わせする（ステップ３）。
【００３５】この半導体チップ１０１はシリコン等の半
導体ハウジング１０１ａ内に集積回路（図示省略）が組
み込まれており、半導体ハウジング１０１ａの下面側に
配設された電極板５，５，…と集積回路とが内部で結線
されている。また、この半導体チップ１０１の電極板
５，５，…上にはそれぞれ金ボールバンプ６，６，…が
形成されている。
【００３６】半導体チップ１０１の電極板５，５，…が
配線パターン２１と対向するように位置合わせが完了し
たら、加熱したプレスにて加圧して加熱と加圧とを同時
に行なう（ステップ４）。
【００３７】このプレス時の熱により、接着剤３が液状
化する。この状態で金ボールバンプ６，６，…が加圧さ
れるので、この金ボールバンプ６，６，…が接着剤３を
貫通する。接着剤３を貫通した金ボールバンプ６，６，
…の幾つかは直接配線パターン２１に当接し、金ボール
バンプ６，６，…の他の幾つかは接着剤３中の導電性粒
子３１，３１，…を介して間接的に配線パターン２１に
当接する。このようにして得られた積層体１３では金ボ
ールバンプ６，６，…や更に導電性粒子３１，３１，…
を介して電極板５，５，…と配線パターン２１，２１，
…との間を電気的に接続させる。
【００３８】それと同時に接着剤３に対しては金ボール
バンプ６，６，…が圧入されたり、金ボールバンプ６，
６，…と配線パターン２１との間で電気的接続を形成す
るため、相当な圧力が作用して半導体チップ１０１とプ
リント配線基板１１との間の隙間は小さくなる。このと
き、ボンダーからの熱により接着剤３は液状化している
ため、流動化し、半導体チップ１０１とプリント配線基
板１１との隙間から溢れ出た接着剤３は半導体チップ１
０１の側面にまで這い上がり、一部は側面を伝わって、
ボンダー１０６と接触している背面（図中上面）にまで
接近しようとする。
【００３９】しかし、本実施形態の半導体チップ１０１
では垂直断面が台形型に形成されており、回路形成面
（図中下面）側の寸法よりも背面（図中上面）側の寸法
の方が長くなって迫り出している。そのため側面を伝う
接着剤３は側面の途中まで這い上がることしかできず、
半導体チップ１０１の背面までに到達することはなく、
半導体チップ１０１の背面側は清浄な状態に保たれる。
【００４０】従って、半導体チップ１０１の背面側に当
接するボンダー１０６と半導体チップ１０１背面との隙
間１０７内に接着剤３が入り込んで半導体チップ１０１
とボンダー１０７とを接着してしまうという事態が未然
に防止される。
【００４１】一方、半導体チップ１０１の側面を伝って
も背面にまで登りきれなかった接着剤３は行き場を失
い、重力によりプリント配線基板１１側に引き戻され
る。そのため、液状化した接着剤３はプリント配線基板
１１上に拡散する。その結果、図５（ｆ）に示すように
山形或いはフィレット型の垂直断面を描いてプリント配
線基板１１との接触面積が大きくなる。そのため、半導
体チップ１０１とプリント配線基板１１との固着力が増
大して半導体装置の信頼性が向上する。
【００４２】更にプレス時の熱が作用すると接着剤３が
硬化し、硬化した積層体１３が得られる。
【００４３】以上説明したように、本実施形態に係る半
導体装置では、半導体チップ１０１の回路形成面の背面
と側面とが交わる角度が鋭角となるような台形断面とな
るように形成したので、接着剤樹脂組成物を介してプリ
ント配線基板に対して加熱下に圧着しても液状化した接
着剤樹脂組成物が半導体チップの背面まで伝わってくる
ことがなく、半導体チップの背面を汚ししたり、ボンダ
ー等のツールに付着することがない。
【００４４】更に、本実施形態に係る半導体チップで
は、回路形成面の背面側の寸法が回路形成面側の寸法よ
り大きくなっており、背面側が迫り出した形状を備えて
いる。そのため、万が一接着剤樹脂組成物が半導体チッ
プの側面を伝って背面側にまで到達したとしても、この
迫り出し部分があるためにボンダーとの距離が離れてい
るため、直ぐにボンダーと半導体チップ背面との隙間に
接着剤樹脂組成物が入り込んでボンダーと半導体チップ
背面とを接着してしまうという事態には至らない。
【００４５】（実施例１）以下、本発明の実施例につい
て説明する。
【００４６】まず、回路形成面が８．０ｍｍ×８．０ｍ
ｍ、背面が８．０３５ｍｍ×８．０３５ｍｍ、半導体チ
ップの厚さが０．２ｍｍのテスト用チップを用意した。
チップの側面と背面との交わる角度を測定したところ、
チップの側面は垂直方向から５度傾いており、チップの
回路形成面の背面と側面との交わる角度αは８５度であ
った。
【００４７】上記チップには各辺に１５０μｍピッチで
５３個の金スタッドバンプが形成されていた。各バンプ
の大きさは根元径が７５μｍ、高さが５０μｍであっ
た。
【００４８】次に上記チップに対応する電極パッド電極
が形成されたＦＲ−４基板（登録商標）を用意した。ソ
ルダーレジスト層は形成されていなかった。チップの各
バンプは基板上の回路を交互に介して鎖状になった電気
回路を形成していた。
【００４９】次に東芝ケミカル社（登録商標）製の圧接
工法用ペースト「ＴＮＰ０２１０」（商品名）をディス
ペンサーよりＦＲ−４上のチップ実装位置に４．４ｍｇ
塗布した。
【００５０】その後、上記チップをフリップチップの状
態で圧接工法用ペーストが塗布されたＦＲ−４に推力２
０ｋｇで押し付け、各辺長が８．０ｍｍ角のヒートツー
ル（ボンダー）でチップ側から２４０℃で１０秒間加熱
硬化させて装着し、実施例１の接続サンプルを作成し
た。
【００５１】この接続サンプルの外観を観察したとこ
ろ、チップの各辺よりペーストがはみ出した状態で硬化
しているのが確認されたが、チップの上面（背面）には
全くペーストの這い上がりが見られなかった。
【００５２】（実施例２）次に、実施例で用いたものと
同じ設計のチップと基板とを用意し、同ペーストをディ
スペンサーによりＦＲ−４基板上に５．０ｍｇ塗布し
た。
【００５３】その後、全く同じ条件で熱硬化実装を行な
い、その外観を観察したが、ＦＲ−４基板上でのペース
トのはみ出しは実施例１より多かったものの、チップ上
面（背面）への汚れは全く無く、ヒートツール（ボンダ
ー）にもペーストの付着は見られなかった。
【００５４】（比較例１）次いで本発明の比較例につい
て説明する。
【００５５】上記実施例とは異なり、回路形成面が８．
０ｍｍ×８．０ｍｍ、背面も同様に８．０ｍｍ×８．０
ｍｍ、半導体チップの厚さが０．２ｍｍのテスト用チッ
プを用意した。チップの回路形成面の背面と側面とが交
わる角度を測定したところ、チップの側面は垂直になっ
ており、チップの回路形成面の背面と側面とが交わる角
度αは９０度であった。
【００５６】上記チップには実施例と同様に各辺に１５
０μｍピッチで５３個の金スタッドバンプが形成されて
いた。各バンプの大きさは根元径が７５μｍ、高さが５
０μｍであった。
【００５７】次に上記実施例で用いたものと同じＦＲ−
４基板を用意し、上記実施例と同じく、東芝ケミカル社
（登録商標）製の圧接工法用ペースト「ＴＮＰ０２１
０」（商品名）をディスペンサーよりＦＲ−４上のチッ
プ実装位置に４．４ｍｇ塗布した。
【００５８】その後、上記チップをフリップチップの状
態で圧接工法用ペーストが塗布されたＦＲ−４に推力２
０ｋｇで押し付け、各辺長が８．０ｍｍ角のヒートツー
ル（ボンダー）でチップ側から２４０℃で１０秒間加熱
硬化させて装着し、比較例１の接続サンプルを作成し
た。
【００５９】この接続サンプルの外観を観察したとこ
ろ、チップの各辺からのペーストのはみ出し以外に若干
のヒートツールの汚れも見られた。
【００６０】（比較例２）次に、比較例１で用いたもの
と同じ設計のチップと基板とを用意し、同ペーストをデ
ィスペンサからＦＲ−４基板上に５．０ｍｇ塗布した。
【００６１】その後、全く同じ条件で熱硬化実装を行な
ったが、チップ各辺からはみ出たペーストがヒートツー
ル（ボンダー）に多量に付着した状態で硬化したため、
チップがヒートツール（ボンダー）から剥がせないとい
う事態が発生した。
【００６２】結果を下記の表１に示す。
【００６３】
【表１】 表１から明らかなように、実施例の場合にはペースト供
給量が多少増減しても、良好な実装結果が得られるが、
比較例の場合には、ペースト供給量を厳密に管理しない
とチップ背面が汚れるという外観不良或いは実装トラブ
ルが生じた。
【００６４】（第２の実施形態）次に本発明の第２の実
施形態について説明する。なお、本実施形態のうち、上
記実施形態と重複する内容については説明を省略する。
【００６５】図６は本実施形態に係る半導体装置の製造
途中の様子を示した垂直断面図である。
【００６６】図６に示したように、本実施形態に係る半
導体装置の製造方法では、半導体基板１００を切り分け
るのに断面全体が楔型のダイヤモンドカッター１１０を
用いる。
【００６７】即ち図６（ａ）に示したように、本実施形
態では刃全体の断面が楔型を描く形状のダイヤモンドカ
ッター１１０を用いてダイシングする。このダイヤモン
ドカッター１１０はカッター全体としては二つの円錐を
底面で結合した、算盤の珠のような形状を備えている。
【００６８】本実施形態に係る半導体装置の製造方法で
は、断面全体が楔型のダイヤモンドカッター１１０を用
いてダイシングを行なうので、半導体基板１００に対し
てダイヤモンドカッター１１０の高さが多少ずれても切
り分けられる半導体チップ１０１の側面は斜めに形成さ
れ、断面形状が台形の半導体チップ１０１が比較的容易
に製造できる。
【００６９】また、特に半導体チップ１０１の回路形成
面の背面と側面とが交わる角度αが大きく、４５度に近
い側面を備えた半導体チップ１０１を製造する場合には
本実施形態の方法が有利である。
【００７０】（第３の実施形態）本実施形態では半導体
チップ１０１の側面を斜めに形成するのにダイヤモンド
カッター１１０を用いて切削する代わりに、ケミカルエ
ッチング法を用いて加工する。
【００７１】図７は本実施形態に係る半導体装置の製造
途中の様子を示した垂直断面図である。
【００７２】図７に示したように、本実施形態に係る方
法では、半導体基板１００の回路形成面１００ａ側にマ
スキング１２０を施して処理室（図示省略）に搬入し、
マスキング１２０の開口部１２１の真上方向からエッチ
ャントを供給する。
【００７３】供給されたエッチャントはマスキング１２
０の開口部１２１に露出した半導体基板１００を侵蝕
し、図７（ｂ）に示したように窪み１４０を形成してい
く。このとき、半導体基板１００がシリコンの場合、結
晶構造から背面に対して４５度の方向に配向面を形成し
ている。
【００７４】そのため、この配向面に沿って侵蝕が起り
易い。そのため、エッチャントの供給方向や供給速度、
マスキング１２０の形状、マスキング開口部１２１の大
きさ等のエッチング条件を適宜調整することにより、図
７（ｃ）に示したように回路形成面の背面と側面とが交
わる角度αが４５度となるように側面を形成することが
できる。
【００７５】なお、本発明は上記実施形態に限定されな
い。例えば、上記実施形態では断面が台形で側面が直線
的に形成された半導体チップを例にして説明したが、側
面は直線的でなくとも良い。例えば図８（ａ）に示した
ように矩形形の側面であってもよく、更に図８（ｂ）に
示したように曲線状の側面であっても良い。
【００７６】
【発明の効果】本発明によれば、回路形成面の背面と側
面とが鋭角で交わる台形断面を有する半導体チップを用
いているので、接着剤層を介挿して半導体チップとプリ
ント配線基板とを圧着する場合に接着剤が半導体チップ
の側面まで回り込むが、この側面は背面との間で鋭角で
交わる台形型の垂直断面を形成するように迫り出してい
る。そのため、接着剤が側面の迫り出し部分を乗り越え
ることができないため、半導体チップの背面側にまで回
り込んで半導体チップの背面を汚したり、ボンダーとの
隙間に入り込んで半導体チップとボンダーとを接着して
しまうという事態を未然に防止する。
【００７７】また、半導体チップの側面部分の加工はカ
ッターの先端の断面楔型部分を用いて浅くダイシングし
たり、カッター全体が断面楔型のものを用いてダイシン
グすることにより簡単に加工できるので、工程数を徒に
増大させることがなく、製造作業を複雑化させる弊害も
ない。
【００７８】更に、フッ素樹脂フィルムを用いる必要も
ないので、製造装置の構造を複雑化したり、フッ素樹脂
フィルムなど追加の部品のコストもかからないので、製
造コストを増加させることもない。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の製造工程の
フローチャートである。
【図２】製造途中の第１の実施形態に係る半導体装置の
垂直断面図である。
【図３】製造途中の第１の実施形態に係る半導体装置の
垂直断面図である。
【図４】製造途中の第１の実施形態に係る半導体装置の
垂直断面図である。
【図５】製造途中の第１の実施形態に係る半導体装置の
垂直断面図である。
【図６】製造途中の第２の実施形態に係る半導体装置の
垂直断面図である。
【図７】製造途中の第３の実施形態に係る半導体装置の
垂直断面図である。
【図８】本発明の変形例を示す垂直断面図である。
【図９】従来の半導体装置の製造工程を示す図である。
【符号の説明】
１０１…半導体チップ、１１…プリント配線基板、６…
金ボールバンプ（導体バンプ）、１…絶縁性基板、２１
…配線パターン、３…接着剤、５…電極板（電極板）。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 回路形成面の背面と側面とが鋭角で交わ
    る台形断面を有する半導体チップと、 前記半導体チップの回路形成面と対向配置されたプリン
    ト配線基板と、 前記半導体チップの電極と前記プリント配線基板の配線
    パターンとを電気的に接続する導体バンプと、 前記半導体チップの回路形成面と前記プリント配線基板
    との間に介挿された接着剤層とを具備する半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置であって、
    前記半導体チップの回路形成面の背面と側面とが交わる
    角度が４５度以上９０度未満であることを特徴とする半
    導体装置。
  3. 【請求項３】 半導体基板上に回路形成する工程と、 前記半導体基板から回路形成面の背面と側面とが鋭角で
    交わる台形断面を有する半導体チップを形成する工程
    と、 前記半導体チップの電極上に導体バンプを形成する工程
    と、 前記半導体チップと、プリント配線基板との間に接着剤
    層を介挿して位置決めする工程と、 前記半導体チップと前記プリント配線基板とを加熱下に
    加圧して前記半導体チップと前記プリント配線基板とを
    電気的に接続すると共に前記接着剤層を硬化する工程と
    を具備する半導体装置の製造方法。
  4. 【請求項４】 請求項３に記載の半導体装置の製造方法
    であって、前記半導体チップを形成する工程が、断面楔
    型のカッターで前記半導体基板をダイシングして回路形
    成面の背面と側面とが鋭角で交わる台形断面を有する半
    導体チップに形成する工程であることを特徴とする半導
    体装置の製造方法。
  5. 【請求項５】 請求項３に記載の半導体装置の製造方法
    であって、前記半導体チップを形成する工程が、カッタ
    ー先端の断面楔型部分で前記半導体基板をダイシングし
    て回路形成面の背面と側面とが鋭角で交わる台形断面を
    有する半導体チップに形成する工程であることを特徴と
    する半導体装置の製造方法。
JP2000361672A 2000-11-28 2000-11-28 半導体装置及びその製造方法 Withdrawn JP2002164388A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000361672A JP2002164388A (ja) 2000-11-28 2000-11-28 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000361672A JP2002164388A (ja) 2000-11-28 2000-11-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002164388A true JP2002164388A (ja) 2002-06-07

Family

ID=18833072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000361672A Withdrawn JP2002164388A (ja) 2000-11-28 2000-11-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002164388A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022870A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd フリップチップ型電子デバイス及びチップモジュール電子デバイス装置
JP2021180338A (ja) * 2018-02-27 2021-11-18 株式会社東芝 半導体装置及びダイシング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022870A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd フリップチップ型電子デバイス及びチップモジュール電子デバイス装置
JP2021180338A (ja) * 2018-02-27 2021-11-18 株式会社東芝 半導体装置及びダイシング方法
JP7240455B2 (ja) 2018-02-27 2023-03-15 株式会社東芝 半導体装置及びダイシング方法

Similar Documents

Publication Publication Date Title
US6219911B1 (en) Flip chip mounting technique
US8183607B2 (en) Semiconductor device
US20090051029A1 (en) Flip-chip type semiconductor device
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
TW200525666A (en) Bump-on-lead flip chip interconnection
KR20010032805A (ko) Ｚ-축 방향 접속용 회로 소자 제조 방법
JP2001060758A (ja) 接着材料の貼着方法及び貼着装置、配線基板、半導体装置及びその製造方法、回路基板並びに電子機器
KR20010083235A (ko) 베어칩의 장착 방법 및 장치
JP3514649B2 (ja) フリップチップ接続構造および接続方法
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2002164388A (ja) 半導体装置及びその製造方法
JPS63122133A (ja) 半導体チツプの電気的接続方法
US8334465B2 (en) Wafer of circuit board and joining structure of wafer or circuit board
JP2928822B2 (ja) 半導体装置およびその接続方法
JPH09172021A (ja) 半導体装置、半導体装置の製造方法及び実装方法
JPH07297196A (ja) バンプ電極の形成方法
JP2008147367A (ja) 半導体装置及びその製造方法
JP2910398B2 (ja) 半田バンプ形成方法
JP3196845B2 (ja) バンプ電極形成方法
JPH08320498A (ja) 液晶表示パネルの端子接続構造
CN105308732B (zh) 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法
JPH05251505A (ja) Ｉｃチップのエリアテープへの接続方法
JP4619104B2 (ja) 半導体装置
JP2003158152A (ja) 半導体装置、半導体装置の実装体、半導体装置の製造方法、半導体装置実装体の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205