JPH07297196A - バンプ電極の形成方法 - Google Patents

バンプ電極の形成方法

Info

Publication number
JPH07297196A
JPH07297196A JP11056594A JP11056594A JPH07297196A JP H07297196 A JPH07297196 A JP H07297196A JP 11056594 A JP11056594 A JP 11056594A JP 11056594 A JP11056594 A JP 11056594A JP H07297196 A JPH07297196 A JP H07297196A
Authority
JP
Japan
Prior art keywords
bump
mask material
electrode
polishing
bump metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11056594A
Other languages
English (en)
Inventor
Mitsuru Mura
満 村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11056594A priority Critical patent/JPH07297196A/ja
Publication of JPH07297196A publication Critical patent/JPH07297196A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【目的】 均一な高さでしかも良好な状態となるバンプ
電極の形成方法を提供すること。 【構成】 本発明は、先ず基板1の電極パッド11上方
に開口部11aを設けたマスク材2を形成し、電極パッ
ド11上で開口部11a内を埋める状態にバンプ用金属
3を着設してバンプ用金属3とマスク材2とを所定量削
り、残ったマスク材2を取り除いてバンプ電極30を形
成する方法である。またマスク材2よりも厚くバンプ用
金属3を着設してマスク材2の表面位置まで削った後、
マスク材2を除去する形成方法でもあり、この場合にバ
ンプ用金属3より硬いマスク材2を用いたり、バンプ用
金属3を選択研磨する研磨材41を用いたりする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子等から成る
電子部品の電気的および機械的な接続に用いるバンプ電
極の形成方法に関する。
【0002】
【従来の技術】従来、半導体素子等から成る電子部品の
フリップチップ接合やTAB(Tape Automated Bondib
g)等を用いた接続においては、電子部品側に形成した
バンプ電極を介してその電子部品と外部の配線パターン
(基板上に設けられた導体パターンやテープキャリアの
インナーリード等)とを電気的および機械的に接続して
いる。
【0003】このバンプ電極を形成するには、ウエハ状
態においてマスク材となるレジストを所定厚塗布した
後、フォトリソグラフィー法等を用いて電極パッド(ウ
エハ表面に設けられ回路パターンと導通しているパッ
ド)の上方にレジストの開口部を設けるパターニングを
行う。次に、めっき処理によってレジストが開口した電
極パッド上に金やインジウム、はんだ合金等のバンプ用
金属を析出させ、その後レジストを除去することでバン
プ用金属から成る所定高さのバンプ電極を形成してい
る。
【0004】このように、めっき処理によって電極パッ
ド上にバンプ用金属を析出させる場合には、ウエハの中
央部分と周縁部分とでめっき液内の電流密度が異なるた
めその析出量が異なり、最終的なバンプ電極の高さにば
らつきが生じている。バンプ電極の高さにばらつきがあ
ると、電子部品の接続において高さの低いバンプ電極で
の接触が得られず接続不良を起こしたり、所定の接合強
度を得られないことになる。
【0005】そこで、形成されたバンプ電極に圧力を加
え一括して押しつぶすことでバンプ高さを揃えたり、基
準よりも突出したバンプ電極を一点一点つぶして全体の
バンプ高さを揃えたりしている。また、ウエハ状態にお
いてバンプ電極を研磨して全体のバンプ高さを揃えるよ
うにする方法も行われている。
【0006】
【発明が解決しようとする課題】しかし、形成されたバ
ンプ電極を一括して押しつぶす方法では、押しつぶしを
行うためのプレス面の高平坦度(例えば、ウエハ全面に
ついて平坦度1μm以内)およびウエハとの高平行度
(例えば、ウエハ全域において1μm以内)が要求さ
れ、これを満足する工具の調達および押しつぶし作業が
非常に困難となる。また、一点一点バンプ電極を押しつ
ぶす方法では、バンプ高さの制御が難しいとともに多大
な作業時間を必要とする。一括でも一点一点押しつぶす
方法であってもバンプ電極に相当高い荷重がかかり、バ
ンプ電極のひび割れを起こしたりウエハ側の電極パッド
に少なからずダメージを与えることになる。
【0007】また、ウエハ状態においてバンプ電極を研
磨する方法では、研磨する際の摩擦力がバンプ電極自体
にかかり、研磨作業中にバンプ電極の破損や曲がりを招
いたり、根本からもげてしまうという不都合を生じる。
いずれにしても、均一な高さのバンプ電極を形成するの
は非常に困難であり、バンプ電極を用いた電子部品の接
合での重要な問題となっている。
【0008】
【課題を解決するための手段】本発明は、このような課
題を解決するために成されたバンプ電極の形成方法であ
る。すなわち、本発明は基板に設けられた電極パッド上
にバンプ電極を形成する方法であって、先ず、基板の表
面で電極パッドの上方を開口した状態に所定厚さのマス
ク材を形成し、次に、この電極パッド上でマスク材の開
口部内を埋める状態にバンプ用金属を着設し、次いで、
バンプ用金属をマスク材とともに所定量削り、その後、
残ったマスク材を取り除くことで所定高さのバンプ電極
を形成する方法である。
【0009】また、先と同様に所定厚さのマスク材を形
成した後、電極パッド上でマスク材の開口部内を埋める
とともにマスク材の厚さよりも厚くバンプ用金属を着設
し、バンプ用金属をマスク材の表面位置まで削った後に
マスク材を取り除くことで所定高さのバンプ電極を形成
する方法でもある。しかも、この場合にマスク材として
バンプ用金属よりも硬い材質のものを用いたり、バンプ
用金属を削るにあたりバンプ用金属を選択的に研磨する
研磨材を用いたりするバンプ電極の形成方法でもある。
【0010】
【作用】本発明では、電極パッド上のマスク材開口部内
にバンプ用金属が埋まった状態のままバンプ用金属とマ
スク材とを所定量削っている。つまり、開口部内のバン
プ用金属はその側方部分をマスク材で保持された状態と
なっており、削る際に生じる負荷がバンプ用金属のみに
集中することがなくなって全体に分散し、バンプ用金属
の破損を軽減できるようになる。
【0011】また、バンプ用金属をマスク材の厚さより
も厚く着設した後、マスク材の表面位置まで削ることで
マスク材の厚さを基準としたバンプ高さの設定が行える
ようになる。この際、バンプ用金属よりも硬い材質から
成るマスク材を用いたり、バンプ用金属を選択的に研磨
する研磨材を用いることで、バンプ電極の上面位置をマ
スク材の表面位置に揃えることができる。
【0012】
【実施例】以下に、本発明のバンプ電極の形成方法の実
施例を図に基づいて説明する。図1は、本発明のバンプ
電極の形成方法を(a)〜(d)の工程順に説明する概
略断面図である。先ず、図1(a)に示す第1工程とし
て、基板1上に例えばレジストから成るマスク材2を塗
布し、所定のパターニングを行う。マスク材2のパター
ニングはフォトリソグラフィー法等を用いて行われ、こ
れによって電極パッド11の上方に開口部11aを設け
ようにする。
【0013】第1工程におけるマスク材2の塗布高さ
は、形成するバンプ電極の高さ(以下、単にバンプ高さ
という。)よりもわずかに高くしておく。例えば、バン
プ高さを50μmにしたい場合にはマスク材2の厚さを
60μm程度にしておく。
【0014】次に、図1(b)に示す第2工程として、
例えばめっき処理により電極パッド11上にバンプ用金
属3を析出させ、マスク材2の開口部11a内を埋める
ようにする。バンプ用金属3としては、例えば金やイン
ジウム、はんだ合金を使用し、各々の析出法(電解めっ
き法や浸漬法等)によってマスク材2の表面よりもわず
かに突出する状態に着設する。なお、この析出の際にお
いては、諸条件によって各電極パッド11上に析出する
バンプ用金属3の高さがばらばらの状態となる。
【0015】次に、図1(c)に示す第3工程として、
研磨板4を用いてバンプ用金属3およびマスク材2の研
磨を行う。研磨板4は、所定の平坦度および基板1との
間の所定の平行度を備えており、一定の荷重で研磨作業
を行えるよう図示しない機構にて保持されている。この
研磨を行うにあたり、マスク材2とバンプ用金属3との
両方を研磨できる例えばアルミナ系の研磨材41を用
い、バンプ用金属3とともにマスク材2を所定量削る。
【0016】この研磨板4による研磨を行う際、バンプ
用金属3の側方部分がマスク材2にて保持された状態と
なっているためバンプ用金属3のみに集中して荷重がか
かることなく面全体としてほぼ均一な荷重がかかるよう
になる。このような研磨により、バンプ用金属3に無理
な負荷をかけずに済むため、バンプ用金属3が破損した
り根本からもげたりすることが無くなる。そして、この
ような研磨を、バンプ用金属3およびマスク材2が所望
のバンプ高さと等しくなるまで行う。例えば、バンプ高
さを50μmにしたい場合には、バンプ用金属3および
マスク材2が残り50μmとなるところまで研磨を行
う。
【0017】次いで、図1(d)に示す第4工程とし
て、残ったマスク材2の除去作業を行う。マスク材2の
除去を行うには、例えば通常のレジスト除去剤を用いて
化学的に剥離する。こにれよって、所望の高さ(例え
ば、50μm)を備えたバンプ電極30が基板1の電極
パッド11上に立設された状態となる。つまり、高さの
揃った良好な状態のバンプ電極30を基板1上に形成で
きることになる。
【0018】また、図2は、図1(b)で示す第2工程
の変形例を説明する概略断面図である。図1(b)で示
す第2工程においては、バンプ用金属3をマスク材2の
表面位置よりわずかに突出した状態で析出させたが、図
2で示す第2工程ではバンプ用金属3をマスク材2の表
面位置よりわずかに低い状態で析出させている。
【0019】図1で示すバンプ電極の形成方法において
は、図1(c)で示す第3工程でバンプ用金属3ととも
にマスク材2も研磨するため、バンプ用金属3が必ずし
もマスク材2の表面位置から突出していなくてもよい。
すなわち、所望の高さのバンプ電極30を形成する上で
必要な量だけのバンプ用金属3を析出させ、その後、バ
ンプ高さに合わせ削り込むようにすれば先と同様に均一
な高さで良好な状態のバンプ電極30を無駄なく形成す
ることができるようになる。
【0020】また、図3の斜視図に示すように基板とし
てウエハ10を用いた場合には、各半導体素子10aに
それぞれ複数のバンプ電極30を形成することになる。
ウエハ10の状態でバンプ電極30を形成する場合にも
図1および図2で示す工程を経て均一な高さで良好なバ
ンプ電極30を形成できる。
【0021】特に、ウエハ10の状態で図1(c)に示
すような研磨を行う場合には、半導体材料としてのウエ
ハをラッピングするラッピング装置やポリッシングする
ポリッシング装置を用いることで容易にバンプ用金属3
およびマスク材2を所望の高さまで精度良く削ることが
できるようになる。
【0022】つまり、バンプ用金属3(図1参照)が着
設されたウエハ10とラッピング装置またはポリッシン
グ装置の研磨作用面(研磨板4の表面等)とを対向させ
て配置し、バンプ用金属3およびマスク材2(図1参
照)の双方を研磨可能な研磨材41(図1参照)をその
間に塗布する。そして、この状態でウエハ10の裏面か
ら適当な荷重をかけるとともに、ウエハ10の面方向に
沿って少なくともウエハ10または研磨作用面の一方を
運動させウエハ10のバンプ用金属3およびマスク材2
に均一な摩擦力を与える。
【0023】通常は、被加工物であるウエハ10を自転
および公転させながら円運動させて研磨を行う。これに
よって、バンプ用金属3のみに荷重を集中させることな
く研磨を行うことができ、ウエハ10面内および各半導
体素子10a内において均一な高さのバンプ電極30を
良好な状態で形成することができるようになる。なお、
図1に示す例においては、バンプ用金属3とマスク材2
とを一緒に削ることができる研磨材41を用いればよい
ため、バンプ用金属3、マスク材2および研磨材41の
各材質を種々選択することが可能である。
【0024】次に、図4に基づいて本発明の他の例を説
明する。図4は本発明のバンプ電極の形成方法における
他の例を工程順に説明する概略断面図である。先ず、図
4(a)に示す第1工程として、基板1の電極パッド1
1に開口部11aを設ける状態に厚さtから成るマスク
材2を塗布し、その開口部11a内を埋めるとともにマ
スク材2の厚さtよりも厚い厚さTから成るバンプ用金
属3を電極パッド11上に析出させる。これによって、
全てのバンプ用金属3はマスク材2の表面位置から突出
した状態となる。
【0025】次に、図4(b)に示す第2工程として、
マスク材2の表面位置から突出した部分のバンプ用金属
3を削除してその高さをマスク材2の高さtに合わせ
る。この第2工程を実現する方法としては、マスク材2
としてバンプ用金属3よりも硬い材質のものを用いるこ
とが考えられる。
【0026】例えば、レジストの中にシリカ系のフィラ
ーを混入させたマスク材2を用いることでマスク材2の
硬度をバンプ用金属3の硬度よりも高めておく。これに
より、マスク材2の表面位置から突出した部分のバンプ
用金属3のみが研磨され、その研磨位置がマスク材2の
表面で止まるようになる。
【0027】また、第2工程を実現する他の方法として
は、図1(c)に示す研磨材41としてバンプ用金属3
を選択的に研磨できマスク材2を研磨しないようなもの
を用いることが考えられる。例えば、機械的な研磨と化
学的な研磨とを同時に行うメカノケミカルポリッシング
を用いてバンプ用金属3をマスク材2よりも速く研磨す
る。また、研磨材41による研磨作用が働かないような
マスク材2(例えば、研磨材41を内部に吸収してしま
うような材質のもの)を用いて研磨を行ってもよい。
【0028】このようなバンプ用金属3の選択的な研磨
により、その高さがマスク材2の高さtとほぼ等しくな
る。その後、図4(c)に示す第3工程として、基板1
上のマスク材2を除去することで高さtから成るバンプ
電極30が形成できる。図4に示す本発明の他の例で
は、研磨をマスク材2の表面位置で止めることができ研
磨時間の許容範囲を広めに設定できるメリットがある。
また、マスク材2が研磨されないためその研磨くずがバ
ンプ電極30に影響を与えることが無くなる。
【0029】図1および図4で示すいずれの例において
も、バンプ電極30の高さ均一化と破損のない良好な状
態とを実現できるとともに、形成されたバンプ電極30
の上面を平坦化することができる。このように、バンプ
電極30の上面が平坦になることで、バンプ電極30を
介した電子部品と配線パターンとの接合の際にバンプ電
極30と配線パターンとが面接触することになり、電子
部品の確実な位置決めとバンプ電極30による十分な接
合強度を得ることが可能となる。
【0030】
【発明の効果】以上説明したように、本発明のバンプ電
極の形成方法によれば次のような効果がある。すなわ
ち、本発明では、電極パッド上に着設したバンプ用金属
に集中した荷重をかけることなく研磨できることによ
り、良好な状態でしかも均一な高さのバンプ電極を基板
上に形成することができるようになる。これにより、バ
ンプ電極を介した電子部品と配線パターンとの接合にお
いて確実な接触を得ることが可能となり、電気的および
機械的に信頼性の高い製品を提供することが可能とな
る。
【図面の簡単な説明】
【図1】本発明のバンプ電極の形成方法を(a)〜
(d)の工程順に説明する概略断面図である。
【図2】第2工程の変形例を説明する概略断面図であ
る。
【図3】ウエハを用いた場合の例を示す斜視図である。
【図4】本発明のバンプ電極の形成方法の他の例を
(a)〜(c)の工程順に説明する概略断面図である。
【符号の説明】
1 基板 2 マスク材 3 バンプ用金属 4 研磨板 11 電極パッド 11a 開口部 30 バンプ電極 41 研磨材

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板に設けられた電極パッド上にバンプ
    電極を形成する方法であって、 先ず、前記基板の表面で前記電極パッドの上方を開口し
    た状態に所定厚さのマスク材を形成し、 次に、前記電極パッド上で前記マスク材の開口部内を埋
    める状態にバンプ用金属を着設し、 次いで、前記バンプ用金属を前記マスク材とともに所定
    量削った後、残ったマスク材を取り除くことを特徴とす
    るバンプ電極の形成方法。
  2. 【請求項2】 基板に設けられた電極パッド上にバンプ
    電極を形成する方法であって、 先ず、前記基板の表面で前記電極パッドの上方を開口し
    た状態に所定厚さのマスク材を形成し、 次に、前記電極パッド上で前記マスク材の開口部内を埋
    めるとともに該マスク材の厚さよりも厚くバンプ用金属
    を着設し、 次いで、前記バンプ用金属を前記マスク材の表面位置ま
    で削った後に該マスク材を取り除くことを特徴とするバ
    ンプ電極の形成方法。
  3. 【請求項3】 前記マスク材は、前記バンプ用金属より
    も硬い材質から成ることを特徴とする請求項2記載のバ
    ンプ電極の形成方法。
  4. 【請求項4】 前記バンプ用金属を削るにあたり、該バ
    ンプ用金属を選択的に研磨する研磨材を用いることを特
    徴とする請求項2記載のバンプ電極の形成方法。
JP11056594A 1994-04-25 1994-04-25 バンプ電極の形成方法 Pending JPH07297196A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11056594A JPH07297196A (ja) 1994-04-25 1994-04-25 バンプ電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11056594A JPH07297196A (ja) 1994-04-25 1994-04-25 バンプ電極の形成方法

Publications (1)

Publication Number Publication Date
JPH07297196A true JPH07297196A (ja) 1995-11-10

Family

ID=14539060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11056594A Pending JPH07297196A (ja) 1994-04-25 1994-04-25 バンプ電極の形成方法

Country Status (1)

Country Link
JP (1) JPH07297196A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285079B1 (en) 1998-06-02 2001-09-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device employing grid array electrodes and compact chip-size package
WO2004061935A1 (ja) * 2002-12-27 2004-07-22 Fujitsu Limited バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置
JP2007048919A (ja) * 2005-08-10 2007-02-22 Sony Corp バンプの形成方法
DE19653499B4 (de) * 1995-12-25 2010-04-29 Mitsubishi Denki K.K. Lotzuführgerät und Lotzuführverfahren
JP2010519739A (ja) * 2007-02-15 2010-06-03 キューファー アセット リミテッド. エル.エル.シー. バウ状ウェハのハイブリッド化補完
JP2014166653A (ja) * 2013-02-28 2014-09-11 Toray Eng Co Ltd 配線基板の電極高さ均一化方法およびこれを用いた配線基板
US8962470B2 (en) 2002-12-27 2015-02-24 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19653499B4 (de) * 1995-12-25 2010-04-29 Mitsubishi Denki K.K. Lotzuführgerät und Lotzuführverfahren
US6285079B1 (en) 1998-06-02 2001-09-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device employing grid array electrodes and compact chip-size package
WO2004061935A1 (ja) * 2002-12-27 2004-07-22 Fujitsu Limited バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置
JP2009094545A (ja) * 2002-12-27 2009-04-30 Fujitsu Ltd 半導体装置の製造方法
US8962470B2 (en) 2002-12-27 2015-02-24 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP2007048919A (ja) * 2005-08-10 2007-02-22 Sony Corp バンプの形成方法
JP2010519739A (ja) * 2007-02-15 2010-06-03 キューファー アセット リミテッド. エル.エル.シー. バウ状ウェハのハイブリッド化補完
JP2014166653A (ja) * 2013-02-28 2014-09-11 Toray Eng Co Ltd 配線基板の電極高さ均一化方法およびこれを用いた配線基板

Similar Documents

Publication Publication Date Title
US6001493A (en) Substrate for transferring bumps and method of use
JP4785937B2 (ja) 半導体装置の製造方法
US7019397B2 (en) Semiconductor device, manufacturing method of semiconductor device, stack type semiconductor device, and manufacturing method of stack type semiconductor device
TWI499009B (zh) 封裝有具有內嵌線及金屬界定襯墊之基板的裝置
JP4345808B2 (ja) 半導体装置の製造方法
US8076177B2 (en) Scalable transfer-join bonding lock-and-key structures
US20110037172A1 (en) Ultra Thin Bumped Wafer With Under-Film
JPWO2009122867A1 (ja) 半導体装置、複合回路装置及びそれらの製造方法
JP5117169B2 (ja) 半導体装置
CN108022903A (zh) 中介层及包括中介层的半导体封装体
KR20030060913A (ko) 플립칩 접착을 위한 선 하부충전된 땜납 융기형 웨이퍼의용매를 이용한 연마
JPH07297196A (ja) バンプ電極の形成方法
JP2013214558A (ja) 配線基板およびその製造方法、並びに半導体装置およびその製造方法
EP1022775A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
JP2009044077A (ja) 半導体装置及び半導体装置の製造方法
TWI420610B (zh) 半導體裝置及其製造方法
US6827252B2 (en) Bump manufacturing method
CN110167254A (zh) 印刷电路板和包括该印刷电路板的半导体封装件
JP3377411B2 (ja) フリップチップ実装構造
CN105308732B (zh) 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构
JP2002164388A (ja) 半導体装置及びその製造方法
JP2003158141A (ja) 半導体装置
KR100325466B1 (ko) 칩 사이즈 패키지 및 그의 제조방법
JP4767090B2 (ja) 半導体装置およびその製造方法
JPH11121568A (ja) 半導体集積回路装置