JP2010519739A - バウ状ウェハのハイブリッド化補完 - Google Patents

バウ状ウェハのハイブリッド化補完 Download PDF

Info

Publication number
JP2010519739A
JP2010519739A JP2009549724A JP2009549724A JP2010519739A JP 2010519739 A JP2010519739 A JP 2010519739A JP 2009549724 A JP2009549724 A JP 2009549724A JP 2009549724 A JP2009549724 A JP 2009549724A JP 2010519739 A JP2010519739 A JP 2010519739A
Authority
JP
Japan
Prior art keywords
wafer
post
bow
posts
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009549724A
Other languages
English (en)
Other versions
JP2010519739A5 (ja
JP5296712B2 (ja
Inventor
ジョン・トレッツァ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cufer Asset Ltd LLC
Original Assignee
Cufer Asset Ltd LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cufer Asset Ltd LLC filed Critical Cufer Asset Ltd LLC
Publication of JP2010519739A publication Critical patent/JP2010519739A/ja
Publication of JP2010519739A5 publication Critical patent/JP2010519739A5/ja
Application granted granted Critical
Publication of JP5296712B2 publication Critical patent/JP5296712B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

非平面状ウェハに実施される平坦化の方法は、除去可能な材料を貫通する導電性ポスト（各ポストは、各ポストの上端が、ウェハ最大の偏りの位置を規定する平面よりも上方に位置するような長さを有する）を形成すること、上記材料とポストとを同時に平滑化して実質的に平坦な面を形成すること、および上記材料を除去することを含む。装置は、非平面状ウェハを含み、ウェハ上には接点を有する。ウェハは、ウェハ上の少なくとも１つの接点の高さを超える長さ分だけ平面から偏っている。一連の導電性ポストはウェハの表面から離れるように延びている。各ポストは遠位端を有し、ポストの遠位端は集合的に、実質平坦な面を画成する。

Description

本発明はウェハ処理に関し、より詳細には、電気接続のためのウェハ処理に関する。
半導体ウェハは、通常、非常に滑らかな表面（すなわち、１ｎｍ未満の偏り（ｄｅｖｉａｔｉｏｎ））になるまで高度に研磨される。しかし、それらは必ずしもウェハ全体に亘って均一に平坦とは限らない。同じことは、セラミックや他の材料のウェハについても言える。平坦度の変動（量）は、「ウェハのバウ（ｗａｆｅｒ ｂｏｗ）」と呼ばれ、ウェハの製造工程自体またはウェハ処理（例えば、金属または誘電材料の堆積による）に起因し、凸および／または凹側において約２５μｍ以上になることもある。研磨面が凹状である場合、ウェハは「ディッシュ状」（ｄｉｓｈｅｄ）と呼ばれ、凸状である場合、ウェハは「バウ状」（ｂｏｗｅｄ）と呼ばれる。しかし、個々のウェハが両方の種類の非平面性を同時に持つこともある（すなわち、一部分がバウ状で、別の一部分がディッシュ状である）点に注意しなければならない。
本明細書では単純化のため、用語「ディッシュ状」、「バウ状」および「非平面状」を区別せずに用いることにより、非平坦ウェハ、例えば半導体やセラミックをそれが正しくはディッシュ状と称されるかバウ状と称されるかにかかわらず、総称的にこのように呼ぶ。図１は、従来の非平面状ウェハ１００を略図で示す。図示のように、ウェハ１００の厚さは５００μｍ乃至７５０μｍであり、端部において平面から２５μｍの最大の偏り「δ」がある。その結果、図１の例では、両面間の最高位置から最低位置までの偏りは４０μｍである。ほとんどの場合、チップを形成してそれらのチップと他のチップを相互接続する従来プロセスによれば、バウのこの量は通常の接続サイズに対して相対的に十分に小さく、無視できる。しかし、こうした変動は、個々の接点のピッチおよび／または高さが２５μｍ以下である場合、可能であればもっと費用のかかる研磨作業を実施して、バウを許容レベルまで減らさない限り、ウェハを使用できないものにしてしまう。その上、同じ種類の接続を使用して、チップを別のチップに重ねる（スタックする）場合、バウは約５０μｍに（すなわち、両チップおよび／または両面それぞれの最大の偏り２５μｍを考慮すると）達することになる。
従って、バウを有する面にバウより低い高さの接点を有していたり、バウが接点接続を不可能にしてしまうピッチで接点を有していたりするウェハを、個々に活用できる方法に対するニーズがある。
本発明者は、バウが最大２０μｍである各ウェハを、バウの性質にかかわらず、小さなピッチおよび／または高さを持つ接点とともに使用できるようにし、また積み重ねる（スタックする）ことができるようにすることにより、上記問題を克服する方法を発明した。
本発明の１つの態様は、非平面状ウェハに実施される平坦化の方法を含む。この方法は、除去可能な材料を貫通する導電性ポスト（各ポストは、各ポストの上端が、ウェハ最大の偏りの位置を規定する平面よりも上方に位置するような長さを有する）を形成すること、上記材料とポストとを同時に平滑化して実質的に平坦な面を形成すること、および上記材料を除去することを含む。
本発明の別の態様は装置を含む。その装置は、非平面状ウェハを含み、ウェハ上には接点を有する。上記ウェハは、ウェハ上の少なくとも１つの接点の高さを超える長さ分だけ平面から偏っている。一連の導電性ポストはウェハの表面から離れるように延びている。ポストの遠位端は集合的に、実質平坦な面を画成する。
本明細書に記載する方法を使用することにより、バイアの密度、ピッチ、配置を可能にする様々な手法とともにバウ状ウエハを使用することができ、たとえ接点の高さまたは密度がウェハのバウに対して相対的に小さくても、チップ、ダイ、およびウェハ規模で、ウェハ内における小さくて深いバイアの形成およびウェハ用電気接点の形成を可能にする。
本明細書で説明する利点および特長は、代表的な実施例から得られる多くの利点および特長の内の僅かでしかなく、本発明の理解を助けるために提示するに過ぎない。言うまでもなく、それらは特許請求の範囲によって定義される本発明を制限したり、特許請求の範囲の均等物を制限したりするものと解釈すべきではない。例えば、これら利点のいくつかが相互に矛盾し、単一の実施例に同時にあてはまらないことがある。同様に、いくつかの利点が本発明の一の態様にあてはまるものの、他の態様にはあてはまらない場合がある。従って、特長および利点についてこの概要が、均等を判定する際の手掛かりになると考えるべきではない。本発明の更なる特長および利点は、以下の説明、図面、および特許請求の範囲から明らかになろう。
従来の非平坦ウェハを略図で示す。
「ディッシュ状」と見なされるバウ状ウェハへの本発明者の方法の使用を略図で示す。 「ディッシュ状」と見なされるバウ状ウェハへの本発明者の方法の使用を略図で示す。 「ディッシュ状」と見なされるバウ状ウェハへの本発明者の方法の使用を略図で示す。 「ディッシュ状」と見なされるバウ状ウェハへの本発明者の方法の使用を略図で示す。 「ディッシュ状」と見なされるバウ状ウェハへの本発明者の方法の使用を略図で示す。
一連のチップが接続された後の、図６のウェハを略図で示す。
「バウ状」と見なされるバウ状ウェハ１００への本発明者の方法の使用を略図で示す。 「バウ状」と見なされるバウ状ウェハ１００への本発明者の方法の使用を略図で示す。 「バウ状」と見なされるバウ状ウェハ１００への本発明者の方法の使用を略図で示す。 「バウ状」と見なされるバウ状ウェハ１００への本発明者の方法の使用を略図で示す。 「バウ状」と見なされるバウ状ウェハ１００への本発明者の方法の使用を略図で示す。 「バウ状」と見なされるバウ状ウェハ１００への本発明者の方法の使用を略図で示す。 「バウ状」と見なされるバウ状ウェハ１００への本発明者の方法の使用を略図で示す。 「バウ状」と見なされるバウ状ウェハ１００への本発明者の方法の使用を略図で示す。
プロセスに従って形成された平坦化ポストを使用して一連のチップが接続された後の、図１５のウェハを略図で示す。
本明細書に記載の方法で平坦化され、互いに接合された一対のディッシュ状ウェハを略図で示す。
本明細書に記載の方法で平坦化され、互いに接合された一対のバウ状ウェハを略図で示す。
見た目の便宜上、どの図も大幅に変形され、縮尺も一様ではないことに注意されたい。
参照することにより、本明細書に組み込まれる米国特許出願第１１／３２９，４８１号、１１／３２９，５０６号、１１／３２９，５３９号、１１／３２９，５４０号、１１／３２９，５５６号、１１／３２９，５５７号、１１／３２９，５５８号、１１／３２９，５７４号、１１／３２９，５７５号、１１／３２９，５７６号、１１／３２９，８７３号、１１／３２９，８７４号、１１／３２９，８７５号、１１／３２９，８８３号、１１／３２９，８８５号、１１／３２９，８８６号、１１／３２９，８８７号、１１／３２９，９５２号、１１／３２９，９５３号、１１／３２９，９５５号、１１／３３０，０１１号、および１１／４２２，５５１号は、半導体ウェハの小さく深いバイアや、電気接点を形成するさまざまな手法を説明している。その手法は、以前には達成できなかったバイア密度、ピッチ、および配置を可能にし、チップ、ダイ、ウェハ規模で実施可能である。一部の例では、上記出願に記載される手法をウェハに実施することが望ましい。しかし、接点の高さまたは密度がウェハのバウに比べて小さい場合は除かれる。有利なことに、本発明者は、それを行う方法を開発したのである。図２〜６は、「ディッシュ状」と見なされるバウ状ウェハ１００への本発明者の方法の使用を略図で示す。そのプロセスは以下の通りである。
最初に、図２に示すように、ウェハ１００のディッシュ状側２０２に、少なくともその側の最大の偏りδ（破線２０４で示す）と等しいか、通常はそれより大きな厚さとなるまで材料２００を塗付する。
個々の実施に応じて、材料２００は流動性材料であっても、完全な固体材料であってもよい。一般に、処理ステップ数を減らすために、材料をフォトレジストすなわち感光性誘電材料にするが、これによりパターン化が可能になる。または、機械加工可能な材料や成形加工可能な材料を使用してもよい。実質的な固体材料の場合、好適な材料例としてはＲｉｓｔｏｎ（登録商標、以下同様）ドライフィルムフォトレジストシリーズのフォトレジストがあり、これらはＥ．Ｉ．ｄｕ Ｐｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ ＆ Ｃｏが市販している。特に、Ｒｉｓｔｏｎ ＰｌａｔｅＭａｓｔｅｒ、ＥｔｃｈＭａｓｔｅｒおよび ＴｅｎｔＭａｓｔｅｒシリーズのフォトレジストが好適であり、厚さはそれぞれ約３８μｍ、３３μｍ、３０μｍであり、問題の偏りを扱うには申し分ない。
デバイス搭載ウェハの場合、パターン化可能な材料２００を使用することにより、ウェハ１００上の接点またはデバイスパッドの位置の上方に開口を合わせて作成することが容易になる。更に、実質的な固体材料２００を使用する場合、ウェハは未充填バイアつまりウェハ内に延びる特徴を含むことも可能であり、それらのバイアには材料２００によって充填されるリスクがないか、あっても僅かであり、実際、材料２００は必要に応じてバイアを後続のステップによる充填から保護することができる。
図３は、上記材料をパターン化してウェハの予め形成された接続点上に開口３００−１，３００−２，３００−３，３００−４，３００−５，３００−６，３００−７，３００−８，３００−９，３００−１０を形成した後のウェハ１００を略図で示す。
その次に、開口を導電性材料、通常は金属、で充填するが、例えば金属の場合であれば、堆積、めっき（電気めっきもしくは非電解めっき）、またはそれらの組合せを含む好適なプロセスが用いられる。
図４は、開口３００−１，３００−２，３００−３，３００−４，３００−５，３００−６，３００−７，３００−８，３００−９，３００−１０のそれぞれを導電性材料４０２で充填した後の、図３のウェハ１００を略図で示す。
次に、従来の研磨法、またはでき上がりの偏りを可能な限り小さくする平滑化仕上法を用いてウェハ１００の表面４００を滑らかに研磨し、最大の偏りを接点の高さよりも小さく、典型的には±０μｍから約１０μｍにする。しかし、ポスト−ペネトレーション接続が用いられる実施によっては、その接続がもたらす固有の順応性ゆえに上記方法はより大きな偏りを許容できる。
図５は、研磨作業完了後のウェハ１００を略図で示す。
次に、図６に示すように、選択した材料２００に適合するプロセスを用いて材料２００を除去した後には、一連の起立した導電性「ポスト」６００，６０２，６０４，６０６，６０８，６１０，６１２，６１４，６１６，６１８が残り、ポスト６００，６０２，６０４，６０６，６０８，６１０，６１２，６１４，６１６，６１８は高さが異なるものの、それらの上面は実質的に平坦となる（すなわち、研磨法または平滑化仕上法の最大偏り以内）。その結果、上記の従来技術における問題に直面することなく、ウェハ１００上の接続点同士が接続可能となり、あるいは、別のチップ、ダイ、またはウェハを重ねることが可能となる。
図７は、本プロセスを使用して形成された平坦化ポスト６００，６０２，６０４，６０６，６０８，６１０，６１２，６１４，６１６，６１８を使用して、一連のチップ７０２，７０４，７０６，７０８を接続した後の、図６のウェハ１００を略図で示す。
図８は、「バウ状」と見なされるウェハ８００を略図で示す。
図９〜図１５は、図８の「バウ状」のバウ状ウェハ８００への本発明者の方法の使用を略図で示す。そのプロセスは以下の通りである：
先ず、図９に示すように、図２と同様に、図２に関連して説明した材料２００をウェハ８００に塗付する。但し、この場合、材料２００はウェハ１００のバウ状側８０２に塗付される。
図１０に示すように、材料２００が、この場合も、少なくともその側の最大の偏りδ（破線１００２で示す）と等しいか、通常はそれより大きな厚さとなるまで塗付される。
図１１は、上記材料をパターン化して、ウェハの予め形成された接続点上に開口１１００−１，１１００−２，１１００−３，１１００−４，１１００−５，１１００−６，１１００−７，１１００−８，１１００−９，１１００−１０を形成した後のウェハ８００を略図で示す。
その次に、上記のように、例えば、堆積、めっき（電気めっきまたは非電解めっき）、またはそれらの組合せを含む好適なプロセスを用いて、開口を導電性材料、通常は金属、で充填する。
図１２は、開口を充填した後の図１１のウェハ８００を略図で示す。
次に、図１３に示すように、従来の研磨法、またはウェハを実質的に平坦（すなわち、０μｍから約１０μｍの間という商業ベースで達成可能な「完全に平坦な」偏りを有する）に仕上げる平滑化仕上法を用いて、ウェハ８００を、この場合、破線１３００で示す高さまで滑らかに研磨する。
図１４は、研磨作業完了後のウェハ８００を略図で示す。
次に、図１５に示すように、選択した材料２００に適合するプロセスを用いて材料２００を除去した後には、一連の起立した導電性「ポスト」１５００，１５０２，１５０４，１５０６，１５０８，１５１０，１５１２，１５１４，１５１６，１５１８が残り、ポスト１５００，１５０２，１５０４，１５０６，１５０８，１５１０，１５１２，１５１４，１５１６，１５１８は高さが異なるものの、それらの上面は実質的に平坦となる（すなわち、研磨法または平滑化仕上法の最大偏り以内）。その結果、上記の従来技術における問題に直面することなく、ウェハ８００上の接続点同士が接続可能となり、あるいは、別のチップ、ダイ、またはウェハを重ねることが可能となる。
図１６は、本プロセスを使用して形成された平坦化ポスト１５００，１５０２，１５０４，１５０６，１５０８，１５１０，１５１２，１５１４，１５１６，１５１８を使用して一連のチップ１６０２，１６０４，１６０６を接続した後の、図１５のウェハ８００を略図で示す。
このように、上記方法により、ウェハの形状がディッシュ状かバウ状かにかかわらず、最大のバウ状の偏りを持つ一対のウェハをウェハベースで容易に接続することが可能になることは言うまでもない。
図１７は、本明細書に記載する方法により平坦化され、互いに接合された一対のディッシュ状ウェハ１７００，１７０２を略図で示す。
図１８は、本明細書に記載する方法により平坦化され、互いに接合された一対のバウ状ウェハ１７００，１７０２を略図で示す。
同じ方法を用いてディッシュ状ウェハをバウ状ウェハへ、あるいはバウ状ウェハをディッシュ状ウェハへ接続できることは言うまでもない。
このように、ここでの記載（図含む）は、説明に役立つ代表的な実施例にすぎないと解されるべきである。読み手の便宜のため、上記記載は、あらゆる可能な実施例のうちの代表的な例に専心したものである。例は、本発明の原理を教授するものである。上記記載は、包括的にあらゆる可能な変形例を列挙しているわけではない。このような代替の実施例は、本発明の特定の部分のためには提示されていないかもしれない、もしくは、さらに不記載の代替の実施例が、（本発明の特定の）部分のためには有用であるかもしれないが、これらの代替の実施例についての権利の放棄とみなされるものではない。当業者は、こうした不記載の実施例の多くが、本発明および他の均等物の原理と同一の原理を包含していることを認識するであろう。

Claims (16)

  1. 高さのある接点を面上に有する非平面状ウェハに対して行われる平坦化方法であって、前記ウェハは前記高さを超える分だけ平面から偏っており、前記方法は：
    前記ウェハの前記面に材料を塗付する工程であって、前記材料は平面からの前記偏りを超える厚さとなる工程と；
    前記材料を貫通して前記面上の接続点まで延びる開口を前記材料に形成する工程と；
    前記開口を導電性材料で充填する工程と；
    前記材料および導電性材料を実質的に平面状になるまで平滑化する工程と；
    前記材料を除去する工程とを備える；
    方法。
  2. 前記材料の除去により露出したポストを使用して、チップを前記ウェハに接合し、前記ウェハと前記チップとの間の電気接続を形成する工程を更に備える；
    請求項１の方法。
  3. 前記接合は、ポスト−ペネトレーション接続を形成する工程を備える；
    請求項２の方法。
  4. 前記材料の除去により露出したポストを使用して、他のウェハを前記ウェハに接合し、前記ウェハ間に電気接続を形成する工程を更に備える；
    請求項１の方法。
  5. 前記ウェハの面に前記材料を塗付する工程は、前記面に流動性材料を塗付する工程を備える；
    請求項１の方法。
  6. 前記ウェハの面に前記材料を塗付する工程は、前記面に固体材料を塗付する工程を備える；
    請求項１の方法。
  7. 高さのある接点を面上に有する非平面状ウェハに対して行われる平坦化方法であって、前記ウェハは前記高さを超える分だけ平面から偏っており、前記方法は：
    前記面から、前記面に配置される除去可能な材料を貫通して延びる複数の導電性ポストを形成する工程であって、前記ポストの各々は、各ポストの上面が前記ウェハに対して最大の偏り点を規定する平面の上方に位置するような長さを有する工程と；
    前記材料およびポストを同時に平滑化して、前記面の上方に実質的に平面状の表面を形成する工程と；
    前記材料を除去する工程とを備える；
    方法。
  8. 前記ポストを使用して前記ウェハ上に他のウェハをスタックし、前記ウェハ間に電気接続を形成する工程を更に備える；
    請求項７の方法。
  9. 前記ポストを使用して前記ウェハ上にチップをスタックして、前記ウェハと前記チップとの間に電気接続を形成する工程を更に備える；
    請求項７の方法。
  10. 接点を上に有する非平面状ウェハであって、前記ウェハはウェハ上の少なくとも１つの接点の高さを超える分だけ平面から偏っている、非平面状ウェハと；
    前記ウェハの表面から離れるように延びる一連の導電性ポストであって、前記ポストの各々は遠位端を有し、前記ポストの前記遠位端が実質的に平坦な面を集合的に画成する導電性ポストとを備える；
    装置。
  11. 前記ポストが、導電性材料を備える；
    請求項１０の装置。
  12. 前記ポストが、金属を備える；
    請求項１１の装置。
  13. 前記ウェハが、半導体材料を備える；
    請求項１０の装置。
  14. 前記ウェハが、セラミックを備える；
    請求項１０の装置。
  15. 前記ポストのうちの少なくとも１つは、前記偏りより大きい、前記遠位端から前記ウェハの表面までの長さを有する、
    請求項１０の装置。
  16. 前記ポストのうちの少なくとも１つは、前記偏りに等しい、前記遠位端から前記ウェハの表面までの長さを有する、
    請求項１０の装置。
JP2009549724A 2007-02-15 2008-02-14 バウ状ウェハのハイブリッド化補完 Active JP5296712B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/675,453 2007-02-15
US11/675,453 US7803693B2 (en) 2007-02-15 2007-02-15 Bowed wafer hybridization compensation
PCT/US2008/053991 WO2008101099A1 (en) 2007-02-15 2008-02-14 Bowed wafer hybridization compensation

Publications (3)

Publication Number Publication Date
JP2010519739A true JP2010519739A (ja) 2010-06-03
JP2010519739A5 JP2010519739A5 (ja) 2010-10-28
JP5296712B2 JP5296712B2 (ja) 2013-09-25

Family

ID=39431144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009549724A Active JP5296712B2 (ja) 2007-02-15 2008-02-14 バウ状ウェハのハイブリッド化補完

Country Status (6)

Country Link
US (1) US7803693B2 (ja)
EP (1) EP2122675A1 (ja)
JP (1) JP5296712B2 (ja)
KR (1) KR101169511B1 (ja)
CN (1) CN101632161B (ja)
WO (1) WO2008101099A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018061394A1 (ja) * 2016-09-27 2018-04-05 株式会社村田製作所 電子部品

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
KR101712043B1 (ko) * 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US9059106B2 (en) 2012-10-31 2015-06-16 International Business Machines Corporation Compensating for warpage of a flip chip package by varying heights of a redistribution layer on an integrated circuit chip
US8859335B2 (en) * 2012-11-02 2014-10-14 Fujitsu Limited Method and system for controlling chip inclination during flip-chip mounting
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
KR102486558B1 (ko) * 2015-06-24 2023-01-10 삼성전자주식회사 회로 기판 및 이를 구비한 반도체 패키지
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10796936B2 (en) 2016-12-22 2020-10-06 Invensas Bonding Technologies, Inc. Die tray with channels
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
CN117878055A (zh) 2016-12-28 2024-04-12 艾德亚半导体接合科技有限公司 堆栈基板的处理
KR20190092584A (ko) 2016-12-29 2019-08-07 인벤사스 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
WO2018147940A1 (en) 2017-02-09 2018-08-16 Invensas Bonding Technologies, Inc. Bonded structures
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10529634B2 (en) 2017-05-11 2020-01-07 Invensas Bonding Technologies, Inc. Probe methodology for ultrafine pitch interconnects
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US10658313B2 (en) 2017-12-11 2020-05-19 Invensas Bonding Technologies, Inc. Selective recess
US11011503B2 (en) 2017-12-15 2021-05-18 Invensas Bonding Technologies, Inc. Direct-bonded optoelectronic interconnect for high-density integrated photonics
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11244916B2 (en) 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
WO2019241367A1 (en) 2018-06-12 2019-12-19 Invensas Bonding Technologies, Inc. Interlayer connection of stacked microelectronic components
WO2019241417A1 (en) 2018-06-13 2019-12-19 Invensas Bonding Technologies, Inc. Tsv as pad
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
WO2021133741A1 (en) 2019-12-23 2021-07-01 Invensas Bonding Technologies, Inc. Electrical redundancy for bonded structures
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297196A (ja) * 1994-04-25 1995-11-10 Sony Corp バンプ電極の形成方法
JP2002164473A (ja) * 2000-11-29 2002-06-07 Sharp Corp 半導体装置及びその製造方法
WO2004061935A1 (ja) * 2002-12-27 2004-07-22 Fujitsu Limited バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962922A (en) * 1989-11-22 1990-10-16 Chu Ven Chung Apparatus for circulating artificial snow
EP0516866A1 (en) 1991-05-03 1992-12-09 International Business Machines Corporation Modular multilayer interwiring structure
US5603847A (en) 1993-04-07 1997-02-18 Zycon Corporation Annular circuit components coupled with printed circuit board through-hole
US5435482A (en) 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
US5587119A (en) 1994-09-14 1996-12-24 E-Systems, Inc. Method for manufacturing a coaxial interconnect
JP2725615B2 (ja) * 1994-10-31 1998-03-11 日本電気株式会社 集積回路試験装置
US5814889A (en) 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
JPH09246324A (ja) 1996-03-08 1997-09-19 Hitachi Ltd 電子部品及びそのバンプ形成方法
US5940729A (en) 1996-04-17 1999-08-17 International Business Machines Corp. Method of planarizing a curved substrate and resulting structure
US7052941B2 (en) 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
JP3176307B2 (ja) 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US5962922A (en) 1998-03-18 1999-10-05 Wang; Bily Cavity grid array integrated circuit package
US6222276B1 (en) 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
US6220499B1 (en) * 1998-09-29 2001-04-24 International Business Machines Corporation Method for assembling a chip carrier to a semiconductor device
US6122187A (en) 1998-11-23 2000-09-19 Micron Technology, Inc. Stacked integrated circuits
US6181569B1 (en) 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6452275B1 (en) * 1999-06-09 2002-09-17 Alliedsignal Inc. Fabrication of integrated circuits with borderless vias
US6316737B1 (en) 1999-09-09 2001-11-13 Vlt Corporation Making a connection between a component and a circuit board
JP3386029B2 (ja) 2000-02-09 2003-03-10 日本電気株式会社 フリップチップ型半導体装置及びその製造方法
JP2001338947A (ja) 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
US6577013B1 (en) 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
JP2002134545A (ja) 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
JP4608763B2 (ja) 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
US6512300B2 (en) 2001-01-10 2003-01-28 Raytheon Company Water level interconnection
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
US6747347B2 (en) 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP2003218150A (ja) 2002-01-23 2003-07-31 Fujitsu Media Device Kk モジュール部品
US6939789B2 (en) 2002-05-13 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of wafer level chip scale packaging
SG111972A1 (en) 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
US6750549B1 (en) 2002-12-31 2004-06-15 Intel Corporation Variable pad diameter on the land side for improving the co-planarity of ball grid array packages
JP4096774B2 (ja) 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
TWI251313B (en) 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US20050104027A1 (en) 2003-10-17 2005-05-19 Lazarev Pavel I. Three-dimensional integrated circuit with integrated heat sinks
US7276787B2 (en) 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
US7230318B2 (en) 2003-12-24 2007-06-12 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
US7393773B2 (en) * 2004-07-28 2008-07-01 Sv Probe Pte Ltd. Method and apparatus for producing co-planar bonding pads on a substrate
JP2008511137A (ja) * 2004-08-18 2008-04-10 コーニング インコーポレイテッド 高歪ガラス／ガラス−セラミックを有する絶縁体上半導体構造
US7157310B2 (en) 2004-09-01 2007-01-02 Micron Technology, Inc. Methods for packaging microfeature devices and microfeature devices formed by such methods
JP4813035B2 (ja) * 2004-10-01 2011-11-09 新光電気工業株式会社 貫通電極付基板の製造方法
JP5204370B2 (ja) * 2005-03-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297196A (ja) * 1994-04-25 1995-11-10 Sony Corp バンプ電極の形成方法
JP2002164473A (ja) * 2000-11-29 2002-06-07 Sharp Corp 半導体装置及びその製造方法
WO2004061935A1 (ja) * 2002-12-27 2004-07-22 Fujitsu Limited バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018061394A1 (ja) * 2016-09-27 2018-04-05 株式会社村田製作所 電子部品
US11817846B2 (en) 2016-09-27 2023-11-14 Murata Manufacturing Co., Ltd. Electronic component

Also Published As

Publication number Publication date
US20080197488A1 (en) 2008-08-21
CN101632161B (zh) 2012-05-09
JP5296712B2 (ja) 2013-09-25
WO2008101099A1 (en) 2008-08-21
US7803693B2 (en) 2010-09-28
EP2122675A1 (en) 2009-11-25
KR20090118970A (ko) 2009-11-18
KR101169511B1 (ko) 2012-07-27
CN101632161A (zh) 2010-01-20

Similar Documents

Publication Publication Date Title
JP5296712B2 (ja) バウ状ウェハのハイブリッド化補完
US10515875B2 (en) Interconnect structure for package-on-package devices
JP5405638B2 (ja) ウエハレベルパッケージの製造方法
CN104916605B (zh) 具有锥形端通孔的封装件
US9558998B2 (en) Systems and methods for producing flat surfaces in interconnect structures
US10692733B2 (en) Uniform back side exposure of through-silicon vias
TW201916300A (zh) 封裝體及其製造方法
US11660724B2 (en) Method for manufacturing a pad conditioner by reverse plating and pad conditioner manufactured thereby
TW202109782A (zh) 半導體封裝及其製造方法
JP2005303214A (ja) 半導体ウェーハの研削方法
JPH06313775A (ja) テスト用コンタクトピンの製造方法
US7374811B2 (en) Probe pad structure in a ceramic space transformer
TWI555142B (zh) 半導體封裝結構及其製造方法
TWI239572B (en) Stencil and method for depositing material onto a substrate
US10157850B1 (en) Semiconductor packages and manufacturing method thereof
US11171105B2 (en) Semiconductor package and manufacturing method of the same
US20040203187A1 (en) Method for manufacturing semiconductor wafer
US10418339B2 (en) 3D packaging method for semiconductor components
JPWO2010119570A1 (ja) 積層半導体装置及び積層半導体装置の製造方法
US20210143022A1 (en) Integration structure and planar joining
JP2001077145A (ja) 半導体装置の製造方法
JP2023533320A (ja) インターポーザーレスマルチチップモジュール
KR20070076673A (ko) 다이 어태치 시스템 및 이를 이용한 다이 어태치 방법
WO2011129763A1 (en) An interconnect structure and a method of forming the same

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100407

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130613

R150 Certificate of patent or registration of utility model

Ref document number: 5296712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250