JP5055900B2 - 印刷用マスクの拭き取り装置及び拭き取り方法 - Google Patents
印刷用マスクの拭き取り装置及び拭き取り方法 Download PDFInfo
- Publication number
- JP5055900B2 JP5055900B2 JP2006237437A JP2006237437A JP5055900B2 JP 5055900 B2 JP5055900 B2 JP 5055900B2 JP 2006237437 A JP2006237437 A JP 2006237437A JP 2006237437 A JP2006237437 A JP 2006237437A JP 5055900 B2 JP5055900 B2 JP 5055900B2
- Authority
- JP
- Japan
- Prior art keywords
- printing mask
- printing
- wiping
- resin
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は印刷用マスクの拭き取り装置及び拭き取り方法に関し、特に半導体装置を構成する絶縁層を印刷するための印刷用マスクを用いた後で当該印刷用マスクに付着した樹脂ペーストを印刷用マスクから拭き取る、拭き取り装置及びその方法に関する。
デジタルビデオカメラ、デジタル携帯電話、あるいはノートパソコンなど、携帯用電子機器の小型化、薄型化、軽量化に対する要求は強くなる一方であり、これに応えるために近年のＶＬＳＩなどの半導体装置においては３年で７割の縮小化を実現してきた一方で、このような半導体装置をプリント配線基板上に実装した電子回路装置としても、実装基板（プリント配線基板）上の部品実装密度をいかに向上させるかが重要な課題として研究及び開発がなされてきた。
例えば、半導体装置のパッケージ形態としては、ＤＩＰ（Dual Inline Package ）などのリード挿入型から表面実装型へと移行し、さらには半導体チップのパッド電極にはんだや金などからなるバンプ（突起電極）を設け、フェースダウンでバンプを介して配線基板に接続するフリップチップ実装法が開発された。
さらに、インダクタンスやキャパシタなどの受動素子を内蔵し、整合回路やフィルタなどを取り込んだＳｉＰ（システムインパッケージ）と呼ばれる複雑な形態のパッケージへと開発が進んでいる。
例えば、特許文献１に上記のＳｉＰ形態の半導体装置の構成が開示されている。
例えば、特許文献１に上記のＳｉＰ形態の半導体装置の構成が開示されている。
例えば、能動素子埋め込み型ウェハレベルＳｉＰの製造方法としては、基板上に能動素子をマウントして感光性樹脂などからなる絶縁層で埋め込み、絶縁層をパターニングし、Ｃｕの電解めっきなどにより能動素子に接続する配線を形成し、絶縁層と配線を多層積層して絶縁層中に埋め込まれた再配線層を形成して、多機能なＳｉＰを構成する。
ここで、樹脂からなる絶縁層とＣｕ層を含む配線を積層させるとウェハに反りが生じてしまう。このウェハの反りを低減するためには、絶縁層を感光性樹脂で形成し、パターニングを行うときにスクライブラインに存在する絶縁層を除去することが有効である。
また、上記のＳｉＰを実装基板などに実装したとき、実装基板とＳｉＰの間に発生する応力によってＳｉＰが破壊されるのを防止するため、ＳｉＰの再配線上に応力緩和のためのバッファ層が形成された構造とする。
上記のバッファ層は一般的には印刷用マスクを使用する印刷により形成され、例えば高さが１２０μｍの導電性ポストを埋め込んで全面に印刷して形成される。
しかし、全面印刷では上記のウェハの反りを増大させてしまい、次工程での製造装置のハンドリングによる吸着エラーが起こり、製造装置の駆動停止や破損を発生させてしまうことがある。
しかし、全面印刷では上記のウェハの反りを増大させてしまい、次工程での製造装置のハンドリングによる吸着エラーが起こり、製造装置の駆動停止や破損を発生させてしまうことがある。
あるいは、ギャップ印刷での少量の樹脂の印刷を必要な膜厚となるまで繰り返して行うこともできる。しかし、数回の印刷を行う場合、アライメント精度の問題で徐々にスクライブラインへ樹脂が流れ込んでしまうという問題があり、また生産性が悪いので量産へは適さない。
上記の印刷においてスクライブラインに印刷されないように印刷用マスクに枠部分を設けている。
ここで、枠部分を有する印刷用マスクを用いてバッファ層を印刷して、印刷用マスクをウェハから外すと、印刷用マスクには、バッファ層となる樹脂の一部（残留ペースト）が、印刷用マスクの枠部の側面とウェハに接する面の一部に回り込んで残留してしまう。
従って、１回の印刷毎に、印刷用マスクの清掃を行って、残留ペーストを完全に除去する必要が生じていた。
特開２００３−１２４２３６号公報
ここで、枠部分を有する印刷用マスクを用いてバッファ層を印刷して、印刷用マスクをウェハから外すと、印刷用マスクには、バッファ層となる樹脂の一部（残留ペースト）が、印刷用マスクの枠部の側面とウェハに接する面の一部に回り込んで残留してしまう。
従って、１回の印刷毎に、印刷用マスクの清掃を行って、残留ペーストを完全に除去する必要が生じていた。
本発明の目的は、バッファ層など樹脂層の印刷時に印刷用マスクに残留する樹脂ペーストを容易に除去できる印刷用マスクの拭き取り装置及び拭き取り方法を提供することである。
本発明の印刷用マスクの拭き取り装置は、被印刷物に樹脂層を印刷する印刷用マスクに残留した樹脂ペーストを拭き取る印刷用マスクの拭き取り装置であって、印刷時に前記被印刷物側に向けられる前記印刷用マスクの一方の面を下向きにして前記印刷用マスクを保持する保持部と、前記印刷用マスクの他方の面上に残留した前記樹脂ペーストを前記印刷用マスクから掻き落とすスクレーパと、前記印刷用マスクの前記一方の面側から所定の領域で接触するように押し当てられ、前記一方の面上を摺動して、前記印刷用マスクの前記一方の面側から前記樹脂ペーストを拭き取る拭き取り部とを有し、前記スクレーパの前記樹脂ペーストの掻き落とし位置が前記所定の領域内となるように、前記スクレーパと前記拭き取り部が同期して動くことを特徴とする。
上記の本発明の印刷用マスクの拭き取り装置は、被印刷物に樹脂層を印刷する印刷用マスクに残留した樹脂ペーストを拭き取る印刷用マスクの拭き取り装置であり、保持部とスクレーパと拭き取り部を有する。
保持部は、印刷時に被印刷物側に向けられる印刷用マスクの一方の面を下向きにして印刷用マスクを保持する。
スクレーパは、印刷用マスクの他方の面上に残留した樹脂ペーストを印刷用マスクから掻き落とす。
拭き取り部は、印刷用マスクの一方の面側から所定の領域で接触するように押し当てられ、一方の面上を摺動して、印刷用マスクの一方の面側から樹脂ペーストを拭き取る。
ここで、スクレーパの樹脂ペーストの掻き落とし位置が所定の領域内となるように、スクレーパと拭き取り部が同期して動く。
保持部は、印刷時に被印刷物側に向けられる印刷用マスクの一方の面を下向きにして印刷用マスクを保持する。
スクレーパは、印刷用マスクの他方の面上に残留した樹脂ペーストを印刷用マスクから掻き落とす。
拭き取り部は、印刷用マスクの一方の面側から所定の領域で接触するように押し当てられ、一方の面上を摺動して、印刷用マスクの一方の面側から樹脂ペーストを拭き取る。
ここで、スクレーパの樹脂ペーストの掻き落とし位置が所定の領域内となるように、スクレーパと拭き取り部が同期して動く。
本発明の印刷用マスクの拭き取り方法は、被印刷物に樹脂層を印刷する印刷用マスクに残留した樹脂ペーストを拭き取る印刷用マスクの拭き取り方法であって、印刷時に前記被印刷物側に向けられる前記印刷用マスクの一方の面を下向きにして前記印刷用マスクを保持する工程と、スクレーパにより前記印刷用マスクの他方の面上に残留した前記樹脂ペーストを掻き落とし、かつ、前記印刷用マスクの前記一方の面側から所定の領域で接触するように拭き取り部を押し当て、前記一方の面上を摺動させて、前記印刷用マスクの前記一方の面側から前記樹脂ペーストを拭き取る工程とを有し、前記スクレーパにより前記印刷用マスクから前記樹脂ペーストを掻き落とし、かつ、前記印刷用マスクの前記一方の面側から前記樹脂ペーストを拭き取る工程において、前記スクレーパの前記樹脂ペーストの掻き落とし位置が前記所定の領域内となるように、前記スクレーパと前記拭き取り部を同期して動かすことを特徴とする。
上記の本発明の印刷用マスクの拭き取り方法は、被印刷物に樹脂層を印刷する印刷用マスクに残留した樹脂ペーストを拭き取る印刷用マスクの拭き取り方法である。
まず、印刷時に被印刷物側に向けられる印刷用マスクの一方の面を下向きにして印刷用マスクを保持する。
次に、スクレーパにより印刷用マスクの他方の面上に残留した樹脂ペーストを掻き落とし、かつ、印刷用マスクの前記一方の面側から所定の領域で接触するように拭き取り部を押し当て、一方の面上を摺動させて、印刷用マスクの一方の面側から樹脂ペーストを拭き取る。
ここで、上記のスクレーパにより印刷用マスクから樹脂ペーストを掻き落とし、かつ、印刷用マスクの一方の面側から樹脂ペーストを拭き取る際に、スクレーパの樹脂ペーストの掻き落とし位置が所定の領域内となるように、スクレーパと拭き取り部を同期して動かす。
まず、印刷時に被印刷物側に向けられる印刷用マスクの一方の面を下向きにして印刷用マスクを保持する。
次に、スクレーパにより印刷用マスクの他方の面上に残留した樹脂ペーストを掻き落とし、かつ、印刷用マスクの前記一方の面側から所定の領域で接触するように拭き取り部を押し当て、一方の面上を摺動させて、印刷用マスクの一方の面側から樹脂ペーストを拭き取る。
ここで、上記のスクレーパにより印刷用マスクから樹脂ペーストを掻き落とし、かつ、印刷用マスクの一方の面側から樹脂ペーストを拭き取る際に、スクレーパの樹脂ペーストの掻き落とし位置が所定の領域内となるように、スクレーパと拭き取り部を同期して動かす。
本発明の印刷用マスクの拭き取り装置は、バッファ層など樹脂層の印刷時に印刷用マスクに残留する樹脂ペーストについて、印刷用マスクの多方の面側から掻き落とし、同期して一方の面側から拭き取ることで、印刷用マスクに残留する樹脂ペーストを容易に除去できる。
本発明の印刷用マスクの拭き取り方法は、バッファ層など樹脂層の印刷時に印刷用マスクに残留する樹脂ペーストを、印刷用マスクの多方の面側から掻き落とし、かつ、同期して一方の面側から拭き取るので、印刷用マスクに残留する樹脂ペーストを容易に除去できる。
以下に、本発明に係る印刷用マスクの拭き取り装置及び拭き取り方法の実施の形態について、図面を参照して説明する。
まず、本実施形態に係る印刷用マスクの拭き取り装置及び拭き取り方法を用いて製造される半導体装置について説明する。
図１は上記の本実施形態に係るＳｉＰ形態の半導体装置の断面図である。
例えば、シリコン基板２０に酸化シリコンからなる下地絶縁膜２１が形成されている。下地絶縁膜２１上に、例えば、能動素子が形成された回路面を有する第１半導体チップ２４及び第２半導体チップ２５がマウントされている。
第１半導体チップ２４及び第２半導体チップ２５の板厚は、それぞれ例えば２５〜５０μｍ程度である。
図１は上記の本実施形態に係るＳｉＰ形態の半導体装置の断面図である。
例えば、シリコン基板２０に酸化シリコンからなる下地絶縁膜２１が形成されている。下地絶縁膜２１上に、例えば、能動素子が形成された回路面を有する第１半導体チップ２４及び第２半導体チップ２５がマウントされている。
第１半導体チップ２４及び第２半導体チップ２５の板厚は、それぞれ例えば２５〜５０μｍ程度である。
第１半導体チップ２４は、半導体本体部分２４ａの回路面にパッド２４ｂが形成され、パッド２４ｂを除く領域は酸化シリコンなどの保護層２４ｃで覆われた構成であり、ダイアタッチフィルム２４ｄにより、フェースアップで、即ち、パッド２４ｂの形成面が上面を向くようにしてマウントされている。
第２半導体チップ２５も第１半導体チップ２４と同様の構成であり、半導体本体部分２５ａの回路面にパッド２５ｂが形成され、パッド２５ｂを除く領域は酸化シリコンなどの保護層２５ｃで覆われた構成であり、ダイアタッチフィルム２５ｄにより、フェースアップでマウントされている。
第２半導体チップ２５も第１半導体チップ２４と同様の構成であり、半導体本体部分２５ａの回路面にパッド２５ｂが形成され、パッド２５ｂを除く領域は酸化シリコンなどの保護層２５ｃで覆われた構成であり、ダイアタッチフィルム２５ｄにより、フェースアップでマウントされている。
例えば、第１半導体チップ２４及び第２半導体チップ２５の搭載位置の縁部近傍にＴｉＣｕ層がパターン形成されており、これは上記の第１半導体チップ２４及び第２半導体チップ２５をマウントするためのアライメントマークＭ１である。
例えば、第１半導体チップ２４及び第２半導体チップ２５を被覆して、ポリイミド樹脂、エポキシ樹脂あるいはアクリル樹脂などからなる第１樹脂層２６が形成されている。
第１樹脂層２６には、第１半導体チップ２４のパッド２４ｂ及び第２半導体チップ２５のパッド２５ｂに達する開口部２６ａが形成されている。
上記の開口部２６ａ内に埋め込まれて、第１半導体チップ２４のパッド２４ｂ及び第２半導体チップ２５のパッド２５ｂに接続するプラグ部分と一体になって、第１樹脂層２６上にＴｉＣｕなどのシード層２７及び銅層２８からなる第１配線が形成されている。
第１樹脂層２６には、第１半導体チップ２４のパッド２４ｂ及び第２半導体チップ２５のパッド２５ｂに達する開口部２６ａが形成されている。
上記の開口部２６ａ内に埋め込まれて、第１半導体チップ２４のパッド２４ｂ及び第２半導体チップ２５のパッド２５ｂに接続するプラグ部分と一体になって、第１樹脂層２６上にＴｉＣｕなどのシード層２７及び銅層２８からなる第１配線が形成されている。
また、例えば、第１配線（２７，２８）及び第１樹脂層２６を被覆して、ポリイミド樹脂、エポキシ樹脂あるいはアクリル樹脂などからなる第２樹脂層２９が形成されている。
第２樹脂層２９には、第１配線に達する開口部２９ａが形成されている。
上記の開口部２９ａ内に埋め込まれて、第１配線に接続するプラグ部分と一体になって、第２樹脂層２９上にＴｉＣｕなどのシード層３０及び銅層３１からなる第２配線が形成されている。
第２樹脂層２９には、第１配線に達する開口部２９ａが形成されている。
上記の開口部２９ａ内に埋め込まれて、第１配線に接続するプラグ部分と一体になって、第２樹脂層２９上にＴｉＣｕなどのシード層３０及び銅層３１からなる第２配線が形成されている。
また、第２配線（３０，３１）に接続して、銅などからなる導電性ポスト３２が形成されている。
導電性ポスト３２の間隙における第２樹脂層２９の上層に、ポリアミドイミド樹脂、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂あるいはポリパラフェニレンベンゾビスオキサゾール樹脂などからなる絶縁性のバッファ層１１が形成されている。
さらに、バッファ層１１の表面から突出して、導電性ポスト３２に接続するようにバンプ（突起電極）３３が形成されている。
導電性ポスト３２の間隙における第２樹脂層２９の上層に、ポリアミドイミド樹脂、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂あるいはポリパラフェニレンベンゾビスオキサゾール樹脂などからなる絶縁性のバッファ層１１が形成されている。
さらに、バッファ層１１の表面から突出して、導電性ポスト３２に接続するようにバンプ（突起電極）３３が形成されている。
上記の本実施形態のＳｉＰ形態の半導体装置は、半導体を含んでパッケージ化された半導体装置であって、シリコン基板２０上に、積層された第１樹脂層２６及び第２樹脂層２９を含む絶縁層が形成されており、絶縁層中に埋め込まれて、第１配線（２７，２８）及び第２配線（３０，３１）を含む配線層が形成された構成となっている。
絶縁層中には、第１半導体チップ２４及び第２半導体チップ２５が埋め込まれており、これらのパッド電極（２４ｂ，２５ｂ）に第１配線（２７，２８）及び第２配線（３０，３１）を含む配線層が接続され、導電性ポスト３２を介してバンプ３３に接続された構成であり、上記の構成の配線層は、第１半導体チップ２４及び第２半導体チップ２５に対する、いわゆる再配線層となっている。
絶縁層中には、第１半導体チップ２４及び第２半導体チップ２５が埋め込まれており、これらのパッド電極（２４ｂ，２５ｂ）に第１配線（２７，２８）及び第２配線（３０，３１）を含む配線層が接続され、導電性ポスト３２を介してバンプ３３に接続された構成であり、上記の構成の配線層は、第１半導体チップ２４及び第２半導体チップ２５に対する、いわゆる再配線層となっている。
図面上は示されていないが、シリコン基板２０にも能動素子を含む電子回路が形成され、配線層が接続している構成であってもよい。
次に、上記の本実施形態の半導体装置の製造方法について、図２〜７を参照して説明する。本実施形態においては全ての工程についてウェハレベルで行うことができる。
まず、図２（ａ）に示すように、例えば、７２５μｍの厚さを有し、スクライブラインＳＬで区分されたシリコン基板２０上に、熱酸化法、ＣＶＤ（化学気相成長）法あるいはスパッタリング法などにより酸化シリコンなどからなる下地絶縁膜２１を形成する。
まず、図２（ａ）に示すように、例えば、７２５μｍの厚さを有し、スクライブラインＳＬで区分されたシリコン基板２０上に、熱酸化法、ＣＶＤ（化学気相成長）法あるいはスパッタリング法などにより酸化シリコンなどからなる下地絶縁膜２１を形成する。
次に、例えば、下地絶縁膜２１の上層に全面に、スパッタリング法によりＴｉＣｕ層（Ｔｉが３００ｎｍ、Ｃｕが３００ｎｍ）を形成し、半導体チップマウント用のアライメントマークＭ１を形成する。
アライメントマークＭ１は、例えば、半導体チップ搭載領域（ＣＰ１，ＣＰ２）のエッジから５０μｍ離れた場所におけるＬ字形状のパターンとし、搭載方向により１辺か２辺に形成する。
アライメントマークＭ１は、例えば、半導体チップ搭載領域（ＣＰ１，ＣＰ２）のエッジから５０μｍ離れた場所におけるＬ字形状のパターンとし、搭載方向により１辺か２辺に形成する。
次に、例えば、第１半導体チップ搭載領域において、予め別工程で形成された、半導体本体部分２４ａの能動素子が形成された回路面にパッド２４ｂが形成され、パッド２４ｂを除く領域は酸化シリコンなどの保護層２４ｃで覆われた構成の第１半導体チップ２４を、ダイアタッチフィルム２４ｄにより、フェースアップで、即ち、パッド２４ｂの形成面が上面を向くようにしてマウントする。
第１半導体チップ２４は、保護膜２４ｃまで形成した後、裏面側を＃２０００のホイールで５０μｍの厚みとなるまで研磨する。
また、スピード１０ｍｍ／分、圧力１０Ｎ／ｃｍ、温度６５℃という条件でダイアタッチフィルム２４ｄをラミネートし、ラミネート後に４０００ｒｐｍ、送りスピード１０ｍｍ／秒の条件でダイシングして個片化する。また、第１半導体チップ２４のマウントは、アライメントマークＭ１を認識し、フェースアップの状態で第１半導体チップを例えば荷重３．２Ｎ、温度１６０℃、時間２秒の条件で熱圧着によりマウントする。
第１半導体チップ２４は、保護膜２４ｃまで形成した後、裏面側を＃２０００のホイールで５０μｍの厚みとなるまで研磨する。
また、スピード１０ｍｍ／分、圧力１０Ｎ／ｃｍ、温度６５℃という条件でダイアタッチフィルム２４ｄをラミネートし、ラミネート後に４０００ｒｐｍ、送りスピード１０ｍｍ／秒の条件でダイシングして個片化する。また、第１半導体チップ２４のマウントは、アライメントマークＭ１を認識し、フェースアップの状態で第１半導体チップを例えば荷重３．２Ｎ、温度１６０℃、時間２秒の条件で熱圧着によりマウントする。
一方、例えば、第２半導体チップ搭載領域においても第１半導体チップと同様にして第２半導体チップ２５をマウントする。
なお、第１半導体チップ２４と第２半導体チップ２５は同一のものでもよく、異なった機能を有するものでもよい。
なお、第１半導体チップ２４と第２半導体チップ２５は同一のものでもよく、異なった機能を有するものでもよい。
次に、例えば、スピンコート法あるいは印刷法などにより、ポリイミド樹脂、フェノール樹脂、エポキシ樹脂、シリコーン変性ポリイミド樹脂、ＢＣＢ樹脂、ＰＢＯ樹脂などの絶縁材料を供給し、第１半導体チップ２４及び第２半導体チップ２５を被覆する第１樹脂層２６を硬化後に５０μｍ程度の膜厚となるように形成する。
感光性ポリイミド樹脂の場合、例えば以下の条件で成膜する。
スピンコート：１０００ｒｐｍ（３０秒）＋２０００ｒｐｍ（４０秒）＋１０００ｒｐｍ（１０秒）＋１５００ｒｐｍ（１０秒）
プリベーク：９０℃（１２０秒）＋１００℃（１２０秒）
感光性ポリイミド樹脂の場合、例えば以下の条件で成膜する。
スピンコート：１０００ｒｐｍ（３０秒）＋２０００ｒｐｍ（４０秒）＋１０００ｒｐｍ（１０秒）＋１５００ｒｐｍ（１０秒）
プリベーク：９０℃（１２０秒）＋１００℃（１２０秒）
次に、例えば、半導体チップの有無による段差を平坦化するため、第１樹脂層２６を１５μｍ程度上面から研磨する。
次に、露光量１２５ｍＪ／ｃｍ2でパターン露光及び現像し、第１半導体チップ２４のパッド２４ｂ及び第２半導体チップ２５のパッド２５ｂに達する開口部２６ａを第１樹脂層２６に形成する。開口部２６ａのサイズは、例えば直径５０μｍ程度である。このとき、スクライブラインＳＬにおける樹脂も除去する。
現像後、３００℃（６０分）のポストキュア処理を行って第１絶縁層２６を硬化させる。
次に、露光量１２５ｍＪ／ｃｍ2でパターン露光及び現像し、第１半導体チップ２４のパッド２４ｂ及び第２半導体チップ２５のパッド２５ｂに達する開口部２６ａを第１樹脂層２６に形成する。開口部２６ａのサイズは、例えば直径５０μｍ程度である。このとき、スクライブラインＳＬにおける樹脂も除去する。
現像後、３００℃（６０分）のポストキュア処理を行って第１絶縁層２６を硬化させる。
次に、例えば、デスカム処理を行い、スパッタリングの前処理エッチングを行い、さらにスパッタリングにより第１樹脂層２６の開口部２６ａ内を被覆して全面にＴｉＣｕ膜（例えばＴｉが１６０ｎｍ、Ｃｕが６００ｎｍ）を成膜してシード層２７とする。
次に、例えば、第１樹脂層１６に形成した開口部１６ａと第１配線の形成領域以外にメッキされるのを防止するパターンのレジスト膜を成膜し、シード層２７を一方の電極とする電解メッキにより銅をメッキして、第１樹脂層２６に形成した開口部２６ａと第１配線の形成領域に銅層２８を形成する。
次に、例えば、銅層２８をマスクとしてシード層２７をエッチング加工して、シード層２７及び銅層２８からなる第１配線とする。
次に、例えば、スピンコート法などによりポリイミド樹脂などの感光性絶縁材料を供給し、第２樹脂層２９を形成する。例えば、硬化後に７８μｍの膜厚となるように形成する。
感光性ポリイミド樹脂の場合、例えば以下の条件で成膜する。
スピンコート：７０００ｒｐｍ（２５秒）＋１０００ｒｐｍ（１２５秒）＋１０００ｒｐｍ（１０秒）＋１５００ｒｐｍ（１０秒）
プリベーク：６０℃（２４０秒）＋９０℃（２４０秒）＋１１０℃（１２０秒）
感光性ポリイミド樹脂の場合、例えば以下の条件で成膜する。
スピンコート：７０００ｒｐｍ（２５秒）＋１０００ｒｐｍ（１２５秒）＋１０００ｒｐｍ（１０秒）＋１５００ｒｐｍ（１０秒）
プリベーク：６０℃（２４０秒）＋９０℃（２４０秒）＋１１０℃（１２０秒）
次に、例えば、露光量３００ｍＪ／ｃｍ2でパターン露光及び現像し、第２配線に達する開口部２９ａを第２樹脂層２９に形成する。スクライブラインＳＬにおける樹脂も除去する。
現像後、３００℃（６０分）のポストキュア処理を行って第２樹脂層２９を硬化させる。
現像後、３００℃（６０分）のポストキュア処理を行って第２樹脂層２９を硬化させる。
次に、例えば、デスカム処理を行い、スパッタリングの前処理エッチングを行い、さらにスパッタリングにより第２樹脂層２９の開口部２９ａ内を被覆して全面にＴｉＣｕ膜（例えばＴｉが１６０ｎｍ、Ｃｕが６００ｎｍ）を成膜してシード層３０を形成する。
次に、例えば、第２樹脂層２９に形成した開口部２９ａと第２配線の形成領域以外にメッキされるのを防止するレジスト膜を成膜し、シード層３０を一方の電極とする電解メッキ処理を行って銅層３１を形成する。
次に、導電性ポスト用の開口部を有するレジスト膜をパターン形成し、シード層３０を一方の電極とする電解メッキ処理を行って導電性ポスト３２を形成する。導電性ポスト３２は、例えば直径２５０μｍ、高さ８０μｍとする。
次に、導電性ポスト用の開口部を有するレジスト膜をパターン形成し、シード層３０を一方の電極とする電解メッキ処理を行って導電性ポスト３２を形成する。導電性ポスト３２は、例えば直径２５０μｍ、高さ８０μｍとする。
次に、導電性ポスト３２及び銅層３１をマスクとしてシード層をエッチング加工して、シード層３０及び銅層３１からなる第２配線と、その上層に形成された導電性ポストという構成とする。
また、スクライブラインの交差点などにおいても第２配線となる銅層を所定のパターンで析出させて、アライメントマークＭ２を形成する。
上記のようにして、図２（ａ）に示すような構成とする。
また、スクライブラインの交差点などにおいても第２配線となる銅層を所定のパターンで析出させて、アライメントマークＭ２を形成する。
上記のようにして、図２（ａ）に示すような構成とする。
次に、図２（ｂ）に示すように、例えば、印刷用マスク１０の枠部１０ａがスクライブラインＳＬを保護するようにして、枠部１０ａが第１樹脂層２６上に接するようにして、スキージＳＱなどを用いて、エポキシ系樹脂、ポリイミド系樹脂、シリコーン系樹脂、ポリアミドイミド樹脂、ポリイミド樹脂、フェノール樹脂あるいはポリパラフェニレンベンゾビスオキサゾール樹脂などの樹脂１１ａを供給、印刷し、導電性ポスト３２を完全に覆うような膜厚で絶縁性のバッファ層１１を形成する。
スキージＳＱと印刷用マスク１０のギャップは、例えば１５０μｍとする。
スキージＳＱと印刷用マスク１０のギャップは、例えば１５０μｍとする。
次に、図２（ｃ）に示すように、印刷用マスク１０を、スクライブラインＳＬ上から取り外すことで、バッファ層１１の印刷が完了する。
ここで、上記のバッファ層の形成工程についてさらに詳細に説明する。
まず、印刷用マスク１０について説明する。
図３（ａ）は本実施形態に係る印刷用マスクの拭き取り装置で樹脂ペーストを拭き取られる印刷用マスクの斜視図であり、図３（ｂ）は断面図である。
印刷用マスク１０は、半導体装置を構成する樹脂絶縁層を印刷するための印刷用マスクであって、マスクとなる枠部１０ａを有する。
また、印刷用マスク１０において、枠部１０ａで囲まれた領域が貫通開口部１０ｂとなっている。
まず、印刷用マスク１０について説明する。
図３（ａ）は本実施形態に係る印刷用マスクの拭き取り装置で樹脂ペーストを拭き取られる印刷用マスクの斜視図であり、図３（ｂ）は断面図である。
印刷用マスク１０は、半導体装置を構成する樹脂絶縁層を印刷するための印刷用マスクであって、マスクとなる枠部１０ａを有する。
また、印刷用マスク１０において、枠部１０ａで囲まれた領域が貫通開口部１０ｂとなっている。
例えば、本実施形態の印刷用マスクは、板厚３００μｍのＳＵＳからなり、枠部は２００μｍ程度の幅となっている。即ち、枠部の幅ａは２００μｍ程度であり、高さｂは３００μｍ程度である。
次に、上記の印刷用マスクを用いてバッファ層を形成する工程について説明する。
まず、図４（ａ）に示すように、例えば、印刷用マスク１０の枠部１０ａがスクライブラインＳＬを保護するようにして、印刷用マスクを配置する。
例えば、第１樹脂層２６間のスクライブラインＳＬの幅Ｗ１は９６μｍ程度、第２樹脂層２９間のスクライブラインＳＬの幅Ｗ２は１９６μｍ程度であり、このような形状のスクライブラインに対して、例えば図３に示すような枠部の幅ａが２００μｍ程度となっている枠部１０ａを、一部が第２樹脂層２９の上面と接するようにして配置する。
さらに、樹脂ペーストを供給し、スキージを用いて樹脂を印刷用マスクの開口部へと押し込み、バッファ層１１を形成する。
ここで、例えば樹脂ペーストのＮｖ値は２６、粘度は１１０Ｐａ・ｓ、一回の樹脂供給量は１５ｇ、スキージはＪで９０°、スピードは５ｍｍ／秒とし、また、印圧は０ＭＰａ、背圧は０．０７ＭＰａ程度とする。
例えば、スキージと印刷用マスク１０のギャップは１５０μｍ程度として、バッファ層として必要な膜厚が得られるように設定し、これにより、印刷用マスク１０の上端よりさらに１５０μｍ程度高い表面となるようにバッファ層１１を形成する。
ここで、枠部１０ａの被印刷物側に面する表面が第２樹脂層２９の上面にかかっているので、印刷時に樹脂がスクライブラインＳＬにまわりこんでしまうのを防止することができる。
まず、図４（ａ）に示すように、例えば、印刷用マスク１０の枠部１０ａがスクライブラインＳＬを保護するようにして、印刷用マスクを配置する。
例えば、第１樹脂層２６間のスクライブラインＳＬの幅Ｗ１は９６μｍ程度、第２樹脂層２９間のスクライブラインＳＬの幅Ｗ２は１９６μｍ程度であり、このような形状のスクライブラインに対して、例えば図３に示すような枠部の幅ａが２００μｍ程度となっている枠部１０ａを、一部が第２樹脂層２９の上面と接するようにして配置する。
さらに、樹脂ペーストを供給し、スキージを用いて樹脂を印刷用マスクの開口部へと押し込み、バッファ層１１を形成する。
ここで、例えば樹脂ペーストのＮｖ値は２６、粘度は１１０Ｐａ・ｓ、一回の樹脂供給量は１５ｇ、スキージはＪで９０°、スピードは５ｍｍ／秒とし、また、印圧は０ＭＰａ、背圧は０．０７ＭＰａ程度とする。
例えば、スキージと印刷用マスク１０のギャップは１５０μｍ程度として、バッファ層として必要な膜厚が得られるように設定し、これにより、印刷用マスク１０の上端よりさらに１５０μｍ程度高い表面となるようにバッファ層１１を形成する。
ここで、枠部１０ａの被印刷物側に面する表面が第２樹脂層２９の上面にかかっているので、印刷時に樹脂がスクライブラインＳＬにまわりこんでしまうのを防止することができる。
次に、図４（ｂ）に示すように、印刷用マスク１０を、スクライブラインＳＬ上から取り外すことで、バッファ層１１の印刷が完了する。
このとき、バッファ層として供給された樹脂の一部の樹脂ペースト１１ｒが、印刷時に被印刷物（ウェハ）側に向けられる印刷用マスク１０の面の反対側の面上に、また、印刷用マスク１０の枠部１０ａの側面から被印刷物側（ウェハ）に向けられる面に回り込んで、残留する。
上記のように印刷用マスクに残留した樹脂ペーストは、以下のようにして除去される。
このとき、バッファ層として供給された樹脂の一部の樹脂ペースト１１ｒが、印刷時に被印刷物（ウェハ）側に向けられる印刷用マスク１０の面の反対側の面上に、また、印刷用マスク１０の枠部１０ａの側面から被印刷物側（ウェハ）に向けられる面に回り込んで、残留する。
上記のように印刷用マスクに残留した樹脂ペーストは、以下のようにして除去される。
図５は、本実施形態に係る印刷用マスクの拭き取り装置の模式構成図である。
例えば、印刷用マスクの保持部（不図示）、スクレーパＳＣ、拭き取り部Ｈなどから構成される。
印刷用マスクの保持部は、印刷時に印刷物側（ウェハ）に向けられていた印刷用マスク１０の一方の面を下向きにして保持する。即ち、印刷時において使用されたままの姿勢で保持される。
例えば、印刷用マスクの保持部（不図示）、スクレーパＳＣ、拭き取り部Ｈなどから構成される。
印刷用マスクの保持部は、印刷時に印刷物側（ウェハ）に向けられていた印刷用マスク１０の一方の面を下向きにして保持する。即ち、印刷時において使用されたままの姿勢で保持される。
スクレーパＳＣは、印刷用マスクの他方の面上、即ち、印刷時に印刷物側（ウェハ）に向けられていた面の反対側の面上に残留した樹脂ペーストを、印刷用マスクから掻き落とす。
ここで、例えば、スクレーパＳＣと印刷用マスク１０のギャップをゼロ、印圧は０ＭＰａとする。
ここで、例えば、スクレーパＳＣと印刷用マスク１０のギャップをゼロ、印圧は０ＭＰａとする。
また、拭き取り部Ｈは、印刷用マスクの一方の面側、即ち、印刷時に印刷物側（ウェハ）に向けられていた面側から所定の領域Ｒで接触するように押し当てられ、この一方の面上を摺動して、印刷用マスクの一方の面側から樹脂ペーストを拭き取る。
ここで、スクレーパＳＣの樹脂ペーストの掻き落とし位置が、所定の領域Ｒ内となるように、スクレーパＳＣと拭き取り部Ｈが同期して動くように構成されている。
例えば、スクレーパＳＣを保持する部材の軸が、拭き取り部Ｈが印刷用マスクに接触する所定の領域Ｒの範囲内となるように、位置制御される。
例えば、スクレーパＳＣを保持する部材の軸が、拭き取り部Ｈが印刷用マスクに接触する所定の領域Ｒの範囲内となるように、位置制御される。
上記の本実施形態に係る印刷用マスクの拭き取り装置において、拭き取り部Ｈは、例えば、印刷用マスクの一方の面側、即ち、印刷時に印刷物側（ウェハ）に向けられていた面側に丸みをもって突出した形状の基台１２と、基台１２上で摺動可能に取り付けられた不織布１３とを有する構成となっている。
また、上記の不織布１３は、例えば、使用前の不織布ロール１３ａから引き出され、制御ロール１４ａ，１４ｂ，１４ｃなどにより導かれ、基台１２上に引き回されて使用後ロール１３ｂに巻き取られるロール状の不織布である。
ロールから連続的に引き出されて、基台上を摺動することにより、印刷用マスクに押し当てられる領域Ｒにおいて、常に使用前の不織布が供給され、樹脂ペーストの十分な拭き取りがなされる。不織布は、けばがほとんどでないことから、拭き取りを良好に行うことができる。
ロールから連続的に引き出されて、基台上を摺動することにより、印刷用マスクに押し当てられる領域Ｒにおいて、常に使用前の不織布が供給され、樹脂ペーストの十分な拭き取りがなされる。不織布は、けばがほとんどでないことから、拭き取りを良好に行うことができる。
図６（ａ）及び（ｂ）は、本実施形態に係る印刷用マスクの拭き取り装置を用いた拭き取り方法について説明する模式図である。
まず、保持部（不図示）により、上記のようにして使用し、樹脂ペースト１１ｒが残留した印刷用マスク１０を、印刷時に印刷物側（ウェハ）に向けられていた印刷用マスク１０の一方の面を下向きにして保持する。
まず、保持部（不図示）により、上記のようにして使用し、樹脂ペースト１１ｒが残留した印刷用マスク１０を、印刷時に印刷物側（ウェハ）に向けられていた印刷用マスク１０の一方の面を下向きにして保持する。
次に、図６（ａ）に示すように、スクレーパＳＣにより印刷用マスクの他方の面上に残留した樹脂ペースト１１ｒを掻き落とし、かつ、印刷用マスクの一方の面側から所定の領域Ｒで接触するように拭き取り部Ｈを押し当て、一方の面上を摺動させて、印刷用マスクの一方の樹脂ペースト１１ｒを拭き取る。
樹脂ペーストは、粘性が過度に高くなければ、重力の作用も働いて拭き取り部Ｈ側へ異動しやすいこともあり、拭き取り部Ｈを構成する不織布が毛細管現象などにより樹脂ペーストを吸収するので、拭き取り部Ｈが押し当てられた領域Ｒにおいて、残留している樹脂ペーストを十分清浄に拭き取ることが可能となっている。
樹脂ペーストは、粘性が過度に高くなければ、重力の作用も働いて拭き取り部Ｈ側へ異動しやすいこともあり、拭き取り部Ｈを構成する不織布が毛細管現象などにより樹脂ペーストを吸収するので、拭き取り部Ｈが押し当てられた領域Ｒにおいて、残留している樹脂ペーストを十分清浄に拭き取ることが可能となっている。
ここで、図６（ａ）から図６（ｂ）の状態へと動作するように、スクレーパＳＣにより印刷用マスク１０から樹脂ペースト１１ｒを掻き落とし、かつ、拭き取り部Ｈで印刷用マスク１０の一方の面側から樹脂ペーストを拭き取る際に、スクレーパＳＣの樹脂ペーストの掻き落とし位置が所定の領域Ｒ内となるように、スクレーパＣと拭き取り部を同期して動かす。掻き落とされた樹脂ペーストが拭き取り部Ｈに拭き取られると、樹脂ペーストの流れが発生して、速やかに不織布に吸収されていき、このようにして樹脂の残留量を格段に低減することができる。
即ち、例えば、スクレーパＳＣを保持する部材の軸が、拭き取り部Ｈが印刷用マスクに接触する所定の領域Ｒの範囲内となるように、位置制御して、スクレーパＳＣと拭き取り部Ｈを動かす。
即ち、例えば、スクレーパＳＣを保持する部材の軸が、拭き取り部Ｈが印刷用マスクに接触する所定の領域Ｒの範囲内となるように、位置制御して、スクレーパＳＣと拭き取り部Ｈを動かす。
例えば、拭き取り部Ｈとして、一方の面側に丸みをもって突出した形状の基台１２と、基台上で摺動可能に取り付けられた不織布１３とを有する拭き取り部を用いる。
また、不織布１３として、使用前の不織布のロール１３ａから引き出され、基台１２上に引き回され、使用後ロール１３ｂに巻き取られるロール状の不織布を用いる。
また、不織布１３として、使用前の不織布のロール１３ａから引き出され、基台１２上に引き回され、使用後ロール１３ｂに巻き取られるロール状の不織布を用いる。
上記のようにしてバッファ層を形成した後、図７（ａ）に示すように、例えば、バッファ層１１の樹脂硬化後に、研削により導電性ポスト３２の頭出しを行う。このときの条件は、例えば＃６００のホイールを用い、３５００ｒｐｍ、０．５ｍｍ／秒とする。
次に、図７（ｂ）に示すように、例えば、導電性ポスト３２に接続するように、例えばハンダボールの搭載、あるいはハンダペーストの印刷などにより、バンプ（突起電極）３３を形成する。
次に、図７（ｃ）に示すように、例えば、シリコン基板２０の裏面側からＢＧＲにより所望の薄さまで薄型化し、さらにブレードＢによりシリコン基板２０をダイシングして薄型個片化する。
特に、ダイシング工程においては、スクライブライン上のアライメントマークＭ２を参照して基板を位置合わせして行うことが可能であり、例えばスクライブラインの位置を自動的に認識して、ダイシングを自動的に行うことが可能となり、製造コストを抑制することができる。
以上で、図１に示す構成のＳｉＰ形態の半導体装置を形成することができる。
特に、ダイシング工程においては、スクライブライン上のアライメントマークＭ２を参照して基板を位置合わせして行うことが可能であり、例えばスクライブラインの位置を自動的に認識して、ダイシングを自動的に行うことが可能となり、製造コストを抑制することができる。
以上で、図１に示す構成のＳｉＰ形態の半導体装置を形成することができる。
上記の本実施形態の印刷用マスクの拭き取り装置及び拭き取り方法により、バッファ層など樹脂層の印刷時に印刷用マスクに残留する樹脂ペーストを、印刷用マスクの他方の面側から掻き落とし、かつ、同期して一方の面側から拭き取るので、印刷用マスクに残留する樹脂ペーストを容易に除去できる。
上記のように印刷用マスクを清浄に拭き取ることができ、一度の樹脂印刷で埋め込み可能となり、生産性が向上する。
また、枠部の被印刷物との接触面に対する樹脂の回りこみがないので、例えば１５ｇの樹脂ペーストの供給後、極少量の追加で連続印刷が可能である。
スクライブラインへの樹脂の回り込みが低減し、スクライブラインに樹脂が残らないことでダイシング性が向上する。
また、印刷用マスクの開口部を選択することで、ウェハ外周部に印刷をおこなわないことが可能となり、バッファ層印刷後の反りの低減に寄与する。
残留した樹脂があると、印刷用マスクの枠が次第に太くなり、スクライブラインが広がってくるなどの不具合があるが、印刷用マスクに残留する樹脂ペーストが減って、より清浄な印刷用マスクを使用できるので、より設計通りに樹脂絶縁層を印刷できるようになり、チップ外周部における配線露出を防止する。
また、枠部の被印刷物との接触面に対する樹脂の回りこみがないので、例えば１５ｇの樹脂ペーストの供給後、極少量の追加で連続印刷が可能である。
スクライブラインへの樹脂の回り込みが低減し、スクライブラインに樹脂が残らないことでダイシング性が向上する。
また、印刷用マスクの開口部を選択することで、ウェハ外周部に印刷をおこなわないことが可能となり、バッファ層印刷後の反りの低減に寄与する。
残留した樹脂があると、印刷用マスクの枠が次第に太くなり、スクライブラインが広がってくるなどの不具合があるが、印刷用マスクに残留する樹脂ペーストが減って、より清浄な印刷用マスクを使用できるので、より設計通りに樹脂絶縁層を印刷できるようになり、チップ外周部における配線露出を防止する。
図８は本実施形態の変形形態を示す模式図である。
例えば、例えば、互いに対向して配置された２つのスキージについて、図８に示すように、一方を本実施形態に係るスクレーパＳＣとして用い、他方を本来のスキージＳＱとして用いることができる。
例えば、スキージＳＱを用いて図面上右から左へと移動させて印刷を行い、次に、被印刷物から放された印刷用マスクに対して、スクレーパＳＣを用いて図面上左から右へ、残留した樹脂ペーストを掻き落とす構成である。
例えば、例えば、互いに対向して配置された２つのスキージについて、図８に示すように、一方を本実施形態に係るスクレーパＳＣとして用い、他方を本来のスキージＳＱとして用いることができる。
例えば、スキージＳＱを用いて図面上右から左へと移動させて印刷を行い、次に、被印刷物から放された印刷用マスクに対して、スクレーパＳＣを用いて図面上左から右へ、残留した樹脂ペーストを掻き落とす構成である。
例えば、スクレーパＳＣを傾けて使用することも可能であり、掻き落とす効率の高い姿勢を選択できる。
このような場合は、拭き取り部の中心も適当な距離ずらすことで、掻き落とされた樹脂が吸収されやすい位置に拭き取り部を配置する。
このような場合は、拭き取り部の中心も適当な距離ずらすことで、掻き落とされた樹脂が吸収されやすい位置に拭き取り部を配置する。
本発明は上記の説明に限定されない。
例えば、ＳｉＰとして、第１及び第２配線などに、インダクタンスやキャパシタなどの受動素子が形成されていてもよい。
実施形態においては、絶縁層中の配線として２層の配線（第１配線及び第２配線）が形成されているが、これに限らない。樹脂の絶縁層の層数も上記のような層数などに限定されない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
例えば、ＳｉＰとして、第１及び第２配線などに、インダクタンスやキャパシタなどの受動素子が形成されていてもよい。
実施形態においては、絶縁層中の配線として２層の配線（第１配線及び第２配線）が形成されているが、これに限らない。樹脂の絶縁層の層数も上記のような層数などに限定されない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の印刷用マスクの拭き取り装置は、システムインパッケージ形態など、半導体装置の樹脂絶縁層を印刷する際に用いられる印刷用マスクに残留する樹脂ペーストを拭き取る装置に適用できる。
本発明の印刷用マスクの拭き取り方法は、システムインパッケージ形態など、半導体装置の樹脂絶縁層を印刷する際に用いられる印刷用マスクに残留する樹脂ペーストを拭き取る方法に適用できる。
１０…印刷用マスク、１０ａ…枠部、１０ｂ…貫通開口部、１１…バッファ層、１１ｒ…残留ペースト、１２…基台、１３…不織布、１３ａ，１３ｂ…不織布ロール、１４ａ、１４ｂ、１４ｃ…制御ローラー、２０…シリコン基板、２１…下地絶縁膜、２４…第１半導体チップ、２４ａ…半導体本体部分、２４ｂ…パッド、２４ｃ…保護層、２４ｄ…ダイアタッチフィルム、２５…第２半導体チップ、２５ａ…半導体本体部分、２５ｂ…パッド、２５ｃ…保護層、２５ｄ…ダイアタッチフィルム、２６…第１樹脂層、２６ａ…開口部、２７…シード層、２８…銅層、２９…第２樹脂層、２９ａ…開口部、３０…シード層、３１…銅層、３２…導電性ポスト、３３…バンプ、Ｂ…ブレード、Ｍ１，Ｍ２…アライメントマーク、ＳＣ…スクレーパ、ＳＱ…スキージ
Claims (4)
- 印刷時に被印刷物側に向けられる印刷用マスクの一方の面を下向きにして前記印刷用マスクを保持する保持部と、
前記印刷用マスクの他方の面上に残留した樹脂ペーストを前記印刷用マスクから掻き落とすスクレーパと、
前記印刷用マスクの前記一方の面側に丸みをもって突出した形状の基台と、前記基台上で摺動可能に取り付けられた不織布とを有し、前記一方の面側から所定の領域で接触するように押し当てられ、前記一方の面上を摺動して、前記印刷用マスクの前記一方の面側から前記樹脂ペーストを拭き取る拭き取り部と
を有し、
前記スクレーパの前記樹脂ペーストの掻き落とし位置が前記所定の領域内となるように、前記スクレーパと前記拭き取り部が同期して動き、
前記被印刷物に樹脂層を印刷する前記印刷用マスクに残留した前記樹脂ペーストを拭き取る
印刷用マスクの拭き取り装置。 - 前記不織布が、使用前ロールから引き出され、前記基台上に引き回され、使用後ロールに巻き取られるロール状の不織布である
請求項１に記載の印刷用マスクの拭き取り装置。 - 被印刷物に樹脂層を印刷する印刷用マスクに残留した樹脂ペーストを拭き取るために、
印刷時に前記被印刷物側に向けられる前記印刷用マスクの一方の面を下向きにして前記印刷用マスクを保持する工程と、
スクレーパにより前記印刷用マスクの他方の面上に残留した前記樹脂ペーストを掻き落とし、かつ、前記印刷用マスクの前記一方の面側から所定の領域で接触するように、前記一方の面側に丸みをもって突出した形状の基台と、前記基台上で摺動可能に取り付けられた不織布とを有する拭き取り部を押し当て、前記一方の面上を摺動させて、前記印刷用マスクの前記一方の面側から前記樹脂ペーストを拭き取る工程と
を有し、
前記スクレーパにより前記印刷用マスクから前記樹脂ペーストを掻き落とし、かつ、前記印刷用マスクの前記一方の面側から前記樹脂ペーストを拭き取る工程において、前記スクレーパの前記樹脂ペーストの掻き落とし位置が前記所定の領域内となるように、前記スクレーパと前記拭き取り部が同期して動かす
印刷用マスクの拭き取り方法。 - 前記不織布として、使用前ロールから引き出され、前記基台上に引き回され、使用後ロールに巻き取られるロール状の不織布を用いる
請求項３に記載の印刷用マスクの拭き取り方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006237437A JP5055900B2 (ja) | 2006-09-01 | 2006-09-01 | 印刷用マスクの拭き取り装置及び拭き取り方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006237437A JP5055900B2 (ja) | 2006-09-01 | 2006-09-01 | 印刷用マスクの拭き取り装置及び拭き取り方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008060448A JP2008060448A (ja) | 2008-03-13 |
| JP5055900B2 true JP5055900B2 (ja) | 2012-10-24 |
Family
ID=39242811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006237437A Expired - Fee Related JP5055900B2 (ja) | 2006-09-01 | 2006-09-01 | 印刷用マスクの拭き取り装置及び拭き取り方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5055900B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120279651A1 (en) * | 2011-05-05 | 2012-11-08 | Wei Gu | Epoxy coating on substrate for die attach |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2547018B2 (ja) * | 1987-05-29 | 1996-10-23 | 松下電器産業株式会社 | スクリ−ン印刷機のクリ−ニング装置 |
| JP2003334923A (ja) * | 2002-05-17 | 2003-11-25 | Nec Kagoshima Ltd | スクリ−ン印刷装置のクリ−ニング方法およびクリ−ニング機構 |
| JP3953027B2 (ja) * | 2003-12-12 | 2007-08-01 | ソニー株式会社 | 半導体装置およびその製造方法 |
| JP4246110B2 (ja) * | 2004-05-17 | 2009-04-02 | パナソニック株式会社 | 印刷用マスクのクリーニング装置 |
-
2006
- 2006-09-01 JP JP2006237437A patent/JP5055900B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008060448A (ja) | 2008-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3953027B2 (ja) | 半導体装置およびその製造方法 | |
| US7981722B2 (en) | Semiconductor device and fabrication method thereof | |
| US8410614B2 (en) | Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same | |
| US8492896B2 (en) | Semiconductor apparatus and semiconductor apparatus unit | |
| JP2005322858A (ja) | 半導体装置の製造方法 | |
| JP2008016508A (ja) | 半導体装置およびその製造方法 | |
| JP4403407B2 (ja) | 半導体装置およびその製造方法 | |
| JP5830702B2 (ja) | 回路装置の製造方法 | |
| WO2012059003A1 (zh) | 芯片封装方法 | |
| JP4380551B2 (ja) | 半導体装置およびその製造方法 | |
| US20090218686A1 (en) | Semiconductor, semiconductor module, method for manufacturing the semiconductor module, and mobile apparatus | |
| JP5055900B2 (ja) | 印刷用マスクの拭き取り装置及び拭き取り方法 | |
| JP5466096B2 (ja) | 半導体装置及びその製造方法 | |
| JP5067056B2 (ja) | 半導体装置 | |
| JP4591100B2 (ja) | 半導体装置およびその製造方法 | |
| JP5055895B2 (ja) | 印刷用マスク、印刷用マスクの使用方法及び半導体装置の製造方法 | |
| JP2005175319A (ja) | 半導体装置およびその製造方法 | |
| JP4052237B2 (ja) | 半導体装置およびその製造方法 | |
| JP6216157B2 (ja) | 電子部品装置及びその製造方法 | |
| JP4894343B2 (ja) | 半導体装置の製造方法 | |
| JP5098211B2 (ja) | 半導体装置及びその製造方法 | |
| KR100596797B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
| JP2007103717A (ja) | 半導体装置及びその製造方法 | |
| JP2007103715A (ja) | 半導体装置及びその製造方法 | |
| JP2005340500A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090828 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |