JP2003218150A - モジュール部品 - Google Patents

モジュール部品

Info

Publication number
JP2003218150A
JP2003218150A JP2002014355A JP2002014355A JP2003218150A JP 2003218150 A JP2003218150 A JP 2003218150A JP 2002014355 A JP2002014355 A JP 2002014355A JP 2002014355 A JP2002014355 A JP 2002014355A JP 2003218150 A JP2003218150 A JP 2003218150A
Authority
JP
Japan
Prior art keywords
substrate
component
connection electrode
bump
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002014355A
Other languages
English (en)
Inventor
Naoki Miyaji
直己 宮地
Junko Kurokawa
順子 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Media Devices Ltd
Original Assignee
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Media Devices Ltd filed Critical Fujitsu Media Devices Ltd
Priority to JP2002014355A priority Critical patent/JP2003218150A/ja
Priority to PCT/JP2002/009038 priority patent/WO2003063232A1/ja
Priority to EP02767901A priority patent/EP1469512A1/en
Priority to KR10-2004-7011303A priority patent/KR20040081143A/ko
Priority to CNA028213939A priority patent/CN1579015A/zh
Priority to TW091121272A priority patent/TW560126B/zh
Publication of JP2003218150A publication Critical patent/JP2003218150A/ja
Priority to US10/815,664 priority patent/US20040238954A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

(57)【要約】 【課題】信頼性を損ねることなく複数の部品を搭載した
モジュール部品を提供する。 【解決手段】接続電極がメタライズされた基板と、前記
基板の長手方向に並べて前記基板に搭載され、それぞれ
バンプを介して前記接続電極と電気的に接続された複数
個の部品を有し、前記複数個の部品を前記基板の接続電
極に接続するバンプの高さが、前記基板の長手方向の中
央領域に位置するバンプの高さを基準にして、前記基板
の辺部に向かって大きくなるように設定されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、弾性表面波素子等
の部品を搭載封入して構成されるモジュール部品に関す
る。
【０００２】
【従来の技術】近年電子機器の小型化が進み、特に携帯
電話端末においては、搭載される電子部品の小型薄型化
が要求されている。一方、製造の容易化及び小型化のた
めに複数のチップ部品をパッケージに搭載したモジュー
ル部品が用いられている。
【０００３】図１は、モジュール部品のパッケージ断面
を示す図である。パッケージは、チップキャリア基板１
とチップキャリア周辺立壁（パッケージチップ）２−
１，２−２によりチップキャリアを構成し、複数の電子
部品を収容する。さらに、キャップ３によりパッケージ
空間４内に複数のチップ部品が搭載封止される。
【０００４】チップキャリアは、基板１に電極がメタラ
イズされたアルミナ層を焼成して形成される。この時、
一例としてパッケージの幅Ｌが３ｍｍ程度と想定すると
焼成により基板１において、最大寸法０．０３０ｍｍの
反りＭＤを生じ、結果としてチップ部品が搭載されるチ
ップキャリア基板１に０．０１０〜０．０２５ｍｍの高
低差２−２が生じてしまう。
【０００５】これにより、複数のチップ部品がチップキ
ャリアに搭載された状態は図２に示すようになる。図２
Ａはキャップ３を外した状態のチップキャリア断面図で
あり、図２Ｂはチップキャリアを上面からみた図であ
り、３つのチップ部品２０〜２２が基板１に並べて搭載
されている。
【０００６】チップ部品２０〜２２はそれぞれが、バン
プ２３を介してメタライズされた接続電極２４に電気的
に接続される。この時、図２Ａに示すように、基板１の
反りＭＤにより、複数のチップ部品を水平に配置するこ
とが困難である。これにより製造過程において困難さが
生じることになる。
【０００７】また、特開２０００−１５１３４６号公報
に示されるようなチップ部品を積層されたモジュール部
品を製造する場合にも高さ方向の不均一により、搭載さ
れるチップ部品の特性、従って、パッケージ部品の総合
的特性にも影響を与え、信頼性を損ねるおそれがある。
【０００８】
【発明が解決しようとする課題】したがって、本発明の
目的は、信頼性を損ねることなく複数の部品を搭載した
モジュール部品を提供することにある。
【０００９】さらに、本発明の目的は、複数の部品を積
層してより多くの部品を搭載可能にしたモジュール部品
を提供することにある。
【００１０】
【課題を解決するための手段】上記の本発明の目的を達
成するモジュール部品は、その第１の態様として、接続
電極がメタライズされた基板と、前記基板の長手方向に
並べて前記基板に搭載され、それぞれバンプを介して前
記接続電極と電気的に接続された複数個の部品を有し、
前記複数個の部品を前記基板の接続電極に接続するバン
プの高さが、前記基板の長手方向の中央領域に位置する
バンプの高さを基準にして、前記基板の辺部に向かって
大きくなるように設定されていることを特徴とする。
【００１１】上記の本発明の目的を達成するモジュール
部品は、その第２の態様として、接続電極がメタライズ
された基板と、前記基板に搭載され、バンプを介して前
記接続電極と電気的に接続された部品を有し、前記部品
は、前記基板の長手方向に対して少なくとも３個のバン
プにより前記接続電極に接続され、前記複数個のバンプ
の高さが、中央領域に位置するバンプの高さを基準にし
て、前記基板の辺部に向かって大きくなるように設定さ
れていることを特徴とする。
【００１２】上記の本発明の目的を達成するモジュール
部品は、その第３の態様として、接続電極がメタライズ
された基板と、前記基板の長手方向に並べて前記基板に
搭載され、それぞれバンプを介して前記接続電極と電気
的に接続された複数個の部品を有し、前記複数の部品が
前記バンプを介して接続される接続電極の高さが、前記
基板の中央領域に位置するバンプに対応する接続電極の
高さを基準にして、前記基板の辺部に向かって大きくな
るように設定されていることを特徴とする。
【００１３】さらに、上記の本発明の目的を達成するモ
ジュール部品は、その第４の態様として、接続電極がメ
タライズされた基板と、前記基板に搭載され、バンプを
介して前記接続電極と電気的に接続された部品を有し、
前記部品は、前記基板の長手方向に対し、少なくとも３
個のバンプにより前記接続電極に接続され、前記複数個
のバンプのそれぞれに対応する接続電極の高さが、中央
領域に位置するバンプに対応する接続電極の高さを基準
にして、前記基板の辺部に向かって大きくなるように設
定されていることを特徴とする。
【００１４】上記の本発明の目的を達成するモジュール
部品は、その第５の態様として、接続電極がメタライズ
された第１の基板と、前記第１の基板に搭載され、バン
プを介して前記接続電極と電気的に接続された第１の部
品と、前記第１の部品に対応する領域が刳り抜かれ、前
記第１の基板に積層され、接続電極がメタライズされた
第２の基板と、前記第１の部品上で前記第２の基板に搭
載され、バンプを介して前記接続電極と電気的に接続さ
れた第２の部品を有し、前記第１の部品若しくは前記第
２の部品は、複数個の部品であり、前記複数の部品は、
対応する第１又は第２の基板に並べて搭載され、且つこ
れらの複数の部品が前記バンプを介して接続される前記
接続電極の高さが、対応する前記第１の基板又は第２の
基板の長手方向の中央領域に位置するバンプに対する接
続電極の高さを基準にして、前記第１の基板若しくは第
２の基板の辺部に向かって大きくなるように設定されて
いることを特徴とする。
【００１５】また、上記の本発明の目的を達成するモジ
ュール部品は、その第６の態様として、接続電極がメタ
ライズされた第１の基板と、前記第１の基板に搭載さ
れ、バンプを介して前記接続電極と電気的に接続された
第１の部品と、前記第１の部品に対応する領域が刳り抜
かれ、前記第１の基板に積層され、接続電極がメタライ
ズされた第２の基板と、前記第１の部品上で前記第２の
基板に搭載され、バンプを介して前記接続電極と電気的
に接続された第２の部品を有し、前記第１の部品若しく
は前記第２の部品は、対応する前記第１の基板若しくは
前記第２の基板の長手方向に対し、少なくとも３個のバ
ンプにより前記接続電極に接続され、前記複数個のバン
プの高さが、中央領域に位置するバンプの高さを基準に
して、対応する前記第１の基板若しくは前記第２の基板
の辺部に向かって大きくなるように設定されていること
を特徴とする。
【００１６】上記の本発明の目的を達成するモジュール
部品は、その第７の態様として、前記第１〜第６の態様
の何れかにおいて、前記基板は、アルミナ層に電極をメ
タライズした後に、焼成されたセラミック基板であるこ
とを特徴とする。
【００１７】また、上記の本発明の目的を達成するモジ
ュール部品は、その第８の態様として、前記第１〜第６
の態様の何れかにおいて、前記部品は、前記バンプを介
して搭載される基板に対向する面に櫛形電極が形成され
た弾性表面波素子であって、更に前記基板の周辺に形成
されたパッケージチップとキャップ構造により前記部品
が封止されていることを特徴とする。
【００１８】さらに、上記の本発明の目的を達成するモ
ジュール部品は、その第９の態様として、前記第３〜第
５の態様のいずれかにおいて、前記接続電極の高さが、
接続電極の層数により設定されることを特徴とする。
【００１９】本発明の特徴は、更に図面に従い以下に説
明される発明の実施の形態から明らかになる。
【００２０】
【発明の実施の形態】図３は、本発明の第１の実施の形
態例を示す図である。図３Ａは、キャップ３を外した状
態のチップキャリア断面図であり、図３Ｂはチップキャ
リアの上面からみた図であり、２つのチップ部品２０〜
２１がチップキャリアの基板１に並べて搭載されてい
る。
【００２１】この実施の形態例の特徴は、チップキャリ
アの基板１の反りに対応して、複数のチップ部品２０，
２１をメタライズされた接続電極２４に接続するバンプ
２３−１、２３−２の大きさを変えている点にある。
【００２２】すなわち、図３の実施の形態例では、基板
１上に接続電極２４がメタライズされており、これに複
数個（図３においては２個）のチップ部品２０，２１が
バンプ２３−１，２３−２を介して搭載されている。
【００２３】さらに、前記複数のチップ部品２０，２１
を前記基板１の接続電極２４に接続するバンプの高さ
が、前記基板１の長手方向（図の横方向）の中央領域に
位置するバンプ２３−１の高さを基準にして、前記基板
１の辺部に向かって大きくなる（バンプ２３−２参照）
ように設定されている。
【００２４】ここで、中央領域に位置するバンプ２３−
１の高さに対して、基板１の辺部に向かって大きくなる
バンプの高さの変化は、基板１の反りの大きさに対応し
て与えるようにすればよい。これにより、チップキャリ
アの基板１の反りに対応して、バンプの高さが調整さ
れ、チップ部品２０，２１を水平に搭載可能である。以
下の実施の形態例においても同様である。
【００２５】図４は、第２の実施の形態例であり、図３
の実施の形態例と同様に、図４Ａは、キャップ３を外し
たチップキャリア断面図であり、図４Ｂはチップキャリ
アの上面からみた図であり、同様に２つのチップ部品２
０〜２１が搭載されている。
【００２６】この実施の形態例の特徴は、バンプ２３の
大きさを均一としている。これに対し、複数のチップ部
品２０、２１がバンプ２３を介して接続される接続電極
の高さを、前記基板１の中央領域に位置するバンプ２３
に対応する接続電極２４−１の高さを基準にして、前記
基板１の辺部に向かって大きくなるように設定されてい
る。
【００２７】このために、図４の実施の形態では、前記
基板１の中央領域に位置する第１のメタライズ層２４−
１を基準にして、前記基板１の辺部に近いメタライズ層
は、第１のメタライズ層２４−１とその上に重ねて形成
される第２のメタライズ層２４−２により２層構造とし
て構成されている。
【００２８】これにより、前記基板１の中央領域に位置
するバンプ２３に対応する接続電極２４−１の高さを基
準にして、前記基板１の辺部に向かって接続電極の高さ
が大きくなるように設定される。
【００２９】ここで、中央領域に位置するバンプ２３−
１の高さに対して、基板１の辺部に向かって大きくなる
接続電極の高さ即ち、接続電極を重ねる層数は、基板１
の反りの大きさに対応して与えるようにすればよい。こ
れにより、チップキャリアの基板１の反りに対応して、
バンプの高さが調整されるのでチップ部品２０，２１
は、水平に搭載可能である。
【００３０】なお、図４の実施の形態において、第１の
メタライズ層２４−１と２４−２による２層構造ではな
く、単一層あるいは、２層以上の多層としてそれぞれの
接続電極の厚さを調整することも可能である。
【００３１】図５は、本発明の第３の実施の形態例であ
り、上記の各実施の形態例と同様に、図５Ａは、キャッ
プ３を外したチップキャリア断面図であり、図５Ｂはチ
ップキャリアの上面からみた図である。ただし、この実
施の形態例では１個のチップ部品２０が搭載されてい
る。
【００３２】さらに、このチップ部品２０には、前記基
板１の長手方向に対し、少なくとも３個以上（図５の実
施の形態例では４個）のバンプ２３−１，２３−２を介
して基板１の接続電極２４に接続され、搭載されてい
る。
【００３３】この実施の形態例においては、図３の実施
の形態例と同様に、中央領域に位置するバンプ２３−１
の高さを基準にして、基板１の辺部に向かって、バンプ
２３−２の高さを大きくしている。これにより、チップ
部品２０の電極が、正しく基板１に形成された電極２４
に接続されることが可能である。
【００３４】ここで、前記基板１の長手方向に対し、少
なくとも３個以上とするバンプの数が奇数個である場合
は、中央の１個のバンプの高さが基準となり、偶数個で
ある場合は、中央領域の２個のバンプの高さが基準とな
る。なお、この図５の実施の形態においても図４の実施
の形態例と同様にバンプの高さを変えずに、接続電極２
４の高さを変えるように構成することも可能である。
【００３５】図６は、更に本発明の第４の実施の形態例
を示す図である。
【００３６】図６Ａは、パッケージの断面図であり、図
６Ｂはキャップ３を透過してチップキャリアの上面から
みた平面図である。図６の実施の形態例は、複数のチッ
プ部品を搭載するモジュールの小型化、特に設置面積を
小さくできる構成である。
【００３７】すなわち、先に言及した特開２０００−１
５１３４６号に記載された発明と同様に複数層にチップ
部品を積重ねた部品パッケージの構成に本発明を適用し
た実施の形態例である。
【００３８】接続電極２４−１がメタライズされた第１
の基板１にバンプ２３−１を介して前記接続電極２４−
１と電気的に接続された第１のチップ部品２０が搭載さ
れている。
【００３９】さらに、この第１のチップ部品２０に対応
する領域が刳り抜かれ、前記第１の基板１に積層され、
接続電極２４−２がメタライズされた第２の基板１０を
有している。
【００４０】前記第１のチップ部品２０上に対応する位
置で、第２の基板１０に形成された接続電極２４−２と
電気的に接続された複数（図６の例では２個）の第２の
チップ部品２１、２２が、第２の基板１０上に搭載され
ている。
【００４１】ここで、特徴として、前記第１のチップ部
品２０若しくは前記第２のチップ部品２１，２２は、バ
ンプ２３−１，２３−２と接続電極２４−１，２４−２
との関係において、先に説明した実施の形態例の特徴を
利用している。
【００４２】すなわち、対応する前記第１の基板１に
は、１個のチップ２０が搭載されている。このとき、チ
ップ２０と、基板１との関係は，図５により説明したと
同様である。チップ２０は、基板１の長手方向に対し、
少なくとも３個のバンプ２３−１により接続電極２４−
１に接続されている。
【００４３】そして、複数個のバンプ２３−１の高さ
が、中央領域に位置するバンプの高さを基準に、対応す
る前記第１の基板１の辺部に向かって大きくなるように
設定されている。この際、バンプ２３−１の高さの変化
は、基板１の反りの大きさに対応して与えるようにすれ
ばよい。これにより、チップキャリアの基板１の反りに
対応して、バンプの高さが調整されているのでチップ部
品２０は、水平に搭載可能である。
【００４４】一方、図６において、チップ２０上に対応
し、且つ第２の基板１０上にチップ２１，２２が搭載さ
れている。このとき、第２の基板１０とチップ２１，２
２の関係は、図３と同様である。第２の基板１０の長手
方向の中央領域に位置するバンプの高さを基準にして、
前記第２の基板若しくは第２の基板の辺部に向かって、
接続電極２４−２の高さが大きくなるように設定された
バンプにより接続されている。
【００４５】この時、バンプの高さ或いは、接続電極の
高さの変化は、先の実施の形態例と同様に、基板１０の
反りの大きさに対応して与えるようにすればよい。これ
により、チップキャリアの基板１０の反りに対応して、
バンプの高さが調整されているのでチップ部品２１、２
２は、水平に搭載可能である。
【００４６】なお、チップ２０、２１，２２のバンプ２
３−１，２３−２を介しての接続電極２４−１，２４−
２との接続は、バンプの高さを変えずに、チップ２０、
２１及び２２が接続される接続電極２４−１，２４−２
の高さを図４と同様に、変化させるようにしても良い。
【００４７】図６において、更に第２の基板１０上に
は、キャリアチップ１１が設けられている。さらに、こ
のキャリアチップ１１上にキャップ３が被せられてチッ
プ部品２０〜２２が搭載封止される。
【００４８】ここで、図６の実施の形態において、第１
の基板１には、１個のチップ２０が搭載され、第２の基
板１０の２個のチップ２１，２２が搭載されるように示
されているが、本発明の適用はこれに限定されないで、
逆の関係にあっても良い。すなわち、第１の基板１に複
数個のチップ部品を、そして、第２の基板１０に１個の
チップ部品を搭載するように構成しても良い。
【００４９】あるいは、第１の基板１及び、第２の基板
１０のそれぞれに単一又は複数のチップ部品を搭載して
も良い。この場合の、チップ部品がバンプを介して接続
電極に接続される関係は、図３〜図５に示した通りであ
る。
【００５０】なお、上記実施の形態例において、チップ
部品として、弾性表面波素子が適用可能であるが、その
他のいずれの目的の部品であっても、本発明の適用が制
限されるものではない。
【００５１】
【発明の効果】上記に実施の形態例を図面に従い説明し
たように、本発明により、信頼性を損ねることなく複数
の部品を搭載したモジュール部品の提供及び、部品を積
層してより多くの部品を搭載可能にしたモジュール部品
が提供可能である。
【図面の簡単な説明】
【図１】モジュール部品のパッケージ断面を示す図であ
る。
【図２】複数のチップ部品がチップキャリアに搭載され
た状態を示す図である。
【図３】本発明の第１の実施の形態例を示す図である。
【図４】本発明の第２の実施の形態例を示す図である。
【図５】本発明の第３の実施の形態例を示す図である。
【図６】本発明の第４の実施の形態例を示す図である。
【符号の説明】
１ チップキャリア基板１ ２−１，２−２ チップキャリア周辺立壁 ３ チップキャリアキャップ ４ パッケージ空間 ２０〜２２ チップ部品 ２３ バンプ ２４ 接続電極
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｈ 9/25 Ｆターム(参考） 5J097 AA24 AA30 HA04 JJ01 JJ09 KK10 LL08

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】接続電極がメタライズされた基板と、 前記基板の長手方向に並べて前記基板に搭載され、それ
    ぞれバンプを介して前記接続電極と電気的に接続された
    複数個の部品を有し、 前記複数個の部品を前記基板の接続電極に接続するバン
    プの高さが、前記基板の長手方向の中央領域に位置する
    バンプの高さを基準にして、前記基板の辺部に向かって
    大きくなるように設定されていることを特徴とするモジ
    ュール部品。
  2. 【請求項２】接続電極がメタライズされた基板と、 前記基板に搭載され、バンプを介して前記接続電極と電
    気的に接続された部品を有し、 前記部品は、前記基板の長手方向に対して少なくとも３
    個のバンプにより前記接続電極に接続され、 前記複数個のバンプの高さが、中央領域に位置するバン
    プの高さを基準にして、前記基板の辺部に向かって大き
    くなるように設定されていることを特徴とするモジュー
    ル部品。
  3. 【請求項３】接続電極がメタライズされた基板と、 前記基板の長手方向に並べて前記基板に搭載され、それ
    ぞれバンプを介して前記接続電極と電気的に接続された
    複数個の部品を有し、 前記複数の部品が前記バンプを介して接続される接続電
    極の高さが、前記基板の中央領域に位置するバンプに対
    応する接続電極の高さを基準にして、前記基板の辺部に
    向かって大きくなるように設定されていることを特徴と
    するモジュール部品。
  4. 【請求項４】接続電極がメタライズされた基板と、 前記基板に搭載され、バンプを介して前記接続電極と電
    気的に接続された部品を有し、 前記部品は、前記基板の長手方向に対し、少なくとも３
    個のバンプにより前記接続電極に接続され、 前記複数個のバンプのそれぞれに対応する接続電極の高
    さが、中央領域に位置するバンプに対応する接続電極の
    高さを基準にして、前記基板の辺部に向かって大きくな
    るように設定されていることを特徴とするモジュール部
    品。
  5. 【請求項５】請求項１〜４のいずれかにおいて、 前記基板は、アルミナ層に電極をメタライズした後に、
    焼成されたセラミック基板であることを特徴とするモジ
    ュール部品。
  6. 【請求項６】請求項１〜４のいずれかにおいて、 前記部品は、前記バンプを介して搭載される基板に対向
    する面に櫛形電極が形成された弾性表面波素子であっ
    て、 更に前記基板の周辺に形成されたパッケージチップとキ
    ャップ構造により前記部品が封止されていることを特徴
    とするモジュール部品。
  7. 【請求項７】請求項３又は４において、 前記接続電極の高さが、接続電極の層数により設定され
    ることを特徴とするモジュール部品。
  8. 【請求項８】接続電極がメタライズされた第１の基板
    と、 前記第１の基板に搭載され、バンプを介して前記接続電
    極と電気的に接続された第１の部品と、 前記第１の部品に対応する領域が刳り抜かれ、前記第１
    の基板に積層され、接続電極がメタライズされた第２の
    基板と、 前記第１の部品上で前記第２の基板に搭載され、バンプ
    を介して前記接続電極と電気的に接続された第２の部品
    を有し、 前記第１の部品若しくは前記第２の部品は、複数個の部
    品であり、 前記複数の部品は、対応する第１又は第２の基板に並べ
    て搭載され、且つこれらの複数の部品が前記バンプを介
    して接続される前記接続電極の高さが、対応する前記第
    １の基板又は第２の基板の長手方向の中央領域に位置す
    るバンプに対する接続電極の高さを基準にして、前記第
    １の基板若しくは第２の基板の辺部に向かって大きくな
    るように設定されていることを特徴とするモジュール部
    品。
  9. 【請求項９】接続電極がメタライズされた第１の基板
    と、 前記第１の基板に搭載され、バンプを介して前記接続電
    極と電気的に接続された第１の部品と、 前記第１の部品に対応する領域が刳り抜かれ、前記第１
    の基板に積層され、接続電極がメタライズされた第２の
    基板と、 前記第１の部品上で前記第２の基板に搭載され、バンプ
    を介して前記接続電極と電気的に接続された第２の部品
    を有し、 前記第１の部品若しくは前記第２の部品は、対応する前
    記第１の基板若しくは前記第２の基板の長手方向に対
    し、少なくとも３個のバンプにより前記接続電極に接続
    され、 前記複数個のバンプの高さが、中央領域に位置するバン
    プの高さを基準にして、対応する前記第１の基板若しく
    は前記第２の基板の辺部に向かって大きくなるように設
    定されていることを特徴とするモジュール部品。
  10. 【請求項１０】請求項８又は９のいずれかにおいて、 前記部品は、前記バンプを介して搭載される基板に対向
    する面に櫛形電極が形成された弾性表面波素子であっ
    て、 更に前記基板の周辺に形成されたパッケージチップとキ
    ャップ構造により前記部品が封止されていることを特徴
    とするモジュール部品。
  11. 【請求項１１】請求項８又は９のいずれかにおいて、 前記基板は、アルミナ層に電極をメタライズした後に、
    焼成されたセラミック基板であることを特徴とするモジ
    ュール部品。
  12. 【請求項１２】請求項８において、 前記接続電極の高さが、接続電極の層数により設定され
    ることを特徴とするモジュール部品。
JP2002014355A 2002-01-23 2002-01-23 モジュール部品 Pending JP2003218150A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002014355A JP2003218150A (ja) 2002-01-23 2002-01-23 モジュール部品
PCT/JP2002/009038 WO2003063232A1 (en) 2002-01-23 2002-09-05 Module device
EP02767901A EP1469512A1 (en) 2002-01-23 2002-09-05 Module device
KR10-2004-7011303A KR20040081143A (ko) 2002-01-23 2002-09-05 모듈 부품
CNA028213939A CN1579015A (zh) 2002-01-23 2002-09-05 模块部件
TW091121272A TW560126B (en) 2002-01-23 2002-09-17 Module component
US10/815,664 US20040238954A1 (en) 2002-01-23 2004-04-02 Module component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002014355A JP2003218150A (ja) 2002-01-23 2002-01-23 モジュール部品

Publications (1)

Publication Number Publication Date
JP2003218150A true JP2003218150A (ja) 2003-07-31

Family

ID=27606092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002014355A Pending JP2003218150A (ja) 2002-01-23 2002-01-23 モジュール部品

Country Status (7)

Country Link
US (1) US20040238954A1 (ja)
EP (1) EP1469512A1 (ja)
JP (1) JP2003218150A (ja)
KR (1) KR20040081143A (ja)
CN (1) CN1579015A (ja)
TW (1) TW560126B (ja)
WO (1) WO2003063232A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667299B2 (en) 2004-01-27 2010-02-23 Panasonic Corporation Circuit board and method for mounting chip component
WO2013128541A1 (ja) * 2012-02-27 2013-09-06 太陽誘電株式会社 弾性波デバイス
US8698311B2 (en) 2011-09-19 2014-04-15 Samsung Electronics Co., Ltd. Package substrate and semiconductor package including the same
WO2016189951A1 (ja) * 2015-05-26 2016-12-01 株式会社村田製作所 フィルタ装置
WO2018061394A1 (ja) * 2016-09-27 2018-04-05 株式会社村田製作所 電子部品
WO2020262028A1 (ja) * 2019-06-25 2020-12-30 株式会社村田製作所 高周波モジュール及び通信装置
WO2024018792A1 (ja) * 2022-07-20 2024-01-25 株式会社村田製作所 電子部品

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891123B2 (ja) * 2003-02-06 2007-03-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004259886A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP4069771B2 (ja) * 2003-03-17 2008-04-02 セイコーエプソン株式会社 半導体装置、電子機器および半導体装置の製造方法
JP2004281919A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281920A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US7803693B2 (en) 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
US8299596B2 (en) * 2010-12-14 2012-10-30 Stats Chippac Ltd. Integrated circuit packaging system with bump conductors and method of manufacture thereof
WO2015098792A1 (ja) * 2013-12-25 2015-07-02 株式会社村田製作所 弾性波フィルタデバイス
JP2018032848A (ja) * 2016-08-25 2018-03-01 株式会社村田製作所 半導体装置
KR102217746B1 (ko) * 2016-10-28 2021-02-19 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244625A (ja) * 1988-03-26 1989-09-29 Mitsubishi Electric Corp 半導体装置
JPH07249657A (ja) * 1994-03-10 1995-09-26 Hitachi Ltd 半導体集積回路装置
JPH09129774A (ja) * 1995-10-27 1997-05-16 Fujitsu Ltd バンプグリッドアレイ型パッケージ及び基板並びに実装構造
JPH09246324A (ja) * 1996-03-08 1997-09-19 Hitachi Ltd 電子部品及びそのバンプ形成方法
KR100418550B1 (ko) * 1998-12-29 2004-02-11 가부시끼가이샤 도시바 탄성표면파 장치
JP3726998B2 (ja) * 1999-04-01 2005-12-14 株式会社村田製作所 表面波装置
JP2000349184A (ja) * 1999-06-07 2000-12-15 Ricoh Co Ltd 電子装置及びその製造方法
JP2002009570A (ja) * 2000-06-26 2002-01-11 Matsushita Electric Ind Co Ltd 電子部品とその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667299B2 (en) 2004-01-27 2010-02-23 Panasonic Corporation Circuit board and method for mounting chip component
US8698311B2 (en) 2011-09-19 2014-04-15 Samsung Electronics Co., Ltd. Package substrate and semiconductor package including the same
WO2013128541A1 (ja) * 2012-02-27 2013-09-06 太陽誘電株式会社 弾性波デバイス
JPWO2013128541A1 (ja) * 2012-02-27 2015-07-30 太陽誘電株式会社 弾性波デバイス
US9667221B2 (en) 2012-02-27 2017-05-30 Taiyo Yuden Co., Ltd. Acoustic wave device
WO2016189951A1 (ja) * 2015-05-26 2016-12-01 株式会社村田製作所 フィルタ装置
WO2018061394A1 (ja) * 2016-09-27 2018-04-05 株式会社村田製作所 電子部品
US11817846B2 (en) 2016-09-27 2023-11-14 Murata Manufacturing Co., Ltd. Electronic component
WO2020262028A1 (ja) * 2019-06-25 2020-12-30 株式会社村田製作所 高周波モジュール及び通信装置
US11637576B2 (en) 2019-06-25 2023-04-25 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device
WO2024018792A1 (ja) * 2022-07-20 2024-01-25 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
TW560126B (en) 2003-11-01
KR20040081143A (ko) 2004-09-20
EP1469512A1 (en) 2004-10-20
US20040238954A1 (en) 2004-12-02
WO2003063232A1 (en) 2003-07-31
CN1579015A (zh) 2005-02-09

Similar Documents

Publication Publication Date Title
JP2003218150A (ja) モジュール部品
US7336017B2 (en) Stack type surface acoustic wave package, and method for manufacturing the same
US20180062618A1 (en) Embedded rf filter package structure and method of manufacturing thereof
JP3286917B2 (ja) 電子部品用パッケージおよび電子部品
JP4068336B2 (ja) 半導体装置
KR20140039736A (ko) 스택 패키지 및 그 제조 방법
CN110622300B (zh) 电子部件搭载用基板、电子装置以及电子模块
US7876168B2 (en) Piezoelectric oscillator and method for manufacturing the same
US7183619B2 (en) Surface acoustic wave apparatus
US20040207059A1 (en) Package structure with a cavity
JP2001189417A (ja) 半導体モジュールパッケージ
US20040209387A1 (en) Method for making a package structure with a cavity
JP2007221133A (ja) 集積回路パッケージ
JPH0992780A (ja) 多層配線基板及び表面実装型電子部品の実装方法
JP3538774B2 (ja) 配線基板
JP2500310B2 (ja) 半導体装置
JP4566046B2 (ja) 多数個取り配線基板
JP2004254251A (ja) 表面実装型圧電振動子及び絶縁性パッケージ
JP2004281473A (ja) 配線基板
JP2002359343A (ja) 半導体装置
JP2006279483A (ja) 表面実装型弾性表面波デバイス
JP2004135092A (ja) 表面実装型ｓａｗデバイス
EP1793658B1 (en) Wiring board and wiring board module
JP2005130071A (ja) 圧電デバイスのパッケージ構造
WO2002073693A1 (fr) Dispositif à semi-conducteurs