JP2002009570A - 電子部品とその製造方法 - Google Patents
電子部品とその製造方法Info
- Publication number
- JP2002009570A JP2002009570A JP2000190914A JP2000190914A JP2002009570A JP 2002009570 A JP2002009570 A JP 2002009570A JP 2000190914 A JP2000190914 A JP 2000190914A JP 2000190914 A JP2000190914 A JP 2000190914A JP 2002009570 A JP2002009570 A JP 2002009570A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- package
- support
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
の実装面が平面でなくても、各バンプと支持体上に設け
た金属層とは同等の接合強度を有する電子部品を提供す
ることを目的とする。 【解決手段】 金属層4を有するパッケージ3と、この
金属層4上に複数のバンプ6a,6bを介して実装する
SAW素子7とを備え、パッケージ3のSAW素子7の
実装部分は、中央部が外周部よりも厚いものであり、バ
ンプ6a,6bはSAW素子7の外周部よりも中央部を
小さくしたものであり、バンプ6a,6bを介して金属
層に加わる力のばらつきを低減することができるので上
記目的を達成することができる。
Description
スなど、パッケージなどの支持体にバンプを介して素子
を実装した電子部品とその製造方法に関するものであ
る。
Wデバイスの断面図である。
極101、及びこの櫛形電極101に電気的に接続する
ように形成した接続電極102を有するSAW素子10
3を作製する。
02上にバンプ104を複数作製する。
用いて作製したパッケージ105にパッケージ電極10
6とSAW素子103とがバンプ104を介して電気的
に接続するように実装する。
で封止することによりSAWデバイスを作製していた。
は、セラミック材料を開口部を有する箱状に形成すると
共に、パッケージ電極106を設けた後焼成したもので
ある。そのため焼成時にセラミック材料が収縮すること
により、パッケージ105のSAW素子103の実装面
に反りが生じ外周部より中央部が高くなっている。
04はほぼ同一形状である。
に実装しようとすると、SAW素子103の中央部のバ
ンプには大きな力がかかり、外周部のバンプには中央部
のバンプにかかる力ほど大きな力がかからない。
ばらつきを生じるという問題点を有していた。
子を実装する支持体の実装面が平面でなくても、各バン
プと支持体上に設けた金属層とは同等の接合強度を有す
る電子部品を提供することを目的とするものである。
に本発明の電子部品は、表面に金属層を有する支持体
と、この金属層上に複数のバンプを介して実装する素子
とを備え、前記支持体と前記素子との距離が短い部分ほ
ど前記バンプを小さくしたものであり、上記目的を達成
することができる。
は、表面に金属層を有する支持体と、この金属層上に複
数のバンプを介して実装する素子とを備え、前記支持体
と前記素子との距離が短い部分ほど前記バンプを小さく
した電子部品であり、実装時に支持体と前記素子との距
離が短い部分のバンプに大きな力がかかるのを防止でき
るので金属層とは同等の接合強度を有するものとなる。
数の電極およびこの電極上にバンプを作製する第1の工
程と、次に表面に金属層を有する支持体に前記バンプと
前記金属層とを接合して前記素子を実装する第2の工程
とを備え、前記第1の工程において前記支持体と前記素
子との距離が短い部分ほど前記素子と垂直方向の断面積
が小さいバンプを作製する電子部品の製造方法であり、
実装時に支持体と前記素子との距離が短い部分のバンプ
に大きな力がかかるのを防止できるので金属層とは同等
の接合強度を有するものとなる。
の距離が短い部分ほど低い高さのバンプを作製する請求
項2に記載の電子部品の製造方法であり、素子を確実に
水平に保持しながらバンプと金属層との接合を行うこと
ができるので、各バンプと金属層とは同等の接合強度を
有するものとなる。
の距離が短い部分ほど前記素子と平行方向の断面積が小
さいバンプを作製する請求項2に記載の電子部品の製造
方法であり、実装時に支持体と素子との距離が短い部分
のバンプに大きな力がかかるのを防止でき均等な力でバ
ンプと金属層との接合を行うことができるので、各バン
プと金属層とは同等な接合強度を有するものとなる。
バイスを例に図面を参照しながら説明する。
けるリッドで封止する前のSAWデバイスの断面図、図
2(a)〜(d)は本発明の実施の形態1,2,3にお
けるバンプ形成工程を説明するための側面図、図3は本
発明の実施の形態1,2,3における実装工程を説明す
るための断面図であり、1はセラミック基板、2はセラ
ミック枠体、3はパッケージ、4,5は金属層、6a,
6bはバンプ、7はSAW素子、8は圧電基板、9は接
続電極、10は櫛形電極、11は反射器電極、12はボ
ンディングツール、13はステージである。
主成分とするセラミック基板1の表面に形成しようとす
る金属層4と同じ形状のメッキ下地層を形成する。この
メッキ下地層はタングステンを主成分とするものであ
る。次にこのセラミック基板1の上に酸化アルミニウム
を主成分とするセラミック枠体2を設ける。
ようとする金属層5となるようにタングステンを主成分
とするメッキ下地層を形成する。
ック枠体2とを一体化させたパッケージ3を得る。
に焼成により収縮し、外周部から中央部にかけて凸状の
反りが発生し、外周部より中央部の方が高く、SAW素
子7の実装面は平坦面でなく球面状となっている。
ニッケルメッキ層を形成し、このニッケルメッキ層上に
金メッキ層を形成し、金属層4,5を得る。
10と、この櫛形電極10の両側に反射器電極11及び
櫛形電極10に電気的に接続された接続電極9を複数形
成し、SAW素子7を得る。
W素子7の接続電極9上に導電性を有するバンプ6a,
6bを複数作製する。この時外周部のバンプ6aの方が
中央部のバンプ6bよりも高くかつ圧電基板8と平行面
の断面積が大きくなるように形成する。
パッケージ3を設置し、予め約150℃に加熱後、パッ
ケージ3の金属層4にSAW素子7のバンプ6a,6b
を圧接し、圧電基板8の裏面からボンディングツール1
2により圧力及び超音波をかけてバンプ6a,6bを介
してパッケージ3内にSAW素子7を接続固定する。
ンディングツール12のSAW素子7との接触面とは平
行である。
リッド(図示せず)でパッケージ3の開口部を封止す
る。
パッケージ3の底面との距離の短い中央部のバンプ6b
を外周部のバンプ6aよりも高さ及び圧電基板8と平行
方向の断面積の両方とも小さく形成することにより、パ
ッケージ3の外周部から中央部にかけて凸状の反りが存
在したとしても、実装時に中央部のバンプ6bに大きな
力がかかるのを防止することができる。
するものとなり、安定した特性を有するSAWデバイス
となる。
てパッケージ3及びSAW素子7を作製する。
SAW素子7の接続電極9上に導電性を有するバンプ6
a,6bを複数作製する。この時外周部のバンプ6aと
中央部のバンプ6bは圧電基板8と平行方向の断面積は
同等とし、外周部のバンプ6aの方が中央部のバンプ6
bよりも高くなるように形成する。
パッケージ3を設置し、予め約150℃に加熱後、パッ
ケージ3の金属層4にSAW素子7のバンプ6a,6b
を圧接し、圧電基板8の裏面からボンディングツール1
2により圧力及び超音波をかけてバンプ6a,6bを介
してパッケージ3内にSAW素子7を接続固定する。
ッケージ3の開口部を封止してSAWデバイスを得る。
点は、SAW素子7の中央部に設けたバンプ6bの形状
である。すなわち圧電基板8と平行方向の断面積はバン
プ6aと同等で、高さはバンプ6aよりも低くした。そ
のため金属層4とバンプ6a,6bとの接合をSAW素
子7を水平に保持しながら行うことができると共に中央
部のバンプ6bに大きな力がかかるのを防止できる。
するものとなり、安定した特性を有するSAWデバイス
となる。
にしてパッケージ3及びSAW素子7を作製する。
SAW素子7の接続電極9上に導電性を有するバンプ6
a,6bを複数作製する。この時外周部のバンプ6aと
中央部のバンプ6bの高さは同等で、圧電基板8と平行
方向の断面積はバンプ6aよりもバンプ6bの方が小さ
くなるようにする。
パッケージ3を設置し、予め約150℃に加熱後、パッ
ケージ3の金属層4にSAW素子7のバンプ6a,6b
を圧接し、圧電基板8の裏面からボンディングツール1
2により圧力及び超音波をかけてバンプ6a,6bを介
してパッケージ3内にSAW素子7を接続固定する。
ッケージ開口部3を封止してSAWデバイスを得る。
点は、SAW素子7の中央部に設けたバンプ6bの形状
である。すなわちバンプ6aとバンプ6bの高さは同等
で、圧電基板8と平行方向の断面積はバンプ6aよりバ
ンプ6bの方が小さくなるように形成したことである。
そのため実装時に中央部のバンプ6bに大きな力がかか
るのを防止できるので、各接合部は十分かつ同等の強度
を有するものとなる。
スとなる。
する際、バンプ6a,6bに均等に力がかかり、実装後
のバンプ6a,6bと金属層4との接合面積ができるだ
け等しく、かつSAW素子7が水平に固定されるように
することにより優れた特性を有するSAWデバイスを得
ることができる。
バンプ6bはバンプ6aと比較すると圧電基板7と垂直
方向の断面積が小さくなるように形成している。
示したように外周部のより中央部の高さが低くかつ圧電
基板7と平行方向の断面積が同等となるように形成する
ことが最も望ましい。
電極10あるいは反射器電極11との距離が非常に短
い。そのため従来のように全てのバンプを同じように形
成するとSAW素子7をパッケージ3に実装する際、中
央部のバンプに外周部のバンプよりも大きな力が加わる
こととなる。その結果、中央部のバンプが過度に押しつ
ぶされて横に広がり、接続電極9と極性の異なる隣接す
る櫛形電極10あるいは反射器電極11とが電気的に接
続されショート不良を発生することも有った。
度に押しつぶされることがないのでこのような問題発生
を防止することができる。
イスを例に説明した。これ以外にも例えば半導体デバイ
スなど素子をセラミック材料を焼成することにより作製
したパッケージにバンプを介して実装する場合について
も同様の効果が得られる。またパッケージに素子を実装
する場合だけでなく、セラミック基板等セラミック材料
を焼成して形成した支持体に素子を実装する場合につい
ても同様の効果が得られる。何故ならば、セラミック材
料を用いて形成した支持体は、焼成時の収縮により反り
が発生し、実装面が平坦でなく曲面状になるからであ
る。さらにセラミック材料を用いて形成した支持体に限
らず、支持体の素子を実装する面が平面でない場合に、
支持体と素子との距離が短いところほど小さなバンプを
形成することにより、素子を水平に保持しながら実装す
ることができるので、各バンプと金属層とは同等かつ十
分な接合強度を有するものとなる。また特定のバンプに
大きな力が加わることを防止でき、バンプが押しつぶさ
れることにより発生するショート不良も防止することが
できる。
面が平面でなくても素子を実装する際、素子を水平に保
持しながら実装することができ、各バンプと金属層とは
同等かつ十分な接合強度を有する電子部品を提供するこ
とができる。
で封止する前のSAWデバイスの断面図
バンプ形成工程を説明するための側面図 (b)本発明の実施の形態1におけるバンプ形成工程を
説明するための側面図 (c)本発明の実施の形態2におけるバンプ形成工程を
説明するための側面図 (d)本発明の実施の形態3におけるバンプ形成工程を
説明するための側面図
程を説明するための断面図
断面図
Claims (4)
- 【請求項1】 表面に金属層を有する支持体と、この金
属層上に複数のバンプを介して実装する素子とを備え、
前記支持体と前記素子との距離が短い部分ほど前記バン
プを小さくした電子部品。 - 【請求項2】 素子の表面に複数の電極およびこの電極
上にバンプを作製する第1の工程と、次に表面に金属層
を有する支持体に前記バンプと前記金属層とを接合して
前記素子を実装する第2の工程とを備え、前記第1の工
程において前記支持体と前記素子との距離が短い部分ほ
ど前記素子と垂直方向の断面積が小さいバンプを作製す
る電子部品の製造方法。 - 【請求項3】 支持体と素子との距離が短い部分ほど低
い高さのバンプを作製する請求項2に記載の電子部品の
製造方法。 - 【請求項4】 支持体と素子との距離が短い部分ほど前
記素子と平行方向の断面積が小さいバンプを作製する請
求項2に記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000190914A JP2002009570A (ja) | 2000-06-26 | 2000-06-26 | 電子部品とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000190914A JP2002009570A (ja) | 2000-06-26 | 2000-06-26 | 電子部品とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002009570A true JP2002009570A (ja) | 2002-01-11 |
Family
ID=18690308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000190914A Pending JP2002009570A (ja) | 2000-06-26 | 2000-06-26 | 電子部品とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002009570A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003063232A1 (en) * | 2002-01-23 | 2003-07-31 | Fujitsu Media Devices Limited | Module device |
JP2009054829A (ja) * | 2007-08-28 | 2009-03-12 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
JP6447946B1 (ja) * | 2018-01-19 | 2019-01-09 | パナソニックIpマネジメント株式会社 | 半導体装置および半導体モジュール |
JP7499601B2 (ja) | 2020-04-24 | 2024-06-14 | 京セラ株式会社 | 電子部品収納用パッケージ、電子装置および電子モジュール |
-
2000
- 2000-06-26 JP JP2000190914A patent/JP2002009570A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003063232A1 (en) * | 2002-01-23 | 2003-07-31 | Fujitsu Media Devices Limited | Module device |
JP2009054829A (ja) * | 2007-08-28 | 2009-03-12 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
JP6447946B1 (ja) * | 2018-01-19 | 2019-01-09 | パナソニックIpマネジメント株式会社 | 半導体装置および半導体モジュール |
JP2019129308A (ja) * | 2018-01-19 | 2019-08-01 | パナソニックIpマネジメント株式会社 | 半導体装置および半導体モジュール |
JP7499601B2 (ja) | 2020-04-24 | 2024-06-14 | 京セラ株式会社 | 電子部品収納用パッケージ、電子装置および電子モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6556105B2 (ja) | 電子デバイスの製造方法 | |
JPH10270637A (ja) | 複数のicチップを備えた半導体装置の構造 | |
JPH08203961A (ja) | 集積回路チップの構造体及びその実装方法 | |
KR100378919B1 (ko) | 범프 전극을 갖는 탄성 표면파 장치 및 그 장치의 제조방법 | |
JP3539315B2 (ja) | 電子デバイス素子の実装方法、および弾性表面波装置の製造方法 | |
JP2002009570A (ja) | 電子部品とその製造方法 | |
JPH10303249A (ja) | 半導体装置 | |
WO2022113617A1 (ja) | 半導体装置 | |
JPH10284516A (ja) | 半導体装置およびその製造方法 | |
JP2000196005A (ja) | 半導体装置 | |
JP2004357131A (ja) | 圧電振動子 | |
JP2000124767A (ja) | Sawフィルタチップの基板実装方法及びsawフィルタチップ | |
JP2000216660A (ja) | 素子デバイスの実装構造、およびその製造方法 | |
US20030080832A1 (en) | Single chip scale package | |
JP2001257236A (ja) | 電子デバイスの製造方法 | |
JPH10242381A (ja) | 複数のicチップを備えた密封型半導体装置の構造 | |
JPS61247040A (ja) | 半導体装置の製造方法 | |
JPS5853838A (ja) | 半導体装置 | |
JP2000150687A (ja) | 電子部品とその製造方法 | |
JPH0878476A (ja) | 半導体集積回路装置 | |
JPH0287655A (ja) | 半導体装置 | |
JP2005150441A (ja) | チップ積層型半導体装置およびその製造方法 | |
JPH07147298A (ja) | 半導体装置の実装構造及びその実装方法 | |
JP4540216B2 (ja) | 半導体モジュールの製造方法 | |
JPH0341744A (ja) | 超音波ワイヤボンディング法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040224 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |