JPS61247040A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61247040A
JPS61247040A JP60087853A JP8785385A JPS61247040A JP S61247040 A JPS61247040 A JP S61247040A JP 60087853 A JP60087853 A JP 60087853A JP 8785385 A JP8785385 A JP 8785385A JP S61247040 A JPS61247040 A JP S61247040A
Authority
JP
Japan
Prior art keywords
projection
substrates
heat sink
ceramic substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60087853A
Other languages
English (en)
Other versions
JPH0344414B2 (ja
Inventor
Shigeo Iki
伊木　茂男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60087853A priority Critical patent/JPS61247040A/ja
Publication of JPS61247040A publication Critical patent/JPS61247040A/ja
Publication of JPH0344414B2 publication Critical patent/JPH0344414B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は牛導体チップ葡フリツ１チップ方式でヘッダ
に接続して構成される半導体装置の製造方法に関するも
のでるる。
〔従来の技術〕
第２図、第３図はこの種の半導体装置、例えばアリツブ
チップ形の電界効果トランジスタ（ＦＥＴ）の組立方法
を示すものでるり、第２図（ａ）　、　（ｂ）はリボン
状の金属片全接続した半導体チップの平面図および正面
図を示したものでるる。すなわち同図において、半導体
チップ１の表面には、ゲート電極２．ソース電極３およ
びドレイン電極４がそれぞれ所定の間隔寸法ｔ−有して
形成され、そ九ぞれメッキ方法にＬり、金属バンプ５が
形成されている。そして、これらの各電極２，３．４に
金属バンプ５會介して鎖線で示すようなリボン状の導電
性金属からなる接続片６，７．８か熱圧着法などにぶり
固Ｎ接続されて外方に引き出されている。
この接続片６は半導体チップ１表面の中央部にるり、そ
の両端側が外方に突出している。また、接続片７，８は
半導体チップ１の表面の両側位置にめり、両端お１び一
方側が外方に突出している。
また、第２図（ａ）　、　（ｂ）に示す工うに接続片６
．Ｔ。
８が固着された半導体チップ１は第３図に示すようにヘ
ッダ１０ｊＣｔｅＷさ４る。このヘッダ１０は、表面に
突出部１１　ｋ’ｌｆする金属性のヒートシンク１２お
工びこのヒートシンク１２０表面にメタライズ部１３．
１４’ｅそれぞれ有するセラミック基板１５．１６が接
着配置されて４１［されている。
そして、半導体チップ１の中央ＩＩ接続片６はヘッダ１
０の突出部１１に半田１７に工９接合されている。また
、一端側の接続片Ｔはヘッダ１０のセラミック基板１５
上の外部電極のメタライズ部１３に、他端側の接続片８
はヘッダ１０のセラミック基板１６上の外部電極のメタ
ライズ部１４にそれぞれ熱圧着法により接合されている
。
この工うに構成される半導体装ｒＩＬは、半導体チップ
１動作時に発生する熱を熱伝導度の良好なヒートシンク
１２に［接放熱することが可能となる。
また、ソース電極３にワイヤを用いていない几め、ソー
スインダクタンスケ低くすることが可能となるなどの利
点余有しているので、高周波帯の電力用ＧａＡｓ　ＦＥ
Ｔ　　に使用されている。
〔発明が解決しょうとする問題点〕
しかしながら、前述した工うに構成される半導体装ｆＩ
ｔは、ヒートシンク１２の突出部１１とセラミック基板
１５．１６との高さの段差にエリ、接続片ｙ、ａｔ−セ
ラミック基板１５．１６上のメタライズ部１３．１４に
熱圧着するときに接続片Ｔ、８に過大な曲げ応力が加わ
９、金属バンプ５と接続片７，８とが剥離したり、ある
いは金属バンプ５と電極２，４とが剥離することがめっ
た。すなわち、突出部１１とセラミック基板１５．１６
との段差を約０．１　ｍｍ以下としなければならない。
ところが、通常セラミック基板は±０．１ｍｍ程度の公
差がメリ、さらにセラミック基板１５．１６とヒートシ
ンク１２とｔ−接続するろう材の厚み公差、突出部１１
０寸法公差等が重なるため、前述し几公差内にセラミッ
ク基板１５．１６の表面と突出部１１との段差を入れる
ことは困難でるり、前述し友りうな不具合が発生した。
本発明は、前述した工うな問題点全解消するためになさ
れたものでろり、前述した工具合金なくして歩留り、信
頼性を向上させることができる半導体装置の製造方法を
得ること？目的としている。
〔問題点全解決するための手段〕
本発明に係る半導体装置の製造方法は、ヒートシンクに
セラミック基板をろう付は後、ヒートシンクの突出部全
塑性変形させることにより１段差をなくし、突出部表面
とセラミック基板表面と全同時に接触可能とし几もので
るる。
〔作用〕
この発明における半導体装置の製造方法は、ヒートシン
クの突出部ｔ−ａ性変形させることにＬり、突出部とセ
ラミック基板との段差がなくなり、半導体チップ全ヘッ
ダに装着する際オーブン不良が減少し、歩留りが向上し
、かつ信頼性が向上する。
〔実施例〕
以下、この発明の実施例を図について説明する。
第１図はこの発明の一実施例を説明する交めの断面図で
るる。まず、同図（ａ）に示すように突出部１１ｔ−有
するヒートシンク１２にセラミック基板１５．１６’ｅ
ろう付はブる。この場合、突出部１１はセラミック基板
１５．１６の表面高さエリも若干高い。次に刀口圧治具
１８全図中の矢印入方向に移動させ、突出部１１を加圧
し、塑性変形させる。
通常、ヒートシンク１２お工び突出部１１は銅または銅
合金で構成されているため、容易に塑性変形される。こ
の場合、ここで用いる加圧治具はセラミック基板１５．
１６の少なくとも一方および突出部１１に接触し得る大
きさｔＶし、その底面はヘッダ１０の保持台（図示しな
い）とほぼ平行な平坦面ｔ−有して構成されている。次
に同図（ｂ）に示す工うに加圧治具１８がセラミック基
板１５゜１６に接触すると、このセラミック基板１５．
１６は剛体でるるため、さらに塑性変形させるためには
加圧力を極端に増加させなければならない。この段階で
加圧成形上停止すれば、同図（ｃ）に示す工うに突出部
１１の表面とセラミック基板１５．１６との段差がなく
なり、前述した±０．１ｍｍ以内の公差内に段差を入れ
ることが可能となる。しかる後１Ｗ−２図、第３図に示
すように接続片Ｔ、８゜９ｔａｌｆｆｌ＆ｉ−続した半
導体チップ１を接合する。
〔発明の効果〕
以上！！明したようにこの発明によれば、ヘッダのヒー
トシンク上に形成された突出部とセラミック基板との段
差をなくすことが可能となるので、フリップチップボン
ド方式のチップ装着方式において歩留り良くしか賜信頼
性の高い半導体装置を得ることができる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す断面図、第２図、第
３図はこの発明の目的お工び効果を説明するための半導
体装置の組立力法全示す図でめる。 １・・・・半導体チップ、２，３．４φ拳・・電極、５
・・・・バンプ、６，７，８・・・・接続片、１０・・
・・ヘッダ、１１・・・・突出部、１２・・・働ヒート
シンク、１３．１４・拳・・メタライズ部、１５．１６
・・・・セラミック基板、１７・・・・手出、１８・・
・・加圧治具。

Claims (1)

    【特許請求の範囲】
  1. ヒートシンクの表面に突出部およびセラミック基板を設
    けてなるヘッダに半導体チップの電極を接続してなる半
    導体装置において、前記セラミック基板をヒートシンク
    に接合した後に前記突出部を塑性変形させ、前記突出部
    表面とセラミック基板表面とをほぼ同一平面上に形成す
    ることを特徴とした半導体装置の製造方法。
JP60087853A 1985-04-24 1985-04-24 半導体装置の製造方法 Granted JPS61247040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60087853A JPS61247040A (ja) 1985-04-24 1985-04-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60087853A JPS61247040A (ja) 1985-04-24 1985-04-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61247040A true JPS61247040A (ja) 1986-11-04
JPH0344414B2 JPH0344414B2 (ja) 1991-07-05

Family

ID=13926442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60087853A Granted JPS61247040A (ja) 1985-04-24 1985-04-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61247040A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63174328A (ja) * 1987-01-14 1988-07-18 Hitachi Ltd 電子部品の接続構造
JPH0448740A (ja) * 1990-06-15 1992-02-18 Matsushita Electric Ind Co Ltd Ｔａｂ半導体装置
JP2011187946A (ja) * 2010-02-16 2011-09-22 Internatl Rectifier Corp はんだ濡れ性の前面金属部を備えるｉｉｉ族窒化物パワーデバイス
US20150041187A1 (en) * 2012-03-19 2015-02-12 Nippon Light Metal Company, Ltd. Manufacturing method of radiator-integrated substrate and radiator-integrated substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107342A (en) * 1980-01-31 1981-08-26 Sanyo Electric Co Ltd Reciprocating type cassette recorder
JPS5844731A (ja) * 1981-09-10 1983-03-15 Mitsubishi Electric Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107342A (en) * 1980-01-31 1981-08-26 Sanyo Electric Co Ltd Reciprocating type cassette recorder
JPS5844731A (ja) * 1981-09-10 1983-03-15 Mitsubishi Electric Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63174328A (ja) * 1987-01-14 1988-07-18 Hitachi Ltd 電子部品の接続構造
JPH0448740A (ja) * 1990-06-15 1992-02-18 Matsushita Electric Ind Co Ltd Ｔａｂ半導体装置
JP2011187946A (ja) * 2010-02-16 2011-09-22 Internatl Rectifier Corp はんだ濡れ性の前面金属部を備えるｉｉｉ族窒化物パワーデバイス
US8853744B2 (en) 2010-02-16 2014-10-07 International Rectifier Corporation Power device with solderable front metal
US20150041187A1 (en) * 2012-03-19 2015-02-12 Nippon Light Metal Company, Ltd. Manufacturing method of radiator-integrated substrate and radiator-integrated substrate
US9474146B2 (en) * 2012-03-19 2016-10-18 Nippon Light Metal Company, Ltd. Manufacturing method of radiator-integrated substrate and radiator-integrated substrate

Also Published As

Publication number Publication date
JPH0344414B2 (ja) 1991-07-05

Similar Documents

Publication Publication Date Title
JP3022393B2 (ja) 半導体装置およびリードフレームならびに半導体装置の製造方法
JP2840316B2 (ja) 半導体装置およびその製造方法
EP0468475B1 (en) Power semiconductor device suitable for automation of production
JPH10275827A (ja) フェイスダウンボンディング用リードフレーム
JPH0636852A (ja) プリント配線板への端子の接続法
JPS61247040A (ja) 半導体装置の製造方法
WO2011064817A1 (ja) 半導体装置とその製造方法
JPH05315520A (ja) 表面実装型半導体装置及びそのアウターリードの折り曲げ加工方法
KR100480455B1 (ko) 높은 품질과 높은 생산성으로 ｔａｂ테이프들의 내부리드들을 전극패드들에 접합할 수 있는 접합도구와 접합방법
JP4266429B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH03228339A (ja) ボンディングツール
JP3795644B2 (ja) 接合方法
JPH0451056B2 (ja)
JP3246265B2 (ja) ボンディングワイヤを用いた電子部品並びにその製造方法及びワイヤ成形方法
JP2748759B2 (ja) フィルムキャリアテープの製造方法
JPH03171744A (ja) 半導体装置及びその製造方法
JPH09223767A (ja) リードフレーム
JP3434226B2 (ja) 固定リードフレームおよびその製造方法
JP2001308254A (ja) 半導体装置及びその製造方法
JP3314516B2 (ja) 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法
JPS6317546A (ja) 半導体装置
JPH08250545A (ja) 半導体装置およびその製造方法
JPH05315531A (ja) リードフレーム及びその製造方法
JPS6035245Y2 (ja) 半導体装置
JPH03276737A (ja) 半導体装置