JPH0344414B2 - - Google Patents

Info

Publication number
JPH0344414B2
JPH0344414B2 JP60087853A JP8785385A JPH0344414B2 JP H0344414 B2 JPH0344414 B2 JP H0344414B2 JP 60087853 A JP60087853 A JP 60087853A JP 8785385 A JP8785385 A JP 8785385A JP H0344414 B2 JPH0344414 B2 JP H0344414B2
Authority
JP
Japan
Prior art keywords
protrusion
heat sink
ceramic substrate
header
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60087853A
Other languages
English (en)
Other versions
JPS61247040A (ja
Inventor
Shigeo Iki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60087853A priority Critical patent/JPS61247040A/ja
Publication of JPS61247040A publication Critical patent/JPS61247040A/ja
Publication of JPH0344414B2 publication Critical patent/JPH0344414B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体チツプをフリツプチツプ方式
でヘツダに接続して構成される半導体装置の製造
方法に関するものである。
〔従来の技術〕
第２図、第３図はこの種の半導体装置、例えば
フリツプチツプ形の電界効果トランジスタ
（FET）の組立方法を示すものであり、第２図
ａ，ｂはリボン状の金属片を接続した半導体チツ
プの平面図および正面図を示したものである。す
なわち同図において、半導体チツプ１の表面に
は、ゲート電極２、ソース電極３およびドレイン
電極４がそれぞれ所定の間隔寸法を有して形成さ
れ、それぞれメツキ方法により、金属バンプ５が
形成されている。そして、これらの各電極２，
３，４に金属バンプ５を介して鎖線で示すような
リボン状の導電性金属からなる接続片６，７，８
が熱圧着法などにより固着接続されて外方に引き
出されている。この接続片６は半導体チツプ１表
面の中央部にあり、その両端側が外方に突出して
いる。また、接続片７，８は半導体チツプ１の表
面の両側位置にあり、両側および一方側が外方に
突出している。また、第２図ａ，ｂに示すように
接続片６，７，８が固着された半導体チツプ１は
第３図に示すようにヘツダ１０に装着される。こ
のヘツダ１０は、表面に突出部１１を有する金属
性のヒートシンク１２およびこのヒートシンク１
２の表面にメタライズ部１３，１４をそれぞれ有
するセラミツク基板１５，１６が接着配置されて
構成されている。そして、半導体チツプ１の中央
側接続片６はヘツダ１０の突出部１１に半田１７
により接合されている。また、一端側の接続片７
はヘツダ１０のセラミツク基板１５上の外部電極
のメタライズ部１３に、他端側の接続片８はヘツ
ダ１０のセラミツク基板１６上の外部電極のメタ
ライズ部１４にそれぞれ熱圧着法により接合され
ている。
このように構成される半導体装置は、半導体チ
ツプ１動作時に発生する熱を熱伝導度の良好なヒ
ートシンク１２に直接放熱することが可能とな
る。また、ソース電極３にワイヤを用いていない
ため、ソースインダクタンスを低くすることが可
能となるなどの利点を有しているので、高周波帯
の電力用GaAs FETに使用されている。
〔発明が解決しようとする問題点〕
しかしながら、前述したように構成される半導
体装置は、ヒートシンク１２の突出部１１とセラ
ミツク基板１５，１６との高さの段差により、接
続片７，８をセラミツク基板１５，１６上のメタ
ライズ部１３，１４に熱圧着するときに接続片
７，８に過大な曲げ応力が加わり、金属バンプ５
と接続片７，８とが剥離したり、あるいは金属バ
ンプ５と電極２，４とが剥離することがあつた。
すなわち、突出部１１とセラミツク基板１５，１
６との段差を約0.1mm以下としなければならない。
ところが、通常セラミツク基板は±0.1mm程度の
公差があり、さらにセラミツク基板１５，１６と
ヒートシンク１２とを接続するろう材の厚み公
差、突出部１１の寸法公差等が重なるため、前述
した公差内にセラミツク基板１５，１６の表面と
突出部１１との段差を入れることは困難であり、
前述したような不具合が発生した。
本発明は、前述したような問題点を解消するた
めになされたものであり、前述した不具合をなく
して歩留り、信頼性を向上させることができる半
導体装置の製造方法を得ることを目的としてい
る。
〔問題点を解決するための手段〕
本発明に係る半導体装置の製造方法は、ヒート
シンクにセラミツク基板をろう付け後、ヒートシ
ンクの突出部を塑性変形させることにより、段差
をなくし、突出部表面とセラミツク基板表面とを
同時に接触可能としたものである。
〔作用〕
この発明における半導体装置の製造方法は、ヒ
ートシンクの突出部を塑性変形させることによ
り、突出部とセラミツク基板との段差がなくな
り、半導体チツプをヘツダに装着する際オープン
不良が減少し、歩留りが向上し、かつ信頼性が向
上する。
〔実施例〕
以下、この発明の実施例を図について説明す
る。
第１図はこの発明の一実施例を説明するための
断面図である。まず、同図ａに示すように突出部
１１を有するヒートシンク１２にセラミツク基板
１５，１６をろう付けする。この場合、突出部１
１はセラミツク基板１５，１６の表面高さよりも
若干高い。次に加圧治具１８を図中の矢印Ａ方向
に移動させ、突出部１１を加圧し、塑性変形させ
る。通常、ヒートシンク１２および突出部１１は
銅または銅合金で構成されているため、容易に塑
性変形される。この場合、ここで用いる加圧治具
はセラミツク基板１５，１６の少なくとも一方お
よび突出部１１に接触し得る大きさを有し、その
底面はヘツダ１０の保持台（図示しない）とほぼ
平行な平坦面を有して構成されている。次に同図
ｂに示すように加圧治具１８がセラミツク基板１
５，１６の接触すると、このセラミツク基板１
５，１６は剛体であるため、さらに塑性変形させ
るためには加圧力を極端に増加させなければなら
ない。この段階で加圧成形を停止すれば、同図ｃ
に示すように突出部１１の表面とセラミツク基板
１５，１６との段差がなくなり、前述した±0.1
mm以内の公差内に段差を入れることが可能とな
る。しかる後、第２図、第３図に示すように接続
片７，８，９を固着接続した半導体チツプ１を接
合する。
〔発明の効果〕
以上説明したようにこの発明によれば、ヘツダ
のヒートシンク上に形成された突出部とセラミツ
ク基板との段差をなくすことが可能となるので、
フリツプチツプボンド方式のチツプ装着方式にお
いて歩留り良くしかも信頼性の高い半導体装置を
得ることができる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す断面図、第
２図、第３図はこの発明の目的および効果を説明
するための半導体装置の組立方法を示す図であ
る。 １……半導体チツプ、２，３，４……電極、５
……バンプ、６，７，８……接続片、１０……ヘ
ツダ、１１……突出部、１２……ヒートシンク、
１３，１４……メタライズ部、１５，１６……セ
ラミツク基板、１７……半田、１８……加圧治
具。

Claims (1)

    【特許請求の範囲】
  1. １ ヒートシングの表面に突出部およびセラミツ
    ク基板を設けてなるヘツダに半導体チツプの電極
    を接続してなる半導体装置において、前記セラミ
    ツク基板をヒートシンクに接合した後に前記突出
    部を塑性変形させ、前記突出部表面とセラミツク
    基板表面とをほぼ同一平面上に形成することを特
    徴とした半導体装置の製造方法。
JP60087853A 1985-04-24 1985-04-24 半導体装置の製造方法 Granted JPS61247040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60087853A JPS61247040A (ja) 1985-04-24 1985-04-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60087853A JPS61247040A (ja) 1985-04-24 1985-04-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61247040A JPS61247040A (ja) 1986-11-04
JPH0344414B2 true JPH0344414B2 (ja) 1991-07-05

Family

ID=13926442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60087853A Granted JPS61247040A (ja) 1985-04-24 1985-04-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61247040A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH071773B2 (ja) * 1987-01-14 1995-01-11 株式会社日立製作所 電子部品の接続構造
JP2745786B2 (ja) * 1990-06-15 1998-04-28 松下電器産業株式会社 Ｔａｂ半導体装置
US8399912B2 (en) 2010-02-16 2013-03-19 International Rectifier Corporation III-nitride power device with solderable front metal
JP6012990B2 (ja) * 2012-03-19 2016-10-25 日本軽金属株式会社 放熱器一体型基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107342A (en) * 1980-01-31 1981-08-26 Sanyo Electric Co Ltd Reciprocating type cassette recorder
JPS5844731A (ja) * 1981-09-10 1983-03-15 Mitsubishi Electric Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107342A (en) * 1980-01-31 1981-08-26 Sanyo Electric Co Ltd Reciprocating type cassette recorder
JPS5844731A (ja) * 1981-09-10 1983-03-15 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPS61247040A (ja) 1986-11-04

Similar Documents

Publication Publication Date Title
JP2840316B2 (ja) 半導体装置およびその製造方法
EP0468475B1 (en) Power semiconductor device suitable for automation of production
JP2000003988A (ja) リードフレームおよび半導体装置
US6454153B2 (en) Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
WO2011030368A1 (ja) 半導体装置とその製造方法
JPH0344414B2 (ja)
WO2011064817A1 (ja) 半導体装置とその製造方法
US7534661B2 (en) Method of forming molded resin semiconductor device
JP2002368159A (ja) 半導体装置およびその製造方法
JPH0817870A (ja) 半導体装置
JPH0451056B2 (ja)
JPH03228339A (ja) ボンディングツール
JP2975783B2 (ja) リードフレームおよび半導体装置
JP2003007773A (ja) ボンディングツールおよびボンディング方法
JP2748759B2 (ja) フィルムキャリアテープの製造方法
JPS5915386B2 (ja) 半導体装置用ヘッダの製造方法
JPH03171744A (ja) 半導体装置及びその製造方法
JP2001308254A (ja) 半導体装置及びその製造方法
JP3246265B2 (ja) ボンディングワイヤを用いた電子部品並びにその製造方法及びワイヤ成形方法
JPH0685115A (ja) 電子部品搭載用基板
JPH0951058A (ja) 半導体装置，及び半導体装置の製造方法，及び製造装置
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法
JPH09289226A (ja) 半導体装置
JPH03119755A (ja) リードフレームの製造方法
JPS6199359A (ja) 混成集積回路装置