JPH0951058A - 半導体装置，及び半導体装置の製造方法，及び製造装置 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板とその裏面に形成されたＰＨＳか
らなる半導体チップをパッケージのベース金属上にはん
だ付けする際の半導体チップの反りを低減する。 【解決手段】 ＰＨＳ４の裏面をパッケージのベース金
属表面にはんだ付けすると同時に、半導体基板２の両端
とベース金属５表面にＡｕリボンを圧着し、半導体チッ
プ３０の両端をこのＡｕリボンによりベース金属５表面
に引き付ける。 【効果】 はんだ溶融時に半導体チップ３０の両端がベ
ース金属５の表面に引き付けられるため、半導体チップ
３０の反りを低減させることができ、これにより半導体
装置の信頼性，及び高周波特性を向上させることができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置，及
び半導体装置の製造方法，及び製造装置に関し、特にマ
イクロ波〜ミリ波帯で動作する半導体装置，及び半導体
装置の製造方法，及び製造装置に関するものである。

【０００２】

【従来の技術】図１２にマイクロ波〜ミリ波帯で動作す
る高出力増幅用ＧａＡｓ−ＦＥＴの斜視図を示す。図に
示されているように、半導体（ＧａＡｓ）基板２の表面
には半導体素子（ＧａＡｓ−ＦＥＴ）７が形成されてお
り、また基板２の裏面にはＡｕメッキによりヒートシン
ク（ＰＨＳ：Plated Heat Sink）４が形成されている。
このＧａＡｓ基板２とＰＨＳ４からなる半導体チップ３
０は、ＡｕＳｎはんだ３により、パッケージのベース金
属５の表面に接着されている。ＧａＡｓ−ＦＥＴは、Ａ
ｕワイヤ１２により、パッケージの一部であり、セラミ
ックスからなる整合回路基板１３の表面に形成されてい
る金属膜からなる整合回路１４に接続されている。

【０００３】上記のような半導体装置を組み立てる際、
従来は、ＡｕＳｎはんだ３をパッケージのベース金属５
の表面上で加熱して、溶融させ、この上に上記半導体チ
ップ３０をＰＨＳ４がはんだと接するように置き、この
後、冷却してはんだを固化させ、図１２に示したように
半導体チップ３０をパッケージのベース金属５の表面に
接着させていた。この際、溶融したはんだ３の上に半導
体チップ３０を置いた時点で、ＡｕＳｎはんだ３を溶か
す熱のために半導体チップ３０が反ってしまう。これ
は、半導体基板２と裏面のＰＨＳ４の熱膨張係数が異な
るため、バイメタルと同様の現象が起こるからである。
この後、冷却に際して、熱で反った半導体チップ３０の
形状が元にもどるよりも先に、溶けたはんだが固まるた
めに、半導体チップ３０が反ったままの状態でベース金
属５にはんだ付けされる。このような実装状態になる
と、半導体チップ３０の周縁部のはんだの厚みが、チッ
プ中心部より厚くなり、この部分にはんだのボイド（空
孔）ができやすくなる。

【０００４】

【発明が解決しようとする課題】従来の半導体装置の組
立においては、上記のように半導体チップ３０とパッケ
ージのベース金属５を接着するはんだ３にボイドができ
易く、はんだのボイドが発生している部分の熱伝導率
は、ボイドがない部分より低くなる。このため、実際に
半導体素子を動作させた場合、はんだのボイドが無い部
分上の半導体素子表面の温度に比べて、ボイドが発生し
ている部分上の半導体素子表面の温度が、局所的に高く
なり、半導体素子の信頼性が劣化する。極端な場合は、
半導体素子が破壊されてしまう。

【０００５】また、高周波用の高出力ＦＥＴの場合、素
子の表面にゲートパッドやドレインパッドが、素子の長
辺方向に沿って形成されており、ＦＥＴが反ると、ＦＥ
Ｔ取り付け面と各パッドとの距離が不均一になる。この
ため、図１２に示したように、半導体素子の各パッド１
５と整合回路１４を金ワイヤ１２で接続する際に金ワイ
ヤ１２の長さが不均一になり、整合回路１４とパッド１
５間での高周波信号の通過位相がパッド間で異なる通過
位相になる。このため高周波での半導体素子の特性を最
大限に引き出すことができない。

【０００６】この発明は、上記の問題に鑑みなされたも
のであり、半導体基板の裏面にＰＨＳが形成された半導
体チップをパッケージのベース金属にはんだにより接着
してなる半導体装置において、半導体チップの反りが低
減され、高信頼性を有し、高周波特性の良好な半導体装
置，及びそのような半導体装置の製造方法，及び製造装
置を提供することを目的とする。

【０００７】

【課題を解決するための手段】この発明（請求項１）に
かかる半導体装置は、その表面の所定の領域に半導体素
子が形成された半導体基板、及びこの半導体基板の裏面
に形成された放熱のための金属層であるＰＨＳからなる
半導体チップと、その表面に上記半導体チップのＰＨＳ
がはんだを介して接着されたパッケージのベース金属
と、上記半導体基板表面の両端の領域とこの領域に隣接
する上記パッケージのベース金属表面の領域にわたって
設けられ、上記半導体基板表面，及び上記ベース金属表
面に接着されている、上記半導体チップの両端を上記パ
ッケージのベース金属の表面に引き付けるための金属帯
とを備えたものである。

【０００８】また、この発明（請求項２）にかかる半導
体装置は、上記の半導体装置（請求項１）において、上
記半導体基板が、その表面の両端の領域に金属膜からな
るパッドが形成されているものであり、上記金属帯の一
端が、上記パッドに圧着されているものである。

【０００９】また、この発明（請求項３）にかかる半導
体装置は、上記の半導体装置（請求項２）において、上
記金属帯が、Ａｕリボンであり、上記パッドを構成する
金属膜が、Ａｕからなるものである。

【００１０】また、この発明（請求項４）にかかる半導
体装置は、上記の半導体装置（請求項１）において、上
記金属帯が、ビームリードであるものである。

【００１１】また、この発明（請求項５）にかかる半導
体装置は、上記の半導体装置（請求項４）において、上
記ビームリードが、Ａｕからなるものである。

【００１２】また、この発明（請求項６）にかかる半導
体装置は、その表面の所定の領域に半導体素子が形成さ
れた半導体基板、及びこの半導体基板の裏面に形成され
た放熱のための金属層であり、その両端が上記半導体基
板の両端より５０μｍ以上外側に突出しているＰＨＳか
らなる半導体チップと、その表面に上記半導体チップの
ＰＨＳがはんだを介して接着されたパッケージのベース
金属とを備えたものである。

【００１３】また、この発明（請求項７）にかかる半導
体装置は、上記の半導体装置（請求項６）において、上
記ＰＨＳの上記半導体基板両端から外側に突出した部分
の裏面の一部が、上記パッケージのベース金属の表面に
直接圧着されているものである。

【００１４】また、この発明（請求項８）にかかる半導
体装置は、その表面に複数の半導体素子が形成された半
導体基板、及びこの半導体基板の裏面に形成された放熱
のための金属層であるＰＨＳからなる半導体チップと、
その表面に上記半導体チップのＰＨＳがはんだを介して
接着されたパッケージのベース金属とを備え、上記ＰＨ
Ｓが、その裏面において、上記半導体基板表面の上記半
導体素子が形成された領域に対応する領域以外の領域に
溝が形成され、この領域におけるその層厚がそれ以外の
領域における層厚より薄くなっているものである。

【００１５】また、この発明（請求項９）にかかる半導
体装置は、その表面に半導体素子が形成された複数の半
導体基板が、放熱のための金属層であるＰＨＳの表面に
配置されてなる半導体チップと、その表面に上記半導体
チップのＰＨＳがはんだを介して接着されたパッケージ
のベース金属とを備えているものである。

【００１６】また、この発明（請求項１０）にかかる半
導体装置は、上記の半導体装置（請求項１，６，８，ま
たは９のいずれか）において、上記半導体基板が、Ｇａ
Ａｓ基板であり、上記ＰＨＳが、Ａｕからなり、上記は
んだが、ＡｕＳｎからなり、上記ベース金属が、その表
面がＡｕメッキされた、ＣｕまたはＣｕＷからなるもの
である。

【００１７】また、この発明（請求項１１）にかかる半
導体装置の製造方法は、半導体ウェハ表面の所定の領域
に半導体素子を形成するとともに、この半導体ウェハ表
面の後述のチップ分離工程において分離された後に各半
導体チップを構成する各半導体基板となるべき領域の両
端の部分に金属膜からなるパッドを形成する工程と、上
記半導体ウェハの裏面に放熱のための金属層であるＰＨ
Ｓを形成する工程と、上記半導体ウェハ及び上記ＰＨＳ
を切断し、これらをその表面の所定の領域に半導体素子
が形成され、その表面の両端の領域に上記パッドが形成
された半導体基板、及び上記ＰＨＳからなる半導体チッ
プに分離する工程と、上記半導体チップのＰＨＳをはん
だを介してパッケージのベース金属表面に接着する工程
と、２本のＡｕリボンの各リボンの一端を上記半導体チ
ップの各パッドに圧着する工程と、上記はんだを加熱
し、溶融させるとともに、上記半導体チップを上記ベー
ス金属表面に押さえ付け、さらに上記各Ａｕリボンの他
端を上記ベース金属表面に圧着して、上記半導体チップ
の両端を上記ベース金属表面に引き付ける工程とを含む
ものである。

【００１８】また、この発明（請求項１２）にかかる半
導体装置の製造方法は、上記の半導体装置の製造方法
（請求項１１）において、上記パッドを構成する金属膜
が、Ａｕからなるものである。

【００１９】また、この発明（請求項１３）にかかる半
導体装置の製造方法は、半導体ウェハ表面の所定の領域
に半導体素子を形成するとともに、この半導体ウェハ表
面の後述のチップ分離工程において分離された後に各半
導体チップを構成する各半導体基板となるべき領域の両
端の部分に、この領域から外側に突出するように、金属
からなるビームリードを形成する工程と、上記半導体ウ
ェハの裏面の上記半導体チップとなるべき領域にのみ、
放熱のための金属層であるＰＨＳを形成する工程と、上
記ＰＨＳをマスクとして上記半導体ウェハをエッチング
し、これらを、その表面の所定の領域に半導体素子が形
成され、その表面の両端の領域に上記ビームリードが外
側に突出するように形成された半導体基板、及び上記Ｐ
ＨＳからなる半導体チップに分離する工程と、上記半導
体チップのＰＨＳをはんだを介してパッケージのベース
金属表面に接着するとともに、上記半導体チップを上記
ベース金属表面に押さえ付け、さらに上記ビームリード
の外側に突出した部分の先端を上記ベース金属表面に圧
着して、上記半導体チップの両端を上記ベース金属表面
に引き付ける工程とを含むものである。

【００２０】また、この発明（請求項１４）にかかる半
導体装置の製造方法は、上記の半導体装置の製造方法
（請求項１３）において、上記ビームリードを構成する
金属が、Ａｕであるものである。

【００２１】また、この発明（請求項１５）にかかる半
導体装置の製造方法は、半導体ウェハ表面の所定の領域
に半導体素子を形成した後、この半導体ウェハ表面の上
記半導体素子形成領域以外の領域を所定の深さまでエッ
チングして溝を形成する工程と、上記半導体ウェハ表面
の全面に補強板を付着させ、さらにこの半導体ウェハの
裏面をこのウェハの厚さが上記溝の深さより薄くなるよ
うに研削する工程と、上記半導体ウェハの裏面の上記溝
領域を含む全面に放熱のための金属層であるＰＨＳを一
体に形成する工程と、上記補強板を上記半導体ウェハ表
面から剥離し、上記半導体ウェハ表面の溝が形成されて
いた領域のＰＨＳを切断して、その表面の所定の領域に
半導体素子が形成された半導体基板、及び上記ＰＨＳか
らなる半導体チップに分離する工程と、上記半導体チッ
プのＰＨＳをはんだを介してパッケージのベース金属表
面に接着する工程とを含み、上記半導体ウェハ表面の溝
を、上記半導体チップの上記ＰＨＳの両端が上記半導体
基板の両端より５０μｍ以上外側に突出するように、形
成するものである。

【００２２】また、この発明（請求項１６）にかかる半
導体装置の製造方法は、上記の半導体装置の製造方法
（請求項１５）において、上記ＰＨＳを上記パッケージ
のベース金属表面に接着する工程が、上記ＰＨＳ裏面を
上記パッケージのベース金属表面にはんだを介して接着
させるとともに、上記ＰＨＳの上記半導体基板両端から
外側に突出した部分の裏面の一部を、上記パッケージの
ベース金属の表面に直接圧着するものである。

【００２３】また、この発明（請求項１７）にかかる半
導体装置の製造方法は、上記の半導体装置の製造方法
（請求項１１，１３，または１６のいずれか）におい
て、上記圧着が、熱圧着であるものである。

【００２４】また、この発明（請求項１８）にかかる半
導体装置の製造方法は、上記の半導体装置の製造方法
（請求項１１，１３，または１６のいずれか）におい
て、上記圧着が、超音波圧着であるものである。

【００２５】また、この発明（請求項１９）にかかる半
導体装置の製造方法は、上記の半導体装置の製造方法
（請求項１１，１３，または１６のいずれか）におい
て、上記圧着が、熱圧着と超音波圧着を同時に行うもの
である。

【００２６】また、この発明（請求項２０）にかかる半
導体装置の製造方法は、半導体ウェハ表面の後述のチッ
プ分離工程において分離された後に各半導体チップを構
成する各半導体基板となるべき領域に複数の半導体素子
が含まれるように、上記半導体ウェハ表面に上記半導体
素子を形成する工程と、放熱のための金属層であるＰＨ
Ｓを、上記半導体ウェハ裏面において、その厚さが上記
半導体ウェハの表面の上記半導体素子形成領域に対応し
た領域では厚く、この領域以外の領域では薄くなるよう
に形成する工程と、上記半導体ウェハ，及び上記ＰＨＳ
を切断し、これらを、その表面に複数の上記半導体素子
が形成された上記半導体基板，及び上記ＰＨＳからなる
上記半導体チップに分離する工程と、上記半導体チップ
のＰＨＳをはんだを介してパッケージのベース金属表面
に接着する工程とを含むものである。

【００２７】また、この発明（請求項２１）にかかる半
導体装置の製造方法は、半導体ウェハ表面の所定の領域
に半導体素子を形成した後、この半導体ウェハ表面の上
記半導体素子形成領域以外の領域を所定の深さまでエッ
チングして溝を形成する工程と、上記半導体ウェハ表面
の全面に補強板を付着させ、さらにこの半導体ウェハの
裏面をこのウェハの厚さが上記溝の深さより薄くなるよ
うに研削する工程と、上記半導体ウェハの裏面の上記溝
領域を含む全面に放熱のための金属層であるＰＨＳを一
体に形成する工程と、上記補強板を上記半導体ウェハ表
面から剥離し、上記半導体ウェハ表面の溝が形成されて
いた領域内の所定の領域のＰＨＳを切断して、その表面
に上記半導体素子が形成された複数の半導体基板、及び
その表面に該複数の半導体基板が形成された上記ＰＨＳ
からなる半導体チップに分離する工程と、上記半導体チ
ップのＰＨＳをはんだを介してパッケージのベース金属
表面に接着する工程とを含むものである。

【００２８】また、この発明（請求項２２）にかかる半
導体装置の製造方法は、その表面の所定の領域に半導体
素子が形成された半導体基板、及びこの半導体基板の裏
面に形成された放熱のための金属層であるＰＨＳからな
る半導体チップを形成する工程と、上記半導体チップ表
面の全面を押さえるための押さえ板部と、この押さえ板
部の周縁から下方に向かう、その高さが上記半導体チッ
プの厚さよりやや大きい突起部とからなるダイコレット
により上記半導体チップ表面を押さえ付けるとともに上
記半導体チップのＰＨＳをはんだを介してパッケージの
ベース金属表面に接着する工程とを含むものである。

【００２９】また、この発明（請求項２３）にかかる半
導体装置の製造方法は、その表面の所定の領域に半導体
素子が形成された半導体基板、及びこの半導体基板の裏
面に形成された放熱のための金属層であるＰＨＳからな
る半導体チップを形成する工程と、上記半導体チップ表
面の全面を押さえるための押さえ板部と、この押さえ板
部の周縁から下方に向かう突起部とを備え、上記押さえ
板部の上記半導体チップ表面を押さえる面にこの半導体
チップと同じ形を有しかつ同じ大きさである凹部が設け
られ、上記突起部の高さと上記凹部の深さの合計が上記
半導体チップの厚さよりやや大きいダイコレットにより
上記半導体チップ表面を押さえ付けるとともに上記半導
体チップのＰＨＳをはんだを介してパッケージのベース
金属表面に接着する工程とを含むものである。

【００３０】また、この発明（請求項２４）にかかる半
導体装置の製造方法は、上記の半導体装置の製造方法
（請求項１１，１３，１５，２０，２１，または２２の
いずれか）において、上記半導体基板が、ＧａＡｓ基板
であり、上記ＰＨＳが、Ａｕからなり、上記はんだが、
ＡｕＳｎからなり、上記ベース金属が、その表面がＡｕ
メッキされた、ＣｕまたはＣｕＷからなるものである。

【００３１】また、この発明（請求項２５）にかかる半
導体装置の製造装置は、半導体チップの表面の全面を押
さえて、半導体チップのＰＨＳをパッケージのベース金
属表面にはんだを介して接着させるための半導体チップ
押さえ板と、この押さえ板の外側に位置し、上記半導体
基板の両端から外側に延びるＡｕリボン，ビームリー
ド，またはＰＨＳをパッケージのベース金属表面に押し
付けて、圧着する圧着治具とを備えたものである。

【００３２】また、この発明（請求項２６）にかかる半
導体装置の製造装置は、半導体チップ表面の全面を押さ
えるための半導体チップ押さえ板部と、この押さえ板部
の周縁から下方に向かう、その高さが上記半導体チップ
の厚さよりやや大きい突起部とからなるダイコレットを
備えたものである。

【００３３】また、この発明（請求項２７）にかかる半
導体装置の製造装置は、半導体チップ表面の全面を押さ
えるための半導体チップ押さえ板部と、この押さえ板部
の周縁から下方に向かう突起部とを有し、上記押さえ板
部の上記半導体チップ表面を押さえる面にこの半導体チ
ップと同じ形であり、かつ同じ大きさである凹部が設け
られ、上記突起部の高さと上記凹部の深さの合計が上記
半導体チップの厚さよりやや大きいダイコレットを備え
たものである。

【００３４】

【発明の実施の形態】 実施の形態１． 構成１．この発明の実施の形態１における半導体装置
（請求項１）は、図１に示すように、その表面の所定の
領域７に半導体素子が形成された半導体基板２、及びこ
の半導体基板２の裏面に形成された放熱のための金属層
であるＰＨＳ４からなる半導体チップ３０と、その表面
に上記半導体チップ３０のＰＨＳ４がはんだを介して接
着されたパッケージのベース金属５と、上記半導体基板
２表面の両端の領域とこの領域に隣接する上記パッケー
ジベース金属表面の領域にわたって設けられ、上記半導
体基板２表面，及び上記ベース金属５表面に接着されて
いる、上記半導体チップ３０の両端を上記パッケージの
ベース金属５の表面に引き付けるための金属帯１とを備
えたものである。このため、上記半導体チップ３０は、
その両端が上記ベース金属５の表面方向に上記金属帯１
によって引き付けられ、半導体チップ３０のはんだ付け
時の反りが抑制される。これにより、はんだ３における
ボイド（空孔）の発生が抑制され、はんだの熱伝導率が
均一となり、半導体装置の信頼性を向上させることがで
きる。また、半導体基板上の半導体素子の各電極に接続
されているパッドと、パッケージの整合回路とを接続す
るＡｕワイヤの長さを均一にすることができ、これらの
パッドと整合回路の間での高周波信号の通過位相のズレ
の発生を防止することができ、半導体装置の高周波特性
を向上させることができる。

【００３５】構成２．さらに、この実施の形態１におけ
る半導体装置は、上記の構成１の半導体装置において、
上記半導体基板２が、その表面の両端の領域に金属膜か
らなるパッド６が形成されているものであり、上記金属
帯１の一端が、上記パッド６に圧着されているものであ
る。このため、上記金属帯１と上記半導体基板２とは、
上記パッド６を介して接着されることとなり、その接着
強度を向上させることができる。

【００３６】構成３．さらに、この実施の形態１におけ
る半導体装置は、上記の構成２の半導体装置において、
上記金属帯が、Ａｕリボン１であり、上記パッド６を構
成する金属膜が、Ａｕからなるものである。このため、
上記金リボン１と上記Ａｕパッド６との接着強度は良好
なものとなり、これにより、上記金リボン１と上記半導
体基板２の接着強度も良好なものとなる。

【００３７】構成４．この発明の実施の形態１における
半導体装置の製造方法（請求項１１）は、図３に示すよ
うに、半導体ウェハ表面の所定の領域に半導体素子を形
成するとともに、この半導体ウェハ表面の後述のチップ
分離工程において分離された後に各半導体チップ３０を
構成する各半導体基板２となるべき領域の両端の部分に
金属膜からなるパッド６を形成する工程と、上記半導体
ウェハの裏面に放熱のための金属層であるＰＨＳ４を形
成する工程と、上記半導体ウェハ及び上記ＰＨＳを切断
し、これらをその表面の所定の領域７に半導体素子が形
成され、その表面の両端の領域に上記パッド６が形成さ
れた半導体基板２、及び上記ＰＨＳ４からなる半導体チ
ップ３０に分離する工程と、上記半導体チップ３０のＰ
ＨＳ４をはんだ３を介してパッケージのベース金属５表
面に接着する工程と、２本のＡｕリボン１の各リボンの
一端を上記半導体チップ３０の各パッド６に圧着する工
程と、上記はんだ３を加熱し、溶融させるとともに、上
記半導体チップ３０を上記ベース金属５表面に押さえ付
け、さらに上記各Ａｕリボン１の他端を上記ベース金属
５表面に圧着して、上記半導体チップ３０の両端を上記
ベース金属５表面に引き付ける工程とを含むものであ
る。このため、上記半導体チップ３０は、はんだ３の溶
融時に、その両端が上記Ａｕリボン１によって上記ベー
ス金属５表面方向に引き付けられることとなり、この際
の半導体チップ３０の反りが抑制される。これにより、
はんだ３におけるボイドの発生が抑制され、はんだ３の
熱伝導率が均一となり、半導体装置の信頼性を向上させ
ることができる。また、半導体基板上の半導体素子の各
電極に接続されているパッドと、パッケージの整合回路
とを接続するＡｕワイヤの長さを均一にすることがで
き、これらのパッドと整合回路の間での高周波信号の通
過位相のズレの発生を防止することができ、半導体装置
の高周波特性を向上させることができる。

【００３８】構成５．さらに、この実施の形態１におけ
る半導体装置の製造方法は、上記の構成４の半導体装置
の製造方法において、上記パッド６を構成する金属膜
が、Ａｕからなるものである。このため、上記金リボン
１と上記Ａｕパッド６との接着強度は良好なものとな
り、これにより、上記金リボン１と上記半導体基板２の
接着強度も良好なものとなる。

【００３９】構成６．さらに、この実施の形態１におけ
る半導体装置の製造方法は、上記の構成５の半導体装置
の製造方法において、上記Ａｕパッド６，及びパッケー
ジのベース金属５に対する上記Ａｕリボン１の圧着が、
熱圧着，超音波圧着，または熱圧着と超音波圧着を同時
に行うものである。このため、上記Ａｕパッド６，及び
パッケージのベース金属５に対する上記Ａｕリボン１の
接着強度を良好なものとすることができる。

【００４０】構成７．この発明の実施の形態１における
半導体装置の製造装置（請求項２５）は、図３に示すよ
うに、半導体チップ３０の表面の全面を押さえて、半導
体チップ３０のＰＨＳ４をパッケージのベース金属５表
面にはんだ３を介して接着させるための半導体チップ押
さえ板９と、この押さえ板９の外側に位置し、上記半導
体基板２の両端から外側に延びるＡｕリボン１をパッケ
ージのベース金属５表面に押し付けて、圧着する圧着治
具８とを備えたものである。これにより、半導体チップ
３０表面を上記押さえ板９でパッケージのベース金属５
表面に押さえ付けると同時に、半導体チップ３０の両端
から外側に延びるＡｕリボン１をパッケージのベース金
属５の表面に圧着して、このＡｕリボン１により、半導
体チップ３０の両端をパッケージのベース金属５の表面
に引き付けることができ、半導体チップ３０をベース金
属５の表面にはんだ付けする際に半導体チップ３０に生
じる反りを容易に低減することができる。

【００４１】実施例１．この発明の第１の実施の形態に
よる一実施例について説明する。図１に本実施例１によ
る半導体装置の斜視図を示す。半導体（ＧａＡｓ）基板
２の表面には、ＦＥＴ（半導体素子）形成領域７にＦＥ
Ｔが、その両端の領域にＡｕパッド６が形成されてい
る。半導体チップ３０は、半導体基板２及びこの基板の
裏面に形成された放熱のためのＡｕ層であるＰＨＳ４か
らなるものであり、このＰＨＳ４の裏面は、Ａｕメッキ
されたＣｕまたはＣｕＷからなるパッケージのベース金
属５の表面に、ＡｕＳｎはんだにより接着（はんだ付
け）されている。さらに、Ａｕリボン１が半導体基板４
の表面の両端に形成されているＡｕパッド６とベース金
属５の表面に圧着されている。図２(a),及び図２(b)
は、ベース金属５に装着する前の半導体チップ３０の上
面図，及び斜視図である。この図からわかるように、Ａ
ｕパッド６は、半導体基板２の表面のＦＥＴ形成領域７
と基板端部の間の領域に形成されている。また、図２
(b) に示されているように、半導体基板２の大きさは、
２〜４ｍｍ×０．４〜１．０ｍｍであり、Ａｕパッドの
幅は、１００〜３００μｍ程度である。また、半導体
（ＧａＡｓ）基板２の厚さは、２０〜４０μｍ、ＰＨＳ
４の厚さは、３０〜５０μｍ程度である。

【００４２】次に、本実施例１による半導体装置の製造
方法について説明する。図３(a)-(c) は、本実施例１に
よる半導体装置の製造方法を示す断面図である。まず、
図３(a) に示すように、図２に示した半導体（ＧａＡ
ｓ）基板２とＰＨＳ４からなる半導体チップ３０をＰＨ
Ｓ４を下にして、パッケージのベース金属５の表面上で
３００℃程度に加熱し、溶融させたＡｕＳｎはんだ３の
上に置く。この後はんだを冷却して半導体チップ３０の
ＰＨＳ４とベース金属５を接着することにより、仮ダイ
ボンディングを行う。次に、図３(b) に示すように、厚
さ数μｍ〜数十μｍのＡｕリボン１の一端を半導体基板
２の表面上に形成されているＡｕパッドに圧着する。こ
の圧着は、熱圧着，超音波圧着，またはこれらを同時に
行う圧着のいずれでもよい。熱圧着の際の温度は、２０
０℃程度である。この後、図３(c)に示すように、３０
０℃程度に加熱してはんだを溶融させながら、半導体チ
ップ押さえ板９で半導体チップ３０の表面をベース金属
５の方向に押さえ付け、さらに、圧着治具８によりＡｕ
リボン１の半導体基板２表面のＡｕパッドに圧着されて
いる端と反対側の端をベース金属５表面に圧着する。こ
れにより、半導体チップの両端は、Ａｕリボン１によっ
て、ベース金属５に引きつけられる。この後、冷却し
て、はんだを固化させるることによりダイボンディング
が完了する。これによって、図１に示した半導体装置が
得られる。

【００４３】本実施例１による半導体装置の製造装置
は、図３(c) に示したように、半導体チップ押さえ板９
と、その外側に位置する圧着治具８からなるものであ
る。半導体チップ押さえ板９と圧着治具８は、互いに独
立した上下方向の動きができるようになっている。半導
体チップ押さえ板９の材質は、ステンレスであり、圧着
治具８の材質は、ステンレスまたはテフロンである。ま
た、半導体チップ押さえ板９の中央に設けられた管状の
空間は、半導体チップを真空吸着するためのものであ
る。

【００４４】本実施例１においては、上記半導体チップ
３０は、最終のダイボンディングにおけるはんだ溶融時
に、その両端が上記Ａｕリボン１によって上記ベース金
属５表面方向に引き付けられることとなり、この状態で
はんだ３を冷却・固化させることによって、半導体チッ
プ３０の反りが抑制される。これにより、ＡｕＳｎはん
だ３におけるボイドの発生が抑制され、はんだの熱伝導
率がＰＨＳ４下の全面にわたって均一となり、半導体装
置の信頼性を向上させることができる。また、半導体基
板２上のＦＥＴ（半導体素子）の各電極に接続されてい
るパッドと、パッケージの整合回路とを接続するＡｕワ
イヤの長さを均一にすることができ、これらのパッドと
整合回路の間での高周波信号の通過位相のズレの発生を
防止することができ、半導体装置の高周波特性を向上さ
せることができる。また、上記の図３(c) に示した製造
装置を用いることにより、図３(a)-(c) に示した上記の
半導体装置の製造方法を容易に実現することができる。

【００４５】実施の形態２． 構成１．この発明の実施の形態１における半導体装置
（請求項１）は、図５(b) に示すように、その表面の所
定の領域に半導体素子が形成された半導体基板２、及び
この半導体基板２の裏面に形成された放熱のための金属
層であるＰＨＳ４からなる半導体チップ３０と、その表
面に上記半導体チップ３０のＰＨＳ４がはんだを介して
接着されたパッケージのベース金属５と、上記半導体基
板２表面の両端の領域とこの領域に隣接する上記パッケ
ージベース金属５表面の領域にわたって設けられ、上記
半導体基板２表面，及び上記ベース金属５表面に接着さ
れている、上記半導体チップ３０の両端を上記パッケー
ジのベース金属５表面に引き付けるための金属帯２１と
を備えたものである。このため、上記半導体チップ３０
は、その両端が上記ベース金属５の表面方向に上記金属
帯２１によって引き付けられ、半導体チップ３０のはん
だ付け時の反りが抑制される。これにより、はんだ３に
おけるボイドの発生が抑制され、はんだの熱伝導率が均
一となり、半導体装置の信頼性を向上させることができ
る。また、半導体基板上の半導体素子の各電極に接続さ
れているパッドと、パッケージの整合回路とを接続する
Ａｕワイヤの長さを均一にすることができ、これらのパ
ッドと整合回路の間での高周波信号の通過位相のズレの
発生を防止することができ、半導体装置の高周波特性を
向上させることができる。

【００４６】構成２．さらに、この実施の形態２におけ
る半導体装置は、上記の構成１の半導体装置において、
上記金属帯が、ビームリード２１であるものである。こ
のため、半導体基板２上に半導体素子を形成すると同時
にこのビームリード２１を形成することが可能となり、
半導体基板２とビームリード２１との密着性を良好なも
のとすることができる。

【００４７】構成３．さらに、この実施の形態２におけ
る半導体装置は、上記の構成２の半導体装置において、
上記ビームリードが、Ａｕからなるものである。このた
め、上記Ａｕパッド６，及びパッケージのベース金属５
に対する上記ビームリード２１の接着強度を良好なもの
とすることができる。

【００４８】構成４．この発明の実施の形態２における
半導体装置の製造方法（請求項１３）は、図４，５に示
すように、半導体ウェハ表面の所定の領域に半導体素子
を形成するとともに、この半導体ウェハ表面の後述のチ
ップ分離工程において分離された後に各半導体チップ３
０を構成する各半導体基板２となるべき領域の両端の部
分に、この領域から外側に突出するように、金属からな
るビームリード２１を形成する工程と、上記半導体ウェ
ハの裏面の上記半導体チップ３０となるべき領域にの
み、放熱のための金属層であるＰＨＳ４を形成する工程
と、上記ＰＨＳ４をマスクとして上記半導体ウェハをエ
ッチングし、これらを、その表面の所定の領域に半導体
素子が形成され、その表面の両端の領域に上記ビームリ
ード２１が外側に突出するように形成された半導体基板
２、及び上記ＰＨＳ４からなる半導体チップ３０に分離
する工程と、上記半導体チップ３０のＰＨＳ４をはんだ
３を介してパッケージのベース金属５の表面に接着する
とともに、上記半導体チップ３０を上記ベース金属５表
面に押さえ付け、さらに上記ビームリード２１の外側に
突出した部分の先端を上記ベース金属５表面に圧着し
て、上記半導体チップ３０の両端を上記ベース金属５の
表面に引き付ける工程とを含むものである。このため、
上記半導体チップ３０は、はんだ溶融時に、その両端が
上記ビームリード２１によって上記ベース金属５の表面
方向に引き付けられることとなり、この際の半導体チッ
プ３０の反りが抑制される。これにより、はんだ３にお
けるボイドの発生が抑制され、はんだ３の熱伝導率が均
一となり、半導体装置の信頼性を向上させることができ
る。また、半導体基板２上の半導体素子の各電極に接続
されているパッドと、パッケージの整合回路とを接続す
るＡｕワイヤの長さを均一にすることができ、これらの
パッドと整合回路の間での高周波信号の通過位相のズレ
の発生を防止することができ、半導体装置の高周波特性
を向上させることができる。また、半導体基板２上に半
導体素子を形成すると同時に上記ビームリード２１を形
成する、半導体基板２とビームリード２１との密着性を
良好なものとすることができる。

【００４９】構成５．さらに、この実施の形態２におけ
る半導体装置の製造方法は、上記の構成４の半導体装置
の製造方法において、上記ビームリード２１を構成する
金属が、Ａｕであるものである。このため、上記Ａｕパ
ッド６，及びパッケージのベース金属５に対する上記ビ
ームリード２１の接着強度を良好なものとすることがで
きる。

【００５０】構成６．さらに、この実施の形態２におけ
る半導体装置の製造方法は、上記の構成５の半導体装置
の製造方法において、上記パッケージのベース金属５に
対する上記ビームリード２１の圧着が、熱圧着，超音波
圧着，または熱圧着と超音波圧着を同時に行うものであ
る。このため、上記パッケージのベース金属５に対する
上記ビームリード２１の接着強度を良好なものとするこ
とができる。

【００５１】構成７．この発明の実施の形態２における
半導体装置の製造装置（請求項２５）は、図５に示すよ
うに、半導体チップ３０の表面の全面を押さえて、半導
体チップ３０のＰＨＳ４をパッケージのベース金属５表
面にはんだ３を介して接着させるための半導体チップ押
さえ板９と、この押さえ板９の外側に位置し、上記半導
体基板２の両端から外側に延びるビームリード２１をパ
ッケージのベース金属５表面に押し付けて、圧着する圧
着治具８とを備えたものである。これにより、半導体チ
ップ３０表面を上記押さえ板９でパッケージのベース金
属５表面に押さえ付けると同時に、半導体チップ３０の
両端から外側に延びるビームリード２１をパッケージの
ベース金属５の表面に圧着して、このビームリード２１
により、半導体チップ３０の両端をパッケージのベース
金属５の表面に引き付けることができ、半導体チップ３
０をベース金属５の表面にはんだ付けする際に半導体チ
ップ３０に生じる反りを容易に低減することができる。

【００５２】実施例２．この発明の第２の実施の形態に
よる一実施例について説明する。まず、本実施例２によ
る半導体装置の製造方法について説明する。図４はパッ
ケージのベース金属に接着する前の半導体チップ３０の
斜視図である。半導体チップ３０は、半導体（ＧａＡ
ｓ）基板２及びＰＨＳ４からなり、半導体基板２の表面
には、ＦＥＴ（半導体素子）形成領域にＦＥＴが、その
両端の領域にＡｕからなる厚さ２〜１０μｍのビームリ
ード２１が半導体基板２の両端から外側に突出するよう
に形成されている。さらに、放熱のためのＡｕ層である
ＰＨＳ４は半導体基板２の裏面に形成されている。図５
に本実施例２による半導体装置の製造方法の断面図を示
す。まず、図５(a) に示すように、図４に示した、その
表面にビームリード２１が形成された半導体（ＧａＡ
ｓ）基板２とＰＨＳ４とからなる半導体チップ３０をＰ
ＨＳ４を下にして、パッケージのベース金属５の表面上
で３００℃程度に加熱し、溶融させたＡｕＳｎはんだ３
の上に置き、半導体チップ押さえ板９で半導体チップ３
０の表面をベース金属５の方向に押さえ付ける。さら
に、図５(b) に示すように、圧着治具８によりビームリ
ード２１の半導体基板２側の端と反対側の端をベース金
属５表面に圧着する。この圧着は、熱圧着，超音波圧
着，またはこれらを同時に行う圧着のいずれでもよい。
熱圧着の際の温度は、２００℃程度である。これによ
り、半導体チップ３０の両端は、ビームリード２１によ
って、ベース金属５に引きつけられる。この後、冷却し
て、はんだを固化させることによりダイボンディングが
完了する。これによって、図５(b) に示した半導体装置
が得られる。

【００５３】図５に示された、半導体チップ押さえ板９
とその外側に位置する圧着治具８からなる半導体装置の
製造装置は、実施例１において、図３(c) に示したもの
と全く同じである。

【００５４】本実施例２においては、上記半導体チップ
３０は、ダイボンディングにおけるはんだ溶融時に、そ
の両端が上記ビームリード２１によって上記ベース金属
５表面方向に引き付けられることとなり、この状態では
んだ３を冷却・固化させることによって、半導体チップ
３０の反りが抑制される。これにより、ＡｕＳｎはんだ
３におけるボイドの発生が抑制され、はんだの熱伝導率
がＰＨＳ４下の全面にわたって均一となり、半導体装置
の信頼性を向上させることができる。また、半導体基板
２上のＦＥＴ（半導体素子）の各電極に接続されている
パッドと、パッケージの整合回路とを接続するＡｕワイ
ヤの長さを均一にすることができ、これらのパッドと整
合回路の間での高周波信号の通過位相のズレの発生を防
止することができ、半導体装置の高周波特性を向上させ
ることができる。また、図５に示した上記の製造装置を
用いることにより、図５に示した上記の半導体装置の製
造方法を容易に実現することができる。

【００５５】実施の形態３． 構成１．この発明の実施の形態３における半導体装置
（請求項６）は、図７に示すように、その表面の所定の
領域に半導体素子が形成された半導体基板２、及びこの
半導体基板２の裏面に形成された放熱のための金属層で
あり、その両端が上記半導体基板の両端より５０μｍ以
上外側に突出しているＰＨＳ４からなる半導体チップ３
０と、その表面に上記半導体チップ３０のＰＨＳ４がは
んだ３を介して接着されたパッケージのベース金属５と
を備えたものである。このため、上記ＰＨＳ４におい
て、上記ベース金属５の表面に接着しようとする力が強
くなり、半導体チップ３０のはんだ付け時の反りが抑制
される。これにより、はんだ３におけるボイドの発生が
抑制され、はんだ３の熱伝導率が均一となり、半導体装
置の信頼性を向上させることができる。また、半導体基
板２上の半導体素子の各電極に接続されているパッド
と、パッケージの整合回路とを接続するＡｕワイヤの長
さを均一にすることができ、これらのパッドと整合回路
の間での高周波信号の通過位相のズレの発生を防止する
ことができ、半導体装置の高周波特性を向上させること
ができる。

【００５６】構成２．さらに、この実施の形態３におけ
る半導体装置は、図７(b) に示すように、上記の構成１
の半導体装置において、上記ＰＨＳ４の上記半導体基板
両端から外側に突出した部分の裏面の一部が、上記パッ
ケージのベース金属５の表面に直接圧着されているもの
である。このため、上記ＰＨＳ４において、上記ベース
金属５の表面に接着しようとする力が、上記の半導体装
置（構成１）より強くなり、半導体チップのはんだ付け
時の反りが、さらに抑制される。

【００５７】構成３．この発明の実施の形態３における
半導体装置の製造方法（請求項１５）は、図６，７(a)
に示すように、半導体ウェハ表面の所定の領域に半導体
素子を形成した後、この半導体ウェハ表面の上記半導体
素子形成領域以外の領域を所定の深さまでエッチングし
て溝を形成する工程と、上記半導体ウェハ表面の全面に
補強板を付着させ、さらにこの半導体ウェハの裏面をこ
のウェハの厚さが上記溝の深さより薄くなるように研削
する工程と、上記半導体ウェハの裏面の上記溝領域を含
む全面に放熱のための金属層であるＰＨＳ４を一体に形
成する工程と、上記補強板を上記半導体ウェハ表面から
剥離し、上記半導体ウェハ表面の溝が形成されていた領
域のＰＨＳを切断して、その表面の所定の領域に半導体
素子が形成された半導体基板２、及び上記ＰＨＳ４から
なる半導体チップ３０に分離する工程と、上記半導体チ
ップ３０のＰＨＳ４をはんだ３を介してパッケージのベ
ース金属５の表面に接着する工程とを含み、上記半導体
ウェハ表面の溝を、上記半導体チップ３０の上記ＰＨＳ
４の両端が上記半導体基板の両端より５０μｍ以上外側
に突出するように、形成するものである。

【００５８】構成４．さらに、この実施の形態３におけ
る半導体装置の製造方法は、図７(b) に示すように、上
記の構成３の半導体装置の製造方法において、上記ＰＨ
Ｓ４を上記パッケージのベース金属５の表面に接着する
工程が、上記ＰＨＳ４の裏面を上記パッケージのベース
金属５の表面にはんだ３を介して接着させるとともに、
上記ＰＨＳ４の上記半導体基板２の両端から外側に突出
した部分の裏面の一部を、上記パッケージのベース金属
５の表面に直接圧着するものである。このため、上記Ｐ
ＨＳ４において、上記ベース金属５の表面に接着しよう
とする力が、上記の半導体装置の製造方法（構成３）を
用いた場合より強くなり、半導体チップ３０のはんだ付
け時の反りが、さらに抑制される。

【００５９】構成５．さらに、この実施の形態３におけ
る半導体装置の製造方法は、上記の構成４の半導体装置
の製造方法において、上記パッケージのベース金属５に
対する上記ＰＨＳ４の圧着が、熱圧着，超音波圧着，ま
たは熱圧着と超音波圧着を同時に行うものである。この
ため、上記パッケージのベース金属５に対する上記ＰＨ
Ｓ４の接着強度を良好なものとすることができる。

【００６０】構成６．この発明の実施の形態３における
半導体装置の製造装置（請求項２５）は、半導体チップ
３０の表面の全面を押さえて、半導体チップ３０のＰＨ
Ｓ４をパッケージのベース金属５の表面にはんだ３を介
して接着させるための半導体チップ押さえ板と、この押
さえ板の外側に位置し、上記半導体基板２の両端から外
側に延びるＰＨＳ４をパッケージのベース金属５の表面
に押し付けて、圧着する圧着治具８とを備えたものであ
る。これにより、半導体チップ３０表面を上記押さえ板
でパッケージのベース金属５表面に押さえ付けると同時
に、半導体基板２の両端から外側に延びるＰＨＳ４をパ
ッケージのベース金属５の表面に圧着することができ、
半導体チップ３０をベース金属５の表面にはんだ付けす
る際に半導体チップ３０に生じる反りを容易に低減する
ことができる。

【００６１】実施例３．この発明の第３の実施の形態に
よる一実施例について説明する。図６に本実施例３によ
る半導体装置の製造方法において、パッケージのベース
金属に接着する前の半導体チップ３０の斜視図を示す。
また、図７に本実施例３による半導体装置の断面図を示
す。厚さ２０〜４０μｍの半導体（ＧａＡｓ）基板２の
表面にはＦＥＴが形成されている。半導体チップ３０
は、半導体基板２，及びこの基板の裏面に形成された放
熱のための厚さ３０〜５０μｍのＡｕ層であるＰＨＳ４
からなるものであり、このＰＨＳ４の両端は、半導体チ
ップ２の両端から５０μｍ以上外側に突出している。

【００６２】次に、本実施例３による半導体装置の製造
方法について説明する。まず、半導体（ＧａＡｓ）ウェ
ハ表面の所定の領域にＦＥＴ（半導体素子）を形成した
後、この半導体ウェハ表面の上記ＦＥＴ形成領域以外の
領域を４０μｍ以上の深さまでエッチングして溝を形成
する。次に、上記半導体ウェハ表面の全面に補強板を付
着させ、さらにこの半導体ウェハの裏面をこのウェハの
厚さが２０〜４０μｍになるように、すなわち上記溝の
深さより薄くなるように研削する。さらに上記半導体ウ
ェハの裏面の上記溝領域を含む全面に放熱のための厚さ
３０〜５０μｍのＡｕ層であるＰＨＳを一体に形成す
る。この後、上記補強板を上記半導体ウェハ表面から剥
離し、上記半導体ウェハ表面の溝が形成されていた領域
のＰＨＳを切断して、その表面の所定の領域にＦＥＴが
形成された半導体基板、及び上記ＰＨＳからなる半導体
チップに分離する。ただし、上記半導体ウェハ表面の溝
の幅は、分離された後の上記半導体チップのＰＨＳの両
端が、半導体基板の両端より５０μｍ以上外側に突出す
るように設定する。これにより、図６に示した半導体
（ＧａＡｓ）基板２とＰＨＳ４からなる半導体チップ３
０が形成される。次に、この半導体チップ３０をＰＨＳ
４を下にして、ＡｕメッキされたＣｕまたはＣｕＷから
なるパッケージのベース金属５の表面上で３００℃程度
に加熱し、溶融させたＡｕＳｎはんだ３の上に置き、こ
の後はんだを冷却して半導体チップ３０のＰＨＳ４とベ
ース金属５を接着することにより、ダイボンディングを
完了する。

【００６３】これにより、図７(a) に示された、半導体
基板２とＰＨＳ４とからなる半導体チップ３０が、パッ
ケージのベース金属５にはんだ付けされてなる半導体装
置が得られる。

【００６４】この製造方法において、半導体チップ３０
をＰＨＳ４を下にして、ベース金属５の表面上で溶融さ
せたＡｕＳｎはんだ３の上に置く際、図７(b) に示すよ
うに、ＰＨＳ４の半導体基板２の外側に突出している部
分の一部をベース金属５表面の表面に直接圧着するよう
にしてもよい。この圧着は、熱圧着，超音波圧着，また
はこれらを同時に行う圧着のいずれでもよい。

【００６５】本実施例３においては、ＰＨＳ４の両端が
半導体基板２の両端より５０μｍ以上外側に突出してい
るため、上記のはんだ付け時に、ＰＨＳ４が上記ベース
金属５の表面に接着しようとする力が強くなり、半導体
チップ３０の反りが抑制される。これにより、はんだ３
におけるボイドの発生が抑制され、はんだ３の熱伝導率
がＰＨＳ４の裏面の全面で均一となり、半導体装置の信
頼性を向上させることができる。また、半導体基板２上
のＦＥＴ（半導体素子）の各電極に接続されているパッ
ドと、パッケージの整合回路とを接続するＡｕワイヤの
長さを均一にすることができ、これらのパッドと整合回
路の間での高周波信号の通過位相のズレの発生を防止す
ることができ、半導体装置の高周波特性を向上させるこ
とができる。

【００６６】また、上記のように、ＰＨＳ４をはんだ３
によりベース金属５に接着する際、ＰＨＳ４の半導体基
板２の外側に突出している部分の一部をベース金属５の
表面に直接圧着すると、上記ＰＨＳにおいて、上記ベー
ス金属表面に接着しようとする力が、はんだのみにより
接着する場合より強くなり、半導体チップのはんだ付け
時の反りが、さらに抑制される。

【００６７】実施の形態４． 構成１．この発明の実施の形態４における半導体装置
（請求項８）は、図８に示すように、その表面に複数の
半導体素子が形成された半導体基板２、及びこの半導体
基板２の裏面に形成された放熱のための金属層であるＰ
ＨＳ４からなる半導体チップ３０と、その表面に上記半
導体チップ３０のＰＨＳ４がはんだを介して接着された
パッケージのベース金属とを備え、上記ＰＨＳ４が、そ
の裏面において、上記半導体基板２表面の上記半導体素
子が形成された領域７に対応する領域以外の領域に溝が
形成され、この領域２４におけるその層厚がそれ以外の
領域における層厚より薄くなっているものである。この
ため、半導体チップ３０をパッケージのベース金属には
んだ付けする際、上記ＰＨＳ４において、層厚の薄くな
っている部分２４では、半導体チップ３０の反りが低減
されることとなり、これにより半導体チップ全体の反り
が抑制される。従って、はんだにおけるボイドの発生が
抑制され、はんだの熱伝導率が均一となり、半導体装置
の信頼性を向上させることができる。また、半導体基板
上の半導体素子の各電極に接続されているパッドと、パ
ッケージの整合回路とを接続するＡｕワイヤの長さを均
一にすることができ、これらのパッドと整合回路の間で
の高周波信号の通過位相のズレの発生を防止することが
でき、半導体装置の高周波特性を向上させることができ
る。

【００６８】構成２．この発明の実施の形態４における
半導体装置の製造方法（請求項２０）は、図８に示すよ
うに、半導体ウェハ表面の後述のチップ分離工程におい
て分離された後に各半導体チップ３０を構成する各半導
体基板２となるべき領域に複数の半導体素子が含まれる
ように、上記半導体ウェハ表面に上記半導体素子を形成
する工程と、放熱のための金属層であるＰＨＳ４を、上
記半導体ウェハ裏面において、その厚さが上記半導体ウ
ェハの表面の上記半導体素子形成領域７に対応した領域
では厚く、この領域以外の領域２４では薄くなるように
形成する工程と、上記半導体ウェハ，及び上記ＰＨＳを
切断し、これらを、その表面に複数の上記半導体素子が
形成された上記半導体基板２，及び上記ＰＨＳ４からな
る上記半導体チップ３０に分離する工程と、上記半導体
チップのＰＨＳ４をはんだを介してパッケージのベース
金属表面に接着する工程とを含むものである。このた
め、半導体チップ３０をベース金属表面にはんだ付けす
る際に、上記ＰＨＳ４の層厚の薄くなっている部分２４
では、半導体チップの反りが低減され、半導体チップ全
体のはんだ付け時の反りが抑制される。これにより、は
んだにおけるボイドの発生が抑制され、はんだの熱伝導
率が均一となり、半導体装置の信頼性を向上させること
ができる。また、半導体基板上の半導体素子の各電極に
接続されているパッドと、パッケージの整合回路とを接
続するＡｕワイヤの長さを均一にすることができ、これ
らのパッドと整合回路の間での高周波信号の通過位相の
ズレの発生を防止することができ、半導体装置の高周波
特性を向上させることができる。

【００６９】実施例４．この発明の第４の実施の形態に
よる一実施例について説明する。図８は、本実施例４に
よる半導体装置の製造方法において、パッケージのベー
ス金属に接着する前の半導体チップ３０の斜視図であ
る。

【００７０】最初に、本実施例４による半導体装置の製
造方法について説明する。まず、半導体（ＧａＡｓ）ウ
ェハ表面の後述のチップ分離工程において分離された後
に各半導体チップを構成する各半導体基板となるべき領
域に複数のＦＥＴ（半導体素子）が含まれるように、上
記半導体ウェハ表面に上記ＦＥＴを形成する。次に、放
熱のためのＡｕ層であるＰＨＳを、その厚さが上記半導
体ウェハの裏面の上記ＦＥＴ形成領域７に対応した領域
では３０〜５０μｍとなり、この領域以外の領域２４で
は１０μｍ程度になるように形成する。これは、例えば
半導体ウェハ裏面の全面に厚さ１０μｍ程度の薄い第１
のＰＨＳを形成し、次にＦＥＴ形成領域７に対応した領
域以外の領域の第１のＰＨＳの裏面をレジスト等により
マスクして、電解メッキを行い、マスクされていない領
域、すなわち上記ＦＥＴ形成領域７に対応した領域に厚
さ２０〜４０μｍの第２のＰＨＳを形成することにより
実現できる。また、上記の厚さ２０〜４０μｍの第２の
ＰＨＳを先に半導体ウェハ裏面の上記ＦＥＴ形成領域７
に対応した領域に形成し、この後、厚さ１０μｍ程度の
上記の第１のＰＨＳを全面に形成するようにしてもよ
い。次に、上記半導体ウェハ，及び上記ＰＨＳを切断
し、これらを、その表面に複数の上記ＦＥＴが形成され
た半導体基板２，及びＰＨＳ４からなる、図８に示す半
導体チップ３０に分離する。さらに、この半導体チップ
３０のＰＨＳ４をＡｕＳｎはんだを介してパッケージの
ベース金属（ＡｕメッキされたＣｕまたはＣｕＷ）表面
に接着して、ダイボンディングが完了する。

【００７１】上記の製造方法により、その表面に複数の
ＦＥＴ（各ＦＥＴの中心の間隔が３００μｍ〜１ｍｍ）
が形成された厚さ２０〜４０μｍの半導体（ＧａＡｓ）
基板２と、この基板裏面に形成された、上記ＦＥＴ形成
領域７に対応した領域では厚く（３０〜５０μｍ）、こ
の領域以外の領域２４では薄く（１０μｍ程度）なって
いるＰＨＳ４からなる半導体チップ３０が、ＰＨＳ４裏
面とパッケージのベース金属表面の間のＡｕＳｎはんだ
を介して、ベース金属に接着されている半導体装置が作
製される。

【００７２】本実施例４においては、半導体チップ３０
をベース金属表面にはんだ付けする際に、上記ＰＨＳ４
の層厚の薄くなっている領域２４では、半導体チップの
反りが低減され、半導体チップ３０全体のはんだ付け時
の反りが抑制される。これにより、はんだにおけるボイ
ドの発生が抑制され、はんだの熱伝導率が均一となり、
半導体装置の信頼性を向上させることができる。また、
半導体基板上のＦＥＴの各電極に接続されているパッド
と、パッケージの整合回路とを接続するＡｕワイヤの長
さを均一にすることができ、これらのパッドと整合回路
の間での高周波信号の通過位相のズレの発生を防止する
ことができ、半導体装置の高周波特性を向上させること
ができる。

【００７３】実施の形態５． 構成１．この発明の実施の形態５における半導体装置
（請求項９）は、図９，１０に示すように、その表面に
半導体素子が形成された複数の半導体基板２が、放熱の
ための金属層であるＰＨＳ４の表面に配置されてなる半
導体チップ３０と、その表面に上記半導体チップ３０の
ＰＨＳ４がはんだ３を介して接着されたパッケージのベ
ース金属５とを備えているものである。このため、上記
半導体チップ３０の反りは、上記半導体基板２が形成さ
れている領域でのみ発生し、上記半導体基板２の間の領
域では発生しない。従って、半導体チップ全体のはんだ
付け時の反りが抑制される。これにより、はんだにおけ
るボイドの発生が抑制され、はんだの熱伝導率が均一と
なり、半導体装置の信頼性を向上させることができる。
また、半導体基板上の半導体素子の各電極に接続されて
いるパッドと、パッケージの整合回路とを接続するＡｕ
ワイヤの長さを均一にすることができ、これらのパッド
と整合回路の間での高周波信号の通過位相のズレの発生
を防止することができ、半導体装置の高周波特性を向上
させることができる。

【００７４】構成２．この発明の実施の形態５における
半導体装置の製造方法（請求項２１）は、図９，１０に
示すように、半導体ウェハ表面の所定の領域に半導体素
子を形成した後、この半導体ウェハ表面の上記半導体素
子形成領域以外の領域を所定の深さまでエッチングして
溝を形成する工程と、上記半導体ウェハ表面の全面に補
強板を付着させ、さらにこの半導体ウェハの裏面をこの
ウェハの厚さが上記溝の深さより薄くなるように研削す
る工程と、上記半導体ウェハの裏面の上記溝領域を含む
全面に放熱のための金属層であるＰＨＳ４を一体に形成
する工程と、上記補強板を上記半導体ウェハ表面から剥
離し、上記半導体ウェハ表面の溝が形成されていた領域
内の所定の領域のＰＨＳ４を切断して、その表面に上記
半導体素子が形成された複数の半導体基板２、及びその
表面に該複数の半導体基板２が形成された上記ＰＨＳ４
からなる半導体チップ３０に分離する工程と、上記半導
体チップ３０のＰＨＳ４をはんだ３を介してパッケージ
のベース金属５の表面に接着する工程とを含むものであ
る。このため、半導体チップ３０をベース金属５表面に
はんだ付けする際の上記半導体チップ３０の反りは、上
記半導体基板２が形成されている領域でのみ発生し、上
記半導体基板２の間の領域では発生しない。従って、半
導体チップ全体のはんだ付け時の反りが抑制される。こ
れにより、はんだにおけるボイドの発生が抑制され、は
んだの熱伝導率が均一となり、半導体装置の信頼性を向
上させることができる。また、半導体基板上の半導体素
子の各電極に接続されているパッドと、パッケージの整
合回路とを接続するＡｕワイヤの長さを均一にすること
ができ、これらのパッドと整合回路の間での高周波信号
の通過位相のズレの発生を防止することができ、半導体
装置の高周波特性を向上させることができる。

【００７５】実施例５．この発明の第５の実施の形態に
よる一実施例について説明する。図９は、本実施例５に
よる半導体装置の製造方法における、パッケージのベー
ス金属に接着する前の半導体チップ３０の斜視図であ
り、図１０は、この半導体チップ３０をパッケージのベ
ース金属５にはんだ３により接着してなる、本実施例５
による半導体装置の断面図である。

【００７６】最初に、本実施例５による半導体装置の製
造方法について説明する。まず、半導体（ＧａＡｓ）ウ
ェハ表面の所定の領域にＦＥＴ（半導体素子）を形成し
た後、この半導体ウェハ表面の上記ＦＥＴ形成領域以外
の領域を４０μｍ程度以上の深さまでエッチングして溝
を形成する。次に、上記半導体ウェハ表面の全面に補強
板を付着させ、さらにこの半導体ウェハの裏面をこのウ
ェハの厚さが２０〜４０μｍになるように、すなわち上
記溝の深さより薄くなるように研削する。この後、上記
半導体ウェハの裏面の上記溝領域を含む全面に、放熱の
ための厚さ３０〜５０μｍのＡｕ層であるＰＨＳを一体
に形成する。さらに、上記補強板を上記半導体ウェハ表
面から剥離し、上記半導体ウェハ表面の溝が形成されて
いた領域のＰＨＳを切断して、図９に示す、その表面に
ＦＥＴが形成された複数の半導体基板２及び上記ＰＨＳ
４からなる半導体チップ３０に分離する。最後に、図１
０に示すように、上記半導体チップ３０を、ＰＨＳ４を
下にして、パッケージのベース金属（Ａｕメッキされた
ＣｕまたはＣｕＷ）５の表面上で３００℃程度に加熱さ
れ、溶融したＡｕＳｎはんだ３上に置き、この後、はん
だを冷却して固化させる。これにより、半導体チップ３
０はパッケージのベース金属５にはんだ３を介して接着
され、ダイボンディングが完了する。

【００７７】上記の製造方法により、その表面にＦＥＴ
が形成された厚さ２０〜４０μｍの複数の半導体（Ｇａ
Ａｓ）基板２が、ＰＨＳ４の表面に形成されてなる半導
体チップ３０と、ＡｕＳｎはんだ３によりＰＨＳ４の裏
面に接着されているベース金属５とを備えた、図１０に
示す半導体装置が作製される。

【００７８】本実施例５においては、半導体チップ３０
をベース金属５表面にはんだ付けする際の上記半導体チ
ップ３０の反りは、半導体基板２が形成されている領域
でのみ発生し、半導体基板２の間の領域では発生しな
い。従って、半導体チップ３０全体のはんだ付け時の反
りが抑制される。これにより、はんだ３におけるボイド
の発生が抑制され、はんだ３の熱伝導率がＰＨＳ４の裏
面の全面にわたって均一となり、半導体装置の信頼性を
向上させることができる。また、半導体基板２上のＦＥ
Ｔの各電極に接続されているパッドと、パッケージの整
合回路とを接続するＡｕワイヤの長さを均一にすること
ができ、これらのパッドと整合回路の間での高周波信号
の通過位相のズレの発生を防止することができ、半導体
装置の高周波特性を向上させることができる。

【００７９】実施の形態６． 構成１．この発明の実施の形態６における半導体装置の
製造方法（請求項２２）は、図１１(a) に示すように、
その表面の所定の領域に半導体素子が形成された半導体
基板２、及びこの半導体基板２の裏面に形成された放熱
のための金属層であるＰＨＳ４からなる半導体チップ３
０を形成する工程と、上記半導体チップ３０表面の全面
を押さえるための押さえ板部４１と、この押さえ板部４
１の周縁から下方に向かう、その高さが上記半導体チッ
プ３０の厚さよりやや大きい突起部１１とからなるダイ
コレット１０により上記半導体チップ３０の表面を押さ
え付けるとともに上記半導体チップ３０のＰＨＳ４をは
んだ３を介してパッケージのベース金属５の表面に接着
する工程とを含むものである。このため、溶融したはん
だの上に半導体チップ３０を置き、さらに上記押さえ板
４１によって半導体チップ３０の表面を押さえ、この状
態ではんだ３を冷却することにより、半導体チップ３０
の反りを低減することができる。従って、はんだ３にお
けるボイドの発生が抑制され、はんだの熱伝導率が均一
となり、半導体装置の信頼性を向上させることができ
る。また、半導体基板上の半導体素子の各電極に接続さ
れているパッドと、パッケージの整合回路とを接続する
Ａｕワイヤの長さを均一にすることができ、これらのパ
ッドと整合回路の間での高周波信号の通過位相のズレの
発生を防止することができ、半導体装置の高周波特性を
向上させることができる。また、上記ダイコレット１０
の突起部１１の高さが、半導体チップ３０の厚さよりや
や高くなっているため、上記押さえ板４１の押さえ面と
ベース金属５の表面の間隔が半導体チップ３０の厚さ以
下になることがない。従って、半導体チップ３０に上記
押さえ板４１から必要以上の力が加わることによる半導
体チップ３０の破損を防止することができる。

【００８０】構成２．さらに、この実施の形態６におけ
る半導体装置の製造方法は、図１１(b) に示すように、
上記の構成１の半導体装置の製造方法において、その表
面の所定の領域に半導体素子が形成された半導体基板
２、及びこの半導体基板２の裏面に形成された放熱のた
めの金属層であるＰＨＳ４からなる半導体チップ３０を
形成する工程と、上記半導体チップ３０表面の全面を押
さえるための押さえ板部４１と、この押さえ板の周縁か
ら下方に向かう突起部１１とを備え、上記押さえ板４１
の上記半導体チップ表面を押さえる面にこの半導体チッ
プ３０と同じ形を有しかつ同じ大きさである凹部４２が
設けられ、上記突起部１１の高さと上記凹部４２の深さ
の合計が上記半導体チップ３０の厚さよりやや大きいダ
イコレット１０により上記半導体チップ３０の表面を押
さえ付けるとともに上記半導体チップ３０のＰＨＳ４を
はんだ３を介してパッケージのベース金属５の表面に接
着する工程とを含むものである。このため、半導体チッ
プ３０をベース金属５の表面にはんだ付けする際、上記
半導体チップ３０の表面が上記押さえ板４１により上記
ベース金属５の表面に押さえ付けられることとなり、上
記半導体チップ３０の反りは抑制される。また、上記ダ
イコレット１０の突起部１１の高さと上記凹部４２の深
さの合計が、半導体チップ３０の厚さよりやや大きくな
っているため、上記押さえ板４１の押さえ面とベース金
属５の表面の間隔が半導体チップ３０の厚さ以下になる
ことがない。従って、半導体チップ３０に上記押さえ板
４１から必要以上の力が加わることによる半導体チップ
３０の破損を防止することができる。また、上記ダイコ
レット１０の凹部４２は、半導体チップ３０と同じ形を
有しかつ同じ大きさであるから、半導体チップ３０の位
置をこの凹部に合わせることができ、半導体チップ３０
のはんだ付け工程を安定したものにできる。

【００８１】構成３．この発明の実施の形態６における
半導体装置の製造装置（請求項２６）は、図１１(a) に
示すように、半導体チップ表面の全面を押さえるための
半導体チップ押さえ板部４１と、この押さえ板部の周縁
から下方に向かう、その高さが上記半導体チップの厚さ
よりやや大きい突起部１１とからなるダイコレット１０
を備えたものである。このため、半導体チップ３０をベ
ース金属５の表面にはんだ付けする際、上記半導体チッ
プ３０の表面が上記押さえ板部４１により上記ベース金
属５の表面に押さえ付けられることとなり、上記半導体
チップ３０の反りは抑制される。また、上記ダイコレッ
ト１０の突起部１１の高さが、半導体チップ３０の厚さ
よりやや高くなっているため、上記押さえ板４１の押さ
え面とベース金属５表面の間隔が半導体チップ３０の厚
さ以下になることがない。従って、半導体チップ３０に
上記押さえ板から必要以上の力が加わることによる半導
体チップ３０の破損を防止することができる。

【００８２】構成４．さらに、この実施の形態６におけ
る半導体装置の製造装置は、図１１(b) に示すように、
上記の構成３の半導体装置の製造装置において、半導体
チップ３０表面の全面を押さえるための半導体チップ押
さえ板部４１と、この押さえ板部４１の周縁から下方に
向かう突起部１１とを有し、上記押さえ板部４１の上記
半導体チップ表面を押さえる面にこの半導体チップ３０
と同じ形であり、かつ同じ大きさである凹部４２が設け
られ、上記突起部１１の高さと上記凹部４２の深さの合
計が上記半導体チップ３０の厚さよりやや大きいダイコ
レット１０を備えたものである。このため、半導体チッ
プ３０をベース金属５表面にはんだ付けする際、上記半
導体チップ３０表面が上記押さえ板部４１により上記ベ
ース金属５表面に押さえ付けられることとなり、上記半
導体チップ３０の反りは抑制される。また、上記ダイコ
レット１０の突起部１１の高さと上記凹部４２の深さの
合計が、半導体チップ３０の厚さよりやや大きくなって
いるため、上記押さえ板４１の押さえ面とベース金属５
表面の間隔が半導体チップ３０の厚さ以下になることが
ない。従って、半導体チップ３０に上記押さえ板から必
要以上の力が加わることによる半導体チップ３０の破損
を防止することができる。また、上記ダイコレットの凹
部４２は、半導体チップ３０と同じ形を有しかつ同じ大
きさであるから、半導体チップ３０の位置をこの凹部に
合わせることができ、半導体チップ３０のはんだ付け工
程を安定したものにできる。

【００８３】実施例６．この発明の第６の実施の形態に
よる一実施例について説明する。図１１は、本実施例６
による半導体装置の製造方法，及び半導体装置の製造装
置を示す断面図である。

【００８４】図１１(a) に示す、半導体装置の製造装置
は、半導体チップ押さえ板部４１と、その周縁から下方
に突出する突起部１１とからなるダイコレット１０を備
えたものである。この突起部１１の高さは、半導体チッ
プ３０の厚さよりやや大きくなっている。このダイコレ
ット１０を用いた、半導体装置の製造方法は、次のよう
なものである。すなわち、図１１(a) に示すように、パ
ッケージのベース金属５の表面上で３００℃程度に加熱
され、溶融したＡｕＳｎはんだ３の上に、半導体（Ｇａ
Ａｓ）基板２とＰＨＳ４からなる半導体チップ３０をＰ
ＨＳ４を下にして置き、さらに、上記ダイコレット１０
の半導体チップ押さえ板４１で、半導体チップ３０の表
面をベース金属５表面に向けて押さえ付ける。この後、
この状態ではんだを冷却して固化させ、半導体チップ３
０をベース金属５に接着させる。この際、突起部１１の
高さは、半導体チップの厚さよりやや大きくなっている
ため、半導体チップ押さえ板部４１の下面とベース金属
５表面の間の距離が、半導体チップ３０の厚さ以下にな
ることはない。

【００８５】図１１(b) に示す、半導体装置の製造装置
は、半導体チップ押さえ板部４１と、その周縁から下方
に突出する突起部１１とからなるダイコレット１０を備
えたものであり、この半導体チップ押さえ板部４１の下
面の中央に半導体チップ３０と同形の凹部４２が設けら
れている。ただし、突起部１１の高さと凹部４２の深さ
の合計は、半導体チップ３０の厚さよりやや大きくなる
ようになっている。このダイコレット１０を用いた、半
導体装置の製造方法は、次のようなものである。すなわ
ち、図１１(b) に示すように、パッケージのベース金属
５の表面上で３００℃程度に加熱され、溶融したＡｕＳ
ｎはんだ３の上に、半導体（ＧａＡｓ）基板２とＰＨＳ
４からなる半導体チップ３０をＰＨＳ４を下にして置
き、さらに、上記ダイコレット１０の半導体チップ押さ
え板部４１で、半導体チップ３０の表面をベース金属５
表面に向けて押さえ付ける。この後、この状態ではんだ
を冷却して固化させ、半導体チップ３０をベース金属５
に接着させる。この際、半導体チップ３０の位置は、ダ
イコレット１０内において、凹部４２に合う位置とな
り、常に押さえ板部４１の中央の位置で半導体チップ３
０の表面を押さえることができる。さらに、突起部１１
の高さと凹部４２の深さの合計は、半導体チップの厚さ
よりやや大きくなっているため、凹部４２の表面とベー
ス金属５表面の間の距離が、半導体チップ３０の厚さ以
下になることはない。

【００８６】なお、半導体チップ押さえ板部４１の中央
に設けられた管状の空間は、半導体チップを真空吸着す
るためのものである。また、上記ダイコレット１０の材
質は、ステンレス等の金属，またはテフロンである。

【００８７】本実施例６においては、ベース金属５表面
上の溶融したはんだ３の上に置かれた半導体チップ３０
の表面をダイコレット１０でベース金属５の表面に向け
て押さえ付け、この状態ではんだを固化させるため、半
導体チップ３０の反りを低減させることができる。さら
に、上記突起部１１により、ダイコレット９の押さえ板
４１の下面とベース金属５表面の間の距離が、半導体チ
ップ３０の厚さより短くなることはなく、このため半導
体チップ３０に必要以上の力が加わることはない。従っ
て、このはんだ付け工程で半導体チップ３０が破損する
ことを防止することができる。また、上記押さえ板部４
１の中央に凹部４２が設けられているダイコレット１０
を用いた場合は、半導体チップ３０の位置を常にこの凹
部４２の位置と一致させることができ、押さえ板部４１
の中央で安定して半導体チップ３０の表面を押さえるこ
とができ、このはんだ付け工程を安定したものとするこ
とができる。

【図面の簡単な説明】

【図１】 この発明の実施例１による半導体装置を示す
斜視図である。

【図２】 この発明の実施例１による半導体装置の半導
体基板表面のパッドを示す平面図である。

【図３】 この発明の実施例１による半導体装置の製造
方法を示す断面図（図３(a)-(c) ），及び半導体装置の
製造装置を示す断面図（図３(c) ）である。

【図４】 この発明の実施例２による半導体装置の半導
体チップを示す断面図である。

【図５】 この発明の実施例２による半導体装置の製造
方法を示す断面図である。

【図６】 この発明の実施例３による半導体装置の製造
方法において、パッケージのベース金属に接着する前の
半導体チップを示す斜視図である。

【図７】 この発明の実施例３による半導体装置，及び
その製造方法を示す断面図である。

【図８】 この発明の実施例４による半導体装置の製造
方法において、パッケージのベース金属に接着する前の
半導体チップを示す斜視図である。

【図９】 この発明の実施例５による半導体装置の製造
方法において、パッケージのベース金属に接着する前の
半導体チップを示す斜視図である。

【図１０】 この発明の実施例５による半導体装置を示
す断面図である。

【図１１】 この発明の実施例６による半導体装置の製
造方法，及び半導体装置の製造装置を示す断面図であ
る。

【図１２】 従来の半導体装置を示す斜視図である。

【符号の説明】

１ Ａｕリボン、２ 半導体（ＧａＡｓ）基板、３ は
んだ、４ ＰＨＳ、５ パッケージのベース金属、６
Ａｕパッド、７ ＦＥＴ形成領域、８ 圧着治具、９
半導体チップ押さえ板、１０ ダイコレット、１１ 突
起部、２１ ビームリード、２４ ＰＨＳの層厚の薄い
領域、３０ 半導体チップ、４１ 半導体チップ押さえ
板部、４２ 凹部。

Claims (27)

【特許請求の範囲】
1. 【請求項１】 その表面の所定の領域に半導体素子が形
   成された半導体基板、及び該半導体基板の裏面に形成さ
   れた放熱のための金属層であるＰＨＳからなる半導体チ
   ップと、 その表面に上記半導体チップのＰＨＳがはんだを介して
   接着されたパッケージのベース金属と、 上記半導体基板表面の両端の領域と該領域に隣接する上
   記パッケージのベース金属表面の領域にわたって設けら
   れ、上記半導体基板表面，及び上記ベース金属表面に接
   着されている、上記半導体チップの両端を上記パッケー
   ジのベース金属の表面に引き付けるための金属帯とを備
   えたことを特徴とする半導体装置。
2. 【請求項２】 請求項１に記載の半導体装置において、 上記半導体基板は、その表面の両端の領域に金属膜から
   なるパッドが形成されているものであり、 上記金属帯の一端は、上記パッドに圧着されていること
   を特徴とする半導体装置。
3. 【請求項３】 請求項２に記載の半導体装置において、 上記金属帯は、Ａｕリボンであり、 上記パッドを構成する金属膜は、Ａｕからなることを特
   徴とする半導体装置。
4. 【請求項４】 請求項１に記載の半導体装置において、 上記金属帯は、ビームリードであることを特徴とする半
   導体装置。
5. 【請求項５】 請求項４に記載の半導体装置において、 上記ビームリードは、Ａｕからなることを特徴とする半
   導体装置。
6. 【請求項６】 その表面の所定の領域に半導体素子が形
   成された半導体基板、及び該半導体基板の裏面に形成さ
   れた放熱のための金属層であり、その両端が上記半導体
   基板の両端より５０μｍ以上外側に突出しているＰＨＳ
   からなる半導体チップと、 その表面に上記半導体チップのＰＨＳがはんだを介して
   接着されたパッケージのベース金属とを備えたことを特
   徴とする半導体装置。
7. 【請求項７】 請求項６に記載の半導体装置において、 上記ＰＨＳの上記半導体基板両端から外側に突出した部
   分の裏面の一部が、上記パッケージのベース金属の表面
   に直接圧着されていることを特徴とする半導体装置。
8. 【請求項８】 その表面に複数の半導体素子が形成され
   た半導体基板、及び該半導体基板の裏面に形成された放
   熱のための金属層であるＰＨＳからなる半導体チップ
   と、 その表面に上記半導体チップのＰＨＳがはんだを介して
   接着されたパッケージのベース金属とを備え、 上記ＰＨＳは、その裏面において、上記半導体基板表面
   の上記半導体素子が形成された領域に対応する領域以外
   の領域に溝が形成され、該領域におけるその層厚がそれ
   以外の領域における層厚より薄くなっているものである
   ことを特徴とする半導体装置。
9. 【請求項９】 その表面に半導体素子が形成された複数
   の半導体基板が、放熱のための金属層であるＰＨＳの表
   面に配置されてなる半導体チップと、 その表面に上記半導体チップのＰＨＳがはんだを介して
   接着されたパッケージのベース金属とを備えていること
   を特徴とする半導体装置。
10. 【請求項１０】 請求項１，６，８，９のいずれかに記
    載の半導体装置において、 上記半導体基板は、ＧａＡｓ基板であり、 上記ＰＨＳは、Ａｕからなり、 上記はんだは、ＡｕＳｎからなり、 上記ベース金属は、その表面がＡｕメッキされた、Ｃｕ
    またはＣｕＷからなることを特徴とする半導体装置。
11. 【請求項１１】 半導体ウェハ表面の所定の領域に半導
    体素子を形成するとともに、該半導体ウェハ表面の後述
    のチップ分離工程において分離された後に各半導体チッ
    プを構成する各半導体基板となるべき領域の両端の部分
    に金属膜からなるパッドを形成する工程と、 上記半導体ウェハの裏面に放熱のための金属層であるＰ
    ＨＳを形成する工程と、 上記半導体ウェハ及び上記ＰＨＳを切断し、これらをそ
    の表面の所定の領域に半導体素子が形成され、その表面
    の両端の領域に上記パッドが形成された半導体基板、及
    び上記ＰＨＳからなる半導体チップに分離する工程と、 上記半導体チップのＰＨＳをはんだを介してパッケージ
    のベース金属表面に接着する工程と、 ２本のＡｕリボンの各リボンの一端を上記半導体チップ
    の各パッドに圧着する工程と、 上記はんだを加熱し、溶融させるとともに、上記半導体
    チップを上記ベース金属表面に押さえ付け、さらに上記
    各Ａｕリボンの他端を上記ベース金属表面に圧着して、
    上記半導体チップの両端を上記ベース金属表面に引き付
    ける工程とを含むことを特徴とする半導体装置の製造方
    法。
12. 【請求項１２】 請求項１１に記載の半導体装置の製造
    方法において、上記パッドを構成する金属膜は、Ａｕか
    らなることを特徴とする半導体装置の製造方法。
13. 【請求項１３】 半導体ウェハ表面の所定の領域に半導
    体素子を形成するとともに、該半導体ウェハ表面の後述
    のチップ分離工程において分離された後に各半導体チッ
    プを構成する各半導体基板となるべき領域の両端の部分
    に、該領域から外側に突出するように、金属からなるビ
    ームリードを形成する工程と、 上記半導体ウェハの裏面の上記半導体チップとなるべき
    領域にのみ、放熱のための金属層であるＰＨＳを形成す
    る工程と、 上記ＰＨＳをマスクとして上記半導体ウェハをエッチン
    グし、これらを、その表面の所定の領域に半導体素子が
    形成され、その表面の両端の領域に上記ビームリードが
    外側に突出するように形成された半導体基板、及び上記
    ＰＨＳからなる半導体チップに分離する工程と、 上記半導体チップのＰＨＳをはんだを介してパッケージ
    のベース金属表面に接着するとともに、上記半導体チッ
    プを上記ベース金属表面に押さえ付け、さらに上記ビー
    ムリードの外側に突出した部分の先端を上記ベース金属
    表面に圧着して、上記半導体チップの両端を上記ベース
    金属表面に引き付ける工程とを含むことを特徴とする半
    導体装置の製造方法。
14. 【請求項１４】 請求項１３に記載の半導体装置の製造
    方法において、 上記ビームリードを構成する金属は、Ａｕであることを
    特徴とする半導体装置の製造方法。
15. 【請求項１５】 半導体ウェハ表面の所定の領域に半導
    体素子を形成した後、該半導体ウェハ表面の上記半導体
    素子形成領域以外の領域を所定の深さまでエッチングし
    て溝を形成する工程と、 上記半導体ウェハ表面の全面に補強板を付着させ、さら
    に該半導体ウェハの裏面を該ウェハの厚さが上記溝の深
    さより薄くなるように研削する工程と、 上記半導体ウェハの裏面の上記溝領域を含む全面に放熱
    のための金属層であるＰＨＳを一体に形成する工程と、 上記補強板を上記半導体ウェハ表面から剥離し、上記半
    導体ウェハ表面の溝が形成されていた領域のＰＨＳを切
    断して、その表面の所定の領域に半導体素子が形成され
    た半導体基板、及び上記ＰＨＳからなる半導体チップに
    分離する工程と、 上記半導体チップのＰＨＳをはんだを介してパッケージ
    のベース金属表面に接着する工程とを含み、 上記半導体ウェハ表面の溝の形成は、上記半導体チップ
    の上記ＰＨＳの両端が、上記半導体基板の両端より５０
    μｍ以上外側に突出するように、上記溝を形成するもの
    であることを特徴とする半導体装置の製造方法。
16. 【請求項１６】 請求項１５に記載の半導体装置の製造
    方法において、 上記ＰＨＳを上記パッケージのベース金属表面に接着す
    る工程は、上記ＰＨＳ裏面を上記パッケージのベース金
    属表面にはんだを介して接着させるとともに、上記ＰＨ
    Ｓの上記半導体基板両端から外側に突出した部分の裏面
    の一部を上記パッケージのベース金属の表面に直接圧着
    するものであることを特徴とする半導体装置の製造方
    法。
17. 【請求項１７】 請求項１１，１３，または１６のいず
    れかに記載の半導体装置の製造方法において、 上記圧着は、熱圧着であることを特徴とする半導体装置
    の製造方法。
18. 【請求項１８】 請求項１１，１３，または１６のいず
    れかに記載の半導体装置の製造方法において、 上記圧着は、超音波圧着であることを特徴とする半導体
    装置の製造方法。
19. 【請求項１９】 請求項１１，１３，または１６のいず
    れかに記載の半導体装置の製造方法において、 上記圧着は、熱圧着と超音波圧着を同時に行うものであ
    ることを特徴とする半導体装置の製造方法。
20. 【請求項２０】 半導体ウェハ表面の後述のチップ分離
    工程において分離された後に各半導体チップを構成する
    各半導体基板となるべき領域に複数の半導体素子が含ま
    れるように、上記半導体ウェハ表面に上記半導体素子を
    形成する工程と、 放熱のための金属層であるＰＨＳを、上記半導体基板裏
    面において、その厚さが上記半導体ウェハ表面の上記半
    導体素子形成領域に対応した領域では厚く、該領域以外
    の領域では薄くなるように形成する工程と、 上記半導体ウェハ，及び上記ＰＨＳを切断し、これら
    を、その表面に複数の上記半導体素子が形成された上記
    半導体基板，及び上記ＰＨＳからなる上記半導体チップ
    に分離する工程と、 上記半導体チップのＰＨＳをはんだを介してパッケージ
    のベース金属表面に接着する工程とを含むことを特徴と
    する半導体装置の製造方法。
21. 【請求項２１】 半導体ウェハ表面の所定の領域に半導
    体素子を形成した後、該半導体ウェハ表面の上記半導体
    素子形成領域以外の領域を所定の深さまでエッチングし
    て溝を形成する工程と、 上記半導体ウェハ表面の全面に補強板を付着させ、さら
    に該半導体ウェハの裏面を該ウェハの厚さが上記溝の深
    さより薄くなるように研削する工程と、 上記半導体ウェハの裏面の上記溝領域を含む全面に放熱
    のための金属層であるＰＨＳを一体に形成する工程と、 上記補強板を上記半導体ウェハ表面から剥離し、上記半
    導体ウェハ表面の溝が形成されていた領域内の所定の領
    域のＰＨＳを切断して、その表面に上記半導体素子が形
    成された複数の半導体基板、及びその表面に該複数の半
    導体基板が形成された上記ＰＨＳからなる半導体チップ
    に分離する工程と、 上記半導体チップのＰＨＳをはんだを介してパッケージ
    のベース金属表面に接着する工程とを含むことを特徴と
    する半導体装置の製造方法。
22. 【請求項２２】 その表面の所定の領域に半導体素子が
    形成された半導体基板、及び該半導体基板の裏面に形成
    された放熱のための金属層であるＰＨＳからなる半導体
    チップを形成する工程と、 上記半導体チップ表面の全面を押さえるための押さえ板
    部と、該押さえ板部の周縁から下方に向かう、その高さ
    が上記半導体チップの厚さよりやや大きい突起部とから
    なるダイコレットにより上記半導体チップ表面を押さえ
    付けるとともに上記半導体チップのＰＨＳをはんだを介
    してパッケージのベース金属表面に接着する工程とを含
    むことを特徴とする半導体装置の製造方法。
23. 【請求項２３】 その表面の所定の領域に半導体素子が
    形成された半導体基板、及び該半導体基板の裏面に形成
    された放熱のための金属層であるＰＨＳからなる半導体
    チップを形成する工程と、 上記半導体チップ表面の全面を押さえるための押さえ板
    部と、該押さえ板部の周縁から下方に向かう突起部とを
    備え、上記押さえ板部の上記半導体チップ表面を押さえ
    る面に該半導体チップと同じ形を有しかつ同じ大きさで
    ある凹部が設けられ、上記突起部の高さと上記凹部の深
    さの合計が上記半導体チップの厚さよりやや大きいダイ
    コレットにより上記半導体チップ表面を押さえ付けると
    ともに上記半導体チップのＰＨＳをはんだを介してパッ
    ケージのベース金属表面に接着する工程とを含むことを
    特徴とする半導体装置の製造方法。
24. 【請求項２４】 請求項１１，１３，１５，２０，２
    １，または２２のいずれかに記載の半導体装置の製造方
    法において、 上記半導体基板は、ＧａＡｓ基板であり、 上記ＰＨＳは、Ａｕからなり、 上記はんだは、ＡｕＳｎからなり、 上記ベース金属は、その表面がＡｕメッキされた、Ｃｕ
    またはＣｕＷからなることを特徴とする半導体装置の製
    造方法。
25. 【請求項２５】 半導体チップの表面の全面を押さえ
    て、半導体チップのＰＨＳをパッケージのベース金属表
    面にはんだを介して接着させるための半導体チップ押さ
    え板と、 該押さえ板の外側に位置し、上記半導体基板の両端から
    外側に延びるＡｕリボン，ビームリード，またはＰＨＳ
    をパッケージのベース金属表面に押し付けて、圧着する
    圧着治具とを備えたことを特徴とする半導体装置の製造
    装置。
26. 【請求項２６】 半導体チップ表面の全面を押さえるた
    めの半導体チップ押さえ板部と、該押さえ板部の周縁か
    ら下方に向かう、その高さが上記半導体チップの厚さよ
    りやや大きい突起部とからなるダイコレットを備えたこ
    とを特徴とする半導体装置の製造装置。
27. 【請求項２７】 半導体チップ表面の全面を押さえるた
    めの半導体チップ押さえ板部と、該押さえ板部の周縁か
    ら下方に向かう突起部とを有し、上記押さえ板部の上記
    半導体チップ表面を押さえる面に該半導体チップと同じ
    形であり、かつ同じ大きさである凹部が設けられ、上記
    突起部の高さと上記凹部の深さの合計が上記半導体チッ
    プの厚さよりやや大きいダイコレットを備えたことを特
    徴とする半導体装置の製造装置。