JPH04229643A - 高周波パワ−半導体デバイスおよびその製造方法 - Google Patents

高周波パワ−半導体デバイスおよびその製造方法

Info

Publication number
JPH04229643A
JPH04229643A JP3146543A JP14654391A JPH04229643A JP H04229643 A JPH04229643 A JP H04229643A JP 3146543 A JP3146543 A JP 3146543A JP 14654391 A JP14654391 A JP 14654391A JP H04229643 A JPH04229643 A JP H04229643A
Authority
JP
Japan
Prior art keywords
lead frame
monolithic
die
thick
leadframe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3146543A
Other languages
English (en)
Inventor
W Sanders Paul
ポ−ル・ダブリュ−・サンダ−ス
Randy Pollock
ランディ・ポラック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH04229643A publication Critical patent/JPH04229643A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に電子デバイスに
関し、さらに詳しくは、表面装着に適した低コストで熱
放散効率の高い高周波半導体デバイスの改善された手段
および方法に関する。
【０００２】
【従来の技術】表面装着に適したデバイス、すなわちリ
ードが同一平面上にあり（コプレーナ型：ｃｏｐｌａｎ
ａｒ）、かつ、回路板の穴を通さずに、回路板等の上の
プレーナ金属パッドの表面に半田付けできるデバイスに
対する関心が電子技術分野で高まっている。多くの表面
装着パッケッジ設計、例えば、ＳＯＴ−２３，ＳＯＴ−
１４３，ＳＯ−８などは、すでに広く利用されている。 プラスチック・リード・チップ・キャリア（ＰＬＣＣ）
も、周知の表面装着パッケージ設計の１つである。一般
に、これら各種の表面装着パッケージ設計の電気リード
は、「ガル・ウィング型（ｇｕｌｌ−ｗｉｎｇ）　」ま
たは「Ｊ型」である。 これらのリード構造は、当技術では周知である。
【０００３】
【発明が解決しようとする課題】これまで利用されてき
た表面装着パッケージのほとんどは、低周波アナログ動
作用または多数のリードを有する複雑なデジタルＩＣ用
であった。これらのパッケージは有用ではあるが、これ
らは高周波デバイスやＩＣ、すなわち２５ＭＨｚ以上の
範囲、具体的には約１００ＭＨｚで動作するデバイス、
特に２００ないし５００ＭＨｚ以上で動作するデバイス
にはあまり適していない。このような高周波デバイスを
２５ＧＨｚ以上の周波数で動作させることは希ではない
。従来のデバイスおよび／またはデバイス・パッケージ
を高周波数で利用しようとする場合に生じる問題には、
過剰なリード長さ、かなりの寄生インダクタンスおよび
キャパシタンンス、それに過剰な熱インピーダンスがあ
る。これらの問題は、所望動作周波数が高くなるにつれ
て悪化する。
【０００４】例えば、このような高周波数で半導体デバ
イスを動作させるには、一般に、きわめて高い電流密度
を必要とする。その結果、デバイスの内部電力散逸もか
なり高くなり、例えば、１ワットないし３ワットの範囲
になる。パッケージ構造が低熱インピーダンスになるよ
うに慎重に配慮しなければ、接合温度は高くなり、動作
寿命も短くなる。さらに、リード長さとインピーダンス
は、特に接地（電気的基準）リードでは、最小限に抑え
なければならない。これは、このようなリードにおける
寄生インピーダンスは縮退的であるからである。当技術
では周知のこれらおよびその他の理由により、高周波動
作用のデバイスおよび／またはデバイス・パッケージの
設計は、低周波デバイスおよび／またはＩＣについての
通常の設計手法と異なる必要がある。
【０００５】一般に、このような高周波数範囲で用いら
れるデバイス・パッケージは、セラミック、ガラスおよ
び／またはメタルなどの高価な材料で製造される場合が
多く、複数のメタル層または内部ピース・パーツ（Ｐｉ
ｅｃｅ　ｐａｒｔｓ）　あるいはその両方からなる。当
技術で周知のこれらおよびその他の理由により、従来の
高周波パッケージは高価であった。従って、高周波デバ
イス・パッケージおよびデバイス、特に、低コストの材
料と方法を利用し、熱インピーダンスと寄生インピーダ
ンスが低く、表面装着に適し、かつ実質的に１ワット以
上、特に３ワット以上の電力に対処できるパッケージお
よびデバイスのための改善された手段と方法が絶えず必
要であった。
【０００６】本発明の目的は、改善された高周波パワー
・デバイスおよび／またはパッケージ、特に、低コスト
の材料と方法を利用し、かつ熱インピーダンスと寄生イ
ンピーダンスの低いデバイスおよびパッケージのための
手段と方法を提供することである。本発明の他の目的は
、表面装着に適したデバイスおよび／またはパッケージ
に関してこれらの機能と方法を提供することである。
【０００７】
【課題を解決するための手段】上記の目的および利点は
、少なくとも１つの半導体ダイ，半導体ダイを支え、該
ダイに電気的に接続するメタル・リード手段，および半
導体ダイとリード手段の一部とを取り囲む封入体（ｅｎ
ｃａｐｓｕｌａｔｉｏｎ）　を有する、高周波動作用の
高周波パワー半導体デバイスによって提供され、ここで
メタル・リード手段はモノリシックであり、かつ該メタ
ル・リード手段は、デバイスに対して外部から電気的に
接続し、上面と下面とを有する肉薄領域；および半導体
ダイを支える前記肉薄部の上面と同一平面上ある上面と
、前記封入体の下面において露出されている下面とを有
する肉厚領域からなる。外部から電気的に接続する肉薄
領域は、封入体の側部から延び、かつ下側に屈曲して、
その終端部において、その下面が肉厚領域の下面と実質
的に同一平面上にあるような外面部を有することが望ま
しい。
【０００８】好適な実施例では、リード手段の一部が「
Ｈ」型をしており、この「Ｈ」部の横棒部分が「Ｈ」部
の一方の側辺部から他方の側辺部に横断し、「Ｈ」部の
垂直部分が肉薄部の一部となり、かつデバイスに対して
共通の外部電気接続を形成している。横棒部が、「Ｈ」
部の一方の側辺部から他方の側辺部へと横断し、かつ垂
直部から肉厚部を分断する肉薄領域の部分からなること
がさらに望ましい。これら肉薄領域の部分が「Ｈ」部の
横棒の相対する両端に配置されることがさらに望ましい
。
【０００９】上記のデバイスは、実質的に平坦な上面を
有し、かつデバイスに対して外部から電気的に接続する
第１の肉薄な部分と、半導体素子およびその半導体素子
に対する接続部分を受け入れる中央に配置された第２の
肉厚な部分とを有するモノリシック・メタル・リードフ
レームを設ける段階；半導体素子を第２部分の上面に接
着させる段階；半導体素子と中央部分の上またはそれに
隣接した第１部分の上部との間に接続を設ける段階；半
導体素子とリードフレームの一部とを封入して、第１部
分の外部電気接続部分が封入部の両側から延び、かつ上
面部の反対側にある第２部分の下面部が封入部の下面に
おいて露出されるようにする段階によって構成される方
法によって提供される。
【００１０】また、封入部の外部にあるリードフレーム
の残りの部分、すなわちデバイスに対する外部電気接続
部および第２部分の露出した下面部分以外の部分をせん
断除去し、デバイスに対する外部電気接続部分を形成す
るリードフレームの部分を下方形成（ｄｏｗｎ−ｆｏｒ
ｍ）　して、この下方に形成された接続部分の下面部が
第２部分の下面部と実質的に同一平面上にあるようにす
ることが望ましい。
【００１１】好適な実施例において、前記のモノリシッ
ク・メタル・リードフレームを設ける段階が、（ｉ）横
に延びた横けた（ｓｉｄｅ　ｒａｉｌ）　によって支え
らた複数の個別のモノリシック・リードフレームを接続
されたストリップ形状に設ける段階、および（ｉｉ）（
ａ）ストリップの横に延びた中心軸に沿って、中央突出
部を圧接することにより肉厚部と肉薄部を形成するか、
あるいは（ｂ）肉薄部になる予定のストリップ部分から
メタルを削り取り、ストリップの横に延びた中心軸に沿
って肉厚の突出部を残すことにより肉厚部をなすことに
よって肉薄部と肉厚部を形成する段階によって構成され
る。１つの実施例では、個々のリードフレームの間にあ
る中央突出部の一部が取り除かれ、底面部を除き、肉厚
部が封入体によって取り囲まれるようにする。別の実施
例では、中央突出部が封入体から延びて、そこに取付開
口部が設けられる。
【００１２】
【実施例】図１は、多重ユニット型デバイス・リードフ
レーム１０の簡略上面図であり、図２はその端面図であ
る。多重ユニット型デバイス・リードフレーム１０は、
例えば図１の円３で囲った部分のような、重複した個々
のリードフレーム・ユニット１２を有する。多数の開口
部１４が、例えば穴あけまたはエッチングにより、リー
ドフレーム１０に形成され、最終的に中央ダイ・ボンド
領域１６およびリード１８，２０になる部分（図３ない
し図５を参照）を限定する。
【００１３】円３で囲った図１の部分については、図３
ないし図５においてより詳しく示している。リードフレ
ーム１０は、横けた部２２によって（一時的に）結合さ
れた複数の個別のリードフレーム・ユニット１２から成
り、かつ厚さ２６および幅２７の中央突出部２４を有す
るモノリシック・メタル・ストリップであり、その中央
突出部２４がリードフレーム１０の長軸に沿って延在し
、肉薄部２８，３０が肉厚な中央突出部を隔ててそれぞ
れの側にある。肉薄部２８，３０の上面３６と突出部２
４の上方にある中央領域１６とは実質的に同一平面上に
あり、下面３８，４０，５４は同一平面上にないことが
望ましい。中央突出部２４の側辺部４２は、図１，３，
６において点線で示されている。リードフレーム１０は
、全厚４４を有する。
【００１４】図３ないし図５は、リードフレームの個別
ユニット１２の拡大図を示す。突出部２４の上方にある
上面３６の中央部１６に、電子素子４６、例えば、トラ
ンジスタ，ダイオード，集積回路（ＩＣ），その他の機
能デバイスが設けられる。電子素子４６は、ワイヤ・ボ
ンドまたはその他の接続手段４８を介して個々のリード
フレーム・ユニット１２の上面３６の中央部１６に電気
的に結合され、かつ、ワイヤ・ボンドまたはその他の接
続手段５０によって個々のリードフレーム・ユニット１
２の上面３６のリード部分１８に電気的に結合される。 このようなワイヤ・ボンドまたは接続手段を設ける手段
および方法は、当技術では周知である。電子素子４６お
よびワイヤ・ボンド４８，５０は、例えば樹脂製の封入
体５２によって覆われる。他の封入体材料を用いてもよ
いが、樹脂の方が好ましい。中央突出部２４の下面５４
は、封入体５２の下面５６において露出される。封入体
５２を設ける前に、ダイ４６の上面にダイ被覆（図示せ
ず）を施すことが望ましいが、これは必ずしも必要では
ない。封入体５２は、トランスファ形成または射出成形
によって便宜的に設けられるが、当技術で周知の他の方
法でもよい。トランスファ成形のほうが好ましい。
【００１５】図６は、封入して横けた２２の除去（図１
参照）を行った後にリードフレーム１０の個々のユニッ
ト１２によって形成されたデバイス６０の上面図を示し
、図７は、プリント回路板などに装着された図６のデバ
イスの切り欠き端面図を示す。ダイ４６は、横に延びた
突出部２４の上方にあるリードフレーム部１２の上面３
６の中央部１６に配置されている。横けた部２２をせん
断除去した後、個々のリードフレーム・ユニット１２は
「Ｈ」形状に形成される。この「Ｈ」型が好ましい配置
であるが、その他のリード形状を用いてもよい。
【００１６】ダイ４６の下面は、当技術で周知の手段を
用いて、横方向の突出部２４の上方にある中央部１６に
接着される。半田付けが好ましい。ワイヤ・ボンド４８
は、ダイ４６の上面上の接点を中央部１６に接続し、こ
れが「Ｈ」部の一方の側辺から他方の側辺に延びる「Ｈ
」部の横棒部を形成する。外部リード２０は、「Ｈ」の
上方および下方に延びるアーム部を成し、リードフレー
ム部１２の肉薄部２８，３０の一部として便宜的に形成
される。「Ｈ」部の外部接続アーム２０は、中央領域１
６に接続し、便宜的に電気素子の基準接続への低インピ
ーダンス接点になる。
【００１７】リード２０の間にあるのは、ワイヤ・ボン
ド５０によりダイ４６上の他の接点パッドに接続される
１つまたは複数のリード１８である。これらのリードは
、便宜的にデバイスの入出力（Ｉ／Ｏ）リードとなるが
、別の目的に用いてもよい。共通リード２０をＩ／Ｏリ
ード１８を隔てた両側に延在させることにより、デバイ
ス６０と同じＰＣ基板上にある他のデバイスおよびワイ
ヤに対する寄生結合を減少させる。リード１８，２０は
、図７に示すように、便宜的に下方形成（ｄｏｗｎ−ｆ
ｏｒｍ）　され、リード１８，２０の端末部６４の下面
が中央突出部２４の露出面と実質的に同一平面上にある
ようにする。これにより、デバイス６０は、例えばＰＣ
基板７０の接点パッド６６，６８に表面装着によって接
続することが可能となる。リード端部６４および中央突
出部２４の底面５４は、プレーナ接触領域６６，６８に
半田付けされるが、当技術で周知の他の接続手段を用い
てもよい。
【００１８】図３ないし図５および図６，７から、さま
ざまな寸法の電子素子または半導体ダイ４６を、ユニッ
ト・リードフレーム１２，ワイヤ・ボンド４８，５０お
よび封入体５２と共に用いることができることがわかる
。本明細書の説明に基づいて、さまざまな寸法のダイに
対応するためには、リードフレーム部１２の表面３６の
中央部の寸法をどのように変えるべきか当業者には理解
される。
【００１９】図８，９は、本発明の別の実施例の上面図
と正面図とをそれぞれ示す。デバイス７２は、デバイス
６０とは構造の点で類似しているが、ただし、図８，９
の中央突出部２４’は、封入体５２の端部を越えて延在
し、その部分に装着開口部７６またはその他の開口部を
設けて、デバイス７２をＰＣ基板やその他の支持体に接
続しやすいようにしている点が異なる。図６，７の場合
と同一の参照番号を用いて図８，９における同様な領域
を識別する。リード１８，２０は下方形成されて、リー
ド端部６４の下面６２が封入体５２の下面で露出された
中央突出部２４’の下面５４’と実質的に同一平面上に
あるようにする。
【００２０】図３，４，６，７，８を参照して、肉厚中
央突出部２４，２４’の側辺部４２は、中央部１６の相
対する界面７４の内側にある。このことは、図７におい
て最もよく表れている。図７は、リードフレーム１０の
中心軸、すなわち、中央突出部２４，２４’に対して平
行からみたときの一部切り欠き端面図である。肉厚な中
央突出部２４，２４’の幅２７が中央領域１６の両端部
７４の間の幅７５より小さくし、　中央領域１６の両端
部７４がはみ出し量７８の分だけ中央突出部の両辺部４
２からはみ出す（図７参照）ようにすることが望ましい
。はみ出し量７８は、中央領域１６の両端を隔ててほぼ
等しいと便利である。このはみ出し量７８があることに
より、リードフレーム１０の形成および取扱が簡単にな
り、本発明の主たる特徴となっている。さらに、このは
み出し量７８は、ダイ４６，中央突出部２４，２４’お
よびリード１８，２０の内部端部の周りに封入体５２を
保持するための便利な「ロック」となる。
【００２１】リードフレーム１０は均質であること、す
なわち、同じ材料で形成されており、いくつかの異なる
材料や、同じ材料であってもいくつかの断片が小さな箇
所で結合されているようなものではないことが重要であ
る。これにより、熱膨張差の問題が緩和され、電気およ
び／または熱インピーダンスに悪影響を及ぼす可能性の
ある接合部や界面部が減少する。どのようにしてこれを
実現するかについて、図１０ないし図１４を参照して説
明する。
【００２２】図１０は、相対する面８２，８４および厚
さ３２または４４（図１参照）を有する初期メタル・ス
トリップ８０を示し、このメタル・ストリップ８０から
図１のリードフレーム１０と同様なリードフレームが製
造される。初期材料としてはＯＦＨＣ銅が好ましいが、
当技術で周知のその他のリードフレーム材料を用いても
かまわない。好適な実施例では、メタル・ストリップ８
０は厚さ４４を有し、図１１に示すように削り取られて
、領域２８，３０に残るメタルの厚さ（図１，２参照）
を減少させ、中央突出部２４を形成する領域はそのまま
にして残しておく。その結果を図１３，１４に示す。削
り取り（スカイビング）とは、メタル・ストリップを連
続的に削り落としたりあるいは剥離させて、厚さを減少
させることである。
【００２３】図１１において、厚さ４４、すなわち、リ
ードフレーム１０の所望の厚さ４４に対応する厚さを有
するメタル・ストリップ８０は、鋭い刃先９４を有する
スカイビング・カッタ９２に押し当てながら、ローラ９
０の間にはさんで方向８８の方向に押出／引出される。 スカイビング・カッタ９２は、図１１において断面図が
示されており、図１３において点線で示されているよう
に、２つの離間した部分９２，９２’を有し、その間に
は中央突出部２４の所望の幅２７に等しい空間がある（
図４，１３参照）。図１０，１１，１３，１４の中央突
出部２４は、図１，２の中央突出部２４に対応する。 図１０，１１，１３，１４の表面８２は、表面５４に相
当し、表面８４は図１，２の表面３６に相当する。スカ
イビングは、厳密に調整された厚さおよび幅を有する異
なる領域を、費用のかからない一回の工程で形成できる
という長所を有する。肉厚部９６，２４がメタル・スト
リップ８０の長さ方向に沿って延びる尾根（突出）状に
なっているので、スカイビング仕上げが本発明の構造に
適用できる。初期メタル・ストリップ８０がスカイビン
グ仕上げされて、図１３，１４に示すように選択的に肉
薄になったメタル・ストリップ８０’になると、開口部
１４（図１参照）がストリップ８０’において穴あけさ
れ、あるいはエッチングされて、リードフレーム１０の
ようになる。最初に突出部２４をスカイビング仕上げし
て、次に開口部１４を穴あけあるいはエッチングするこ
とが好ましいが、この順序は逆にしてもよい。ただし、
それほど望ましいとはいえない。
【００２４】図１２において、図１のリードフレーム１
０の肉薄部２８，３０の厚さ３２に相当する厚さ３２を
有する初期メタル・ストリップは、ローラ１０４にはさ
まれて方向１０２の方向へ押出／引出さ、ここで幅２７
および厚さ２６を有し、初期ストリップ８０と同一材料
が望ましい狭いストリップ１０６が、ローラ１０４によ
りストリップ８０に熱圧接される。その結果得れれたメ
タル・ストリップ１０８は、これら２つのストリップが
半田または介在する異物なしに接合されたため、実質的
に均質である。突出部２４に相当する接合された中央突
出部１０６を有するストリップ１０８の外形は、図１３
，１４のようになり、ストリップ８０’の場合と同様な
方法でリードフレーム１０を製造するのに適している。 最初にストリップ１０８を接合させて、次に開口部１４
を穴あけあるいはエッチングすることが好ましいが、こ
の順序は逆にしてもよい。ただし、それほど望ましいと
はいえない。
【００２５】突出部２４を形成して、メタル・ストリッ
プ８０’，１０８を穴あけ加工またはエッチングして開
口部１４（図１参照）を設けると、次にダイ４６が中央
部１６に取り付けられ、ワイヤ・ボンドまたはその他の
結合手段４８，５０が設けられ、リードフレームが成形
プレスに入れられて、チップ４６およびワイヤ４８を取
り囲む封入体５２を設けるが、中央突出部２４，２４’
の底面５４、５４’は露出したまま残しておく。
【００２６】横けた２２は、リード１８，２０が横けた
から分断され、リード同士が互いに分断されるように削
り取られる。同じ工程またはそれ以降の工程において、
リード１８，２０が下方形成され（ｄｏｗｎ−ｆｏｒｍ
）　、図６ないし図９に示すように表面装着に適した構
造にすることが好ましい。
【００２７】図１ないし図９に示すような典型的な８本
のリードの「Ｈ」型デバイスにおいては、リードフレー
ムの部分２８，３０の厚さ、すなわち、図２の寸法３２
は、０．１ｍｍから０．３ｍｍの範囲にあるのが実用的
で、０．１５ｍｍから０．２５ｍｍの範囲がより都合よ
く、約０．２ｍｍが好適である。中央突出部２４は、約
０．５ｍｍから２．５ｍｍの範囲の厚さ２６を有し、こ
の厚さは約１〜２ｍｍがより都合よく、約１．５ｍｍが
好適である。また中央突出部２４は、０．５から２．５
ｍｍの範囲の幅２７を有し、この幅は１〜２ｍｍがより
都合よく、約１．３ｍｍが標準値である。ダイ取付部１
６の幅７４（図７参照）は、中央突出部２４より約０．
１〜０．３ｍｍ、標準的には約０．２５ｍｍだけ広い。 従って、突出部２４の側辺部４２とダイ・ボンド領域１
６の端部７４との間のはみ出し量７８は、その約半分、
すなわち、約０．１３ｍｍである。概して、リード１８
，２０は、肉薄のリードフレーム１０の厚さ３２（図２
参照）と同じ厚さである。リード１８の幅は、概して約
０．２５ｍｍから０．５１ｍｍで、約０．４１ｍｍが標
準的であり、リード２０の幅は、概してその幅の約２倍
である。両リード間の間隔は、概して約０．２５ｍｍか
ら０．７６ｍｍで、約０．５１ｍｍが標準的である。 リードの長さ、すなわち、パッケージ本体５２の両側か
ら延びているリードの長さは、リードが形成される予定
の構造によって決まる。
【００２８】リードを平坦にする場合、すなわち、リー
ドが屈曲なしに封入体５２からまっすぐに突き出る場合
、リードはきわめて短く、すなわち１〜３ｍｍの長さに
することができる。この場合、一般に、突き出たリード
がＰＣ基板上の接点パッドに直接取り付けられ、隣接す
る露出突出部２４がＰＣ基板を通って下層部の放熱板ま
で突き出る。
【００２９】リードが「ガル・ウィング」または「Ｊ型
」構成に下方形成されると、一般にリードは若干長くな
って、必要な複数の屈曲部およびダイ・ボンド領域１６
から突出部２４の露出下面５４の平面までの距離の増加
に対処する。図７は、「ガル・ウィング」構成を示して
いる。しかし、突き出たリード１８，２０は、ふつうの
「Ｊ型」構成にすることもでき、ここで各リードの下端
部が封入体５２の下面部に設けた小さな凹部の方向に、
あるいはその中に曲げられる。いずれの場合（すなわち
、「ガル・ウィング」または「Ｊ型」）も、ＰＣ基板の
取付パッド６６に接触する予定のリード端部６４は、そ
の下面が突出部２４の下面５４と実質的に同一平面上に
あることが望ましい。
【００３０】以上の説明から、本発明による手段および
方法は、改善された高周波パワー・デバイスおよび／ま
たはパッケージ、特に、低コストの材料と方法を用い、
熱インピーダンスおよび寄生インピーダンスの低いデバ
イスおよび／またはパッケージを提供することが明らか
である。さらに、表面装着に適したデバイスおよび／ま
たはパッケージに関してこれらの特徴および方法が提供
される。
【００３１】本発明による構成では、パッケージ内のダ
イとデバイスを最終的に取り付ける外部ＰＣ基板との間
のリードの長さはきわめて短くて済む。リードが短くな
ることにより、寄生インピーダンス，寄生容量および寄
生フィードバックが低減される。そのため、同一動作条
件で、改善された周波数性能が得られる。
【００３２】本発明の別の利点は、ダイ４６が均質の肉
厚なメタル領域１６，２４に接合され、このメタル領域
の下面５４は封入体５２の外側で露出され、効率的に熱
を拡散し逃がすことである。これにより、パッケージお
よびデバイスの熱インピーダンスを非常に低くすること
ができ、その結果、所定の電力散逸に対して最大ＲＦ性
能を実現することができる。
【００３３】さらに、本発明の長所は、「Ｈ」型の接地
リードまはた電気基準リード２０を設けたことで、これ
により能動リード１８（これは「Ｈ」の両アーム部の間
に配置されることが望ましい）が、回路の他の部分への
寄生フィードバックおよび寄生結合から遮断されること
である。これにより、電気的性能がさらに改善される。
【００３４】また、本発明の別の長所は、最小限のピー
ス・パーツ、すなわち、能動ダイ，単体（ｏｎｅ−ｐａ
ｒｔ）リードフレーム、ワイヤ・ボンドおよび封入体を
用いて製造されることである。単体リードフレームは比
較的低コストである。例えば、初期メタル・ストリップ
をスカイビングまたはスウェージング（ｓｗａｇｉｎｇ
）　仕上げして図１３，１４および図１，２に示すよう
な構成にするための費用は、従来のセラミック基板，薄
膜基板または多重リードフレームを用いた製造・組立費
用に比べて、単体当たりでは低くなる。
【００３５】さらに、本発明によるリードフレーム構造
は、上面３６が実質的に平坦である。これにより、ダイ
・ボンディング，ワイヤ・ボンディング等がかなりしや
すくなる。さらに、スカイビング仕上げされた、あるい
は連続的に圧接された均質な単体リードフレームは、セ
ラミック基板またはその他の複雑な基板に取り付けられ
る多重リードフレームおよび／またはサブアセンブリと
比較して、はるかに取扱いやすい。従って、本発明によ
る手段および方法は、製造工程の自動化に特に適してい
る。
【００３６】以上の説明から、本発明による手段および
方法は、改善された高周波パワー・デバイスおよび／ま
たはパッケージ、特に、低コストの材料と方法を用い、
熱インピーダンスおよび寄生インピーダンスの低いデバ
イスおよび／またはデバイス・パッケージを提供するこ
とが明らかである。さらに、表面装着に適したデバイス
および／またはパッケージに関してこれらの特徴および
方法が提供される。
【００３７】本発明は特定の実施例に基づいて説明して
きたが、その原理は多くの変形例に適用される。例えば
、突出部２４は中央に配置され、領域２８，３０はほぼ
等しい幅であり、ならびに／また「Ｈ」の両アーム部を
形成するリード１８，２０はほぼ等しい長さを有するも
のとして図示してきたが、必ずしもそうする必要はなく
、はみ出し量７８を設けている限り、横に延びる突出部
２４はリードフレーム１０の中心から外れてもよい。 ストリップ８０，１０８に開口部を穴あけまたはエッチ
ングによって設ける前に中央突出部２４を形成して、複
数の接続されたリードフレームを得ることが好ましいが
、必ずしもそうする必要はない。中央突出部２４は、ス
トリップの残りの部分に開口部を形成した後に設けるこ
ともできる。後者の場合、完成デバイスの一部となる予
定ではない中央突出部２４の部分は、横けた部と同時に
せん断除去される。
【００３８】以上本発明を説明してきたが、本発明は上
記の特定の実施例に限定されず、添付のクレームの範躊
に該当する全ての実施例に適用されることが当業者には
理解される。
【図面の簡単な説明】
【図１】本発明に従った、多重ユニット型デバイス・リ
ードフレームの簡略上面図である。
【図２】図１のリードフレームの簡略端面図である。
【図３】図１のリードフレームの単体部分をさらに詳し
く示した上面図である。
【図４】図３のリードフレーム部の簡略側面図である。
【図５】図３のリードフレーム部の簡略前面図である。
【図６】本発明の第１実施例に従った封入デバイスの簡
略上面図である。
【図７】図６の位置における図６のデバイスの部分切り
欠き端面図である。
【図８】本発明の別の実施例に従った封入デバイスの簡
略上面図である。
【図９】図８のデバイスの簡略前面図である。
【図１０】本発明の方法に従った、図１に示すようなリ
ードフレームを製造するのに適した初期メタル・ストリ
ップの前面図である。
【図１１】図１０のストリップをスカイビング加工して
、初期メタル・ストリップの一部を削り取り、初期材料
と同じ厚さの中央突出部を有する肉薄部（ウェッブ）を
残す過程を示した図１０のストリップの側面図である。
【図１２】本発明の別の実施例に従って、肉厚な中央突
出部が肉薄の初期メタル・ストリップに接着される、図
１に示すようなリードフレームを製造するのに適した初
期メタル・ストリップの側面図である。
【図１３】図１１または図１２の段階の後で、図１のリ
ードフレームに開口部を形成する前の、図１に示すリー
ドフレームを製造するのに適したメタル・ストリップを
示す。
【図１４】図１３のメタル・ストリップの端面図である
。
【符号の説明】
１０　　多重ユニット型デバイス・リードフレーム１２
　　リードフレーム・ユニット １４　　開口部 １６　　中央ダイ・ボンド領域 １８，２０　　リード ２２　　横けた部 ２４　　中央突出部 ４６　　電子素子（ダイ） ４８，５０　　接続手段（ワイヤ・ボンド）５２　　封
入体 ６０　　デバイス ６６，６８　　接点パッド ７２　　デバイス ７６　　取付穴 ７８　　はみ出し量 ８０　　初期メタル・ストリップ ９２　　スカイビング・カッタ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】少なくとも１つの半導体ダイ（４６）と、
    半導体ダイ（４６）を支えかつ該ダイに対して電気的に
    接続するメタル・リードフレームと、半導体ダイ（４６
    ）およびリードフレーム（１２）の一部を取り囲む封入
    体（５２）とを有する高周波動作用の高周波パワー半導
    体デバイス（６０）であって、メタル・リードフレーム
    （１２）がモノリシックであり、該メタル・リードフレ
    ームが、デバイス（６０）に対して外部からの電気的接
    続を構成し、かつ上面（３６）および下面（３８，４０
    ）を有する肉薄領域（１８，２０）、および半導体ダイ
    （４６）を支える肉薄領域（１８，２０）の上面（３６
    ）と同一平面上にある上面（１６）と、封入体（５２）
    の下面（５６）において露出した下面（５４）とを有す
    る肉厚領域（２４）を有することを特徴とする高周波パ
    ワー半導体デバイス（６０）。
  2. 【請求項２】リードフレーム（１２）の一部が「Ｈ」型
    をしており、その「Ｈ」の横棒部分（１６）が「Ｈ」の
    一方の側辺部から他方の側辺部に横断する肉厚領域（２
    ４）を有し、「Ｈ」のアーム部（２０）が肉薄領域（１
    ８、２０）の一部であり、デバイス（６０）に対して共
    通の外部電気接続を形成することを特徴とする請求項１
    のデバイス（６０）。
  3. 【請求項３】半導体素子（４６）を支え、該半導体素子
    に対して外部から電気的および伝熱的に接触するモノリ
    シック・メタル・リードフレーム（１２）；前記モノリ
    シック・メタル・リードフレーム（１２）の中央部分に
    接合された少なくとも１つの半導体素子（４６）；およ
    び前記モノリシック・リードフレーム（１２）の中央部
    分（２４）を少なくとも部分的に取り囲む封入体（５２
    ）から成る高周波パワー半導体デバイス（６０）であっ
    て：モノリシック・リードフレーム（１２）の中央部分
    （２４）が２つの厚さを有し、第１の厚さが封入体（５
    ２）を越えて延在するリードフレーム（１２）の外側の
    部分（２０）と接続して、外部電気リードを形成する中
    央部分（２４）の領域にあり、第２のより大きい厚さが
    第１の表面（１６，３６）に接着された半導体素子（４
    ６）の下にあり、かつデバイス（６０）に対して伝熱的
    に接続するため、封入体（５２）の表面（５６）におい
    て露出した第２の相対する表面（５４）を有する領域（
    ２４）にあって、中央部分の肉厚部（２４）が外部電気
    リード（２０）と相対する側部（４２）において第１厚
    さの領域（１８，２０，７４）によって囲まれているこ
    とを特徴とする高周波パワー・デバイス（６０）。
  4. 【請求項４】半導体ダイ（４６）；概して横棒部（１６
    ）のある「Ｈ」型に形成され、ダイを受け入れる肉厚部
    （２４）と、デバイスに対して外部から電気的に接続す
    る電気リード（２０）から成る肉薄部（１８，２０）と
    を有するモノリシック・メタル・リードフレーム（１２
    ）；および半導体ダイ（４６）とリードフレーム（１２
    ）の一部とを取り囲む封入体（５２）によって構成され
    る高周波パワー半導体デバイスであって、肉薄部（１８
    ，２０）が、（ｉ）「Ｈ」型に配置された複数のリード
    （２０）であって、「Ｈ」パターンのアーム部（２０）
    が封入体（５２）の２つの相対する側部のそれぞれから
    延び、かつ肉厚部（２４）の上方に位置するダイ（４６
    ）に対して共通の電気接続を形成する複数のリード（２
    ０）および、（ｉｉ）「Ｈ」パターンの２つのアーム部
    （２０）の間に位置し、ダイ（４６）に対して別の電気
    接続を形成する少なくとも１つの別のリード（１８）か
    ら成り、ダイ（４６）の反対側にある「Ｈ」の横棒部（
    １６）に位置する肉厚部（２４）の下面（５４）が封入
    体（５２）の底面（５６）において露出されていること
    を特徴とする高周波パワー半導体デバイス。
  5. 【請求項５】実質的に平坦な上面（３６）を有し、かつ
    、デバイス（６）に対して外部から電気的に接続する第
    １部分（１８，２０）と、半導体素子（４６）およびそ
    れに対する接続部分を受け入れる中央に配置された第２
    部分とを有するモノリッシック・メタル・リードフレー
    ム（１２）であって、第１部分（１８，２０）が中央に
    配置された第２部分（２４）よりも肉薄であり、リード
    手段の一部が「Ｈ」型に形成され、「Ｈ」の横棒部（１
    ６）が「Ｈ」の一方の側辺部から他方の側辺部に横断す
    る肉厚部（２４）を有し、「Ｈ」のアーム部（２０）が
    肉薄部（１８，２０）の一部であり、かつデバイス（６
    ０）に対して共通の外部電気接続（２０）を形成すると
    ころのモノリシック・メタル・リードフレーム（１２）
    を設ける段階；半導体素子（４６）を第２部分（２４）
    の上面（３６，１６）に接着させる段階；半導体素子（
    ４６）と中央部（１６）に隣接する第１部分の上面（３
    ６）との間を接続する段階；および半導体素子（４６）
    およびリードフレーム（１２）の一部を封入して、第１
    部分（１８，２０）の外部電気接続部分（１８，２０）
    が封入体（５２）の両側から延び、上面（３６）の反対
    側の第２部分（２４）の下面（５４）が封入体（５２）
    の下面（５６）において露出するようにする段階；によ
    って構成されることを特徴とする高周波パワー半導体デ
    バイス（６０）を製造する方法。
  6. 【請求項６】前記モノリシック・メタル・リードフレー
    ムを設ける段階が、横に延びた横けた部（２２）によっ
    て支えられた複数の個別モノリシック・リードフレーム
    （１２）を接続されたストリップ形状（８０）に設け、
    ならびにストリップ形状（８０）を穴あけあるいはエッ
    チングして個別モノリシック・リードフレーム（１２）
    を限定する前あるいは後に、ストリップ部（８０）の横
    軸に沿って肉厚な中央突出部を厚接することによって、
    肉厚部（２４）と肉薄部（１８，２０）とを形成する段
    階から成ることを特徴とする請求項５の方法。
  7. 【請求項７】前記モノリシック・メタル・リードフレー
    ムを設ける段階が、横に延びた横けた部（２２）によっ
    て支えられた複数の個別モノリシック・リードフレーム
    （１２）を接続されたストリップ形状（８０）に設け、
    ならびにストリップ形状（８０）を穴あけあるいはエッ
    チングして個別モノリシック・リードフレーム（１２）
    を限定する前あるいは後に、肉薄部（１８，２０）とな
    る予定のストリップ形状の部分からメタルを削り取り、
    ストリップ（８０）の横に延びた中心軸に沿って肉厚な
    中央突出部（２４）を残して、肉厚部（２４）とするこ
    とにより肉厚部（２４）と肉薄部（１８，２０）とを形
    成する段階によって構成されることを特徴とする請求項
    ５の方法。
JP3146543A 1990-05-24 1991-05-23 高周波パワ−半導体デバイスおよびその製造方法 Pending JPH04229643A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US528310 1983-08-31
US07/528,310 US5028741A (en) 1990-05-24 1990-05-24 High frequency, power semiconductor device

Publications (1)

Publication Number Publication Date
JPH04229643A true JPH04229643A (ja) 1992-08-19

Family

ID=24105145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3146543A Pending JPH04229643A (ja) 1990-05-24 1991-05-23 高周波パワ−半導体デバイスおよびその製造方法

Country Status (3)

Country Link
US (1) US5028741A (ja)
JP (1) JPH04229643A (ja)
DE (1) DE4115128C2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278595A (ja) * 2005-03-29 2006-10-12 Dowa Mining Co Ltd 放熱板およびその製造法
JP2008118035A (ja) * 2006-11-07 2008-05-22 Denso Corp パワー半導体モジュール実装構造
JP2018113486A (ja) * 2014-05-28 2018-07-19 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージング

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
US5376909A (en) * 1992-05-29 1994-12-27 Texas Instruments Incorporated Device packaging
KR100306988B1 (ko) * 1992-10-26 2001-12-15 윌리엄 비. 켐플러 장치패키지
KR940016724A (ko) * 1992-12-03 1994-07-23 빈센트 비. 인그라시아 표면 실장형 집적 회로 파워 패키지용 리드 프레임 어셈블리
US5378928A (en) * 1993-04-27 1995-01-03 Motorola, Inc. Plastic encapsulated microelectronic device and method
SE508139C2 (sv) * 1996-12-20 1998-08-31 Ericsson Telefon Ab L M Metod och anordning för anslutning av elektrisk komponent till kretskort
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
DE19732915C1 (de) * 1997-07-30 1998-12-10 Siemens Ag Verfahren zur Herstellung eines Chipmoduls
TW546806B (en) * 1999-11-08 2003-08-11 Siliconware Precision Industries Co Ltd Semiconductor package with common lead frame and heat sink
JP2001326295A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
US9641163B2 (en) 2014-05-28 2017-05-02 Cree, Inc. Bandwidth limiting methods for GaN power transistors
US9515011B2 (en) 2014-05-28 2016-12-06 Cree, Inc. Over-mold plastic packaged wide band-gap power transistors and MMICS
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
JP6580015B2 (ja) 2016-10-05 2019-09-25 三菱電機株式会社 モールド樹脂封止型パワー半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2116353B1 (ja) * 1970-10-19 1976-04-16 Ates Componenti Elettron
EP0052054A1 (en) * 1980-11-10 1982-05-19 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Packaged semiconductor device which provides for enhanced power dissipation
FR2498377A1 (fr) * 1981-01-16 1982-07-23 Thomson Csf Mat Tel Procede de fabrication de dispositifs semiconducteurs sur bande metallique
US4458413A (en) * 1981-01-26 1984-07-10 Olin Corporation Process for forming multi-gauge strip
JPS57147260A (en) * 1981-03-05 1982-09-11 Matsushita Electronics Corp Manufacture of resin-sealed semiconductor device and lead frame used therefor
JPS59130449A (ja) * 1983-01-17 1984-07-27 Nec Corp 絶縁型半導体素子用リードフレーム
JPS60128646A (ja) * 1983-12-16 1985-07-09 Hitachi Ltd 絶縁型パワートランジスタの製造方法
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
JPS63287046A (ja) * 1987-05-19 1988-11-24 Hitachi Cable Ltd リ−ドフレ−ム
US4942454A (en) * 1987-08-05 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Resin sealed semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278595A (ja) * 2005-03-29 2006-10-12 Dowa Mining Co Ltd 放熱板およびその製造法
JP4581141B2 (ja) * 2005-03-29 2010-11-17 Ｄｏｗａメタルテック株式会社 放熱板およびその製造法
JP2008118035A (ja) * 2006-11-07 2008-05-22 Denso Corp パワー半導体モジュール実装構造
JP2018113486A (ja) * 2014-05-28 2018-07-19 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージング

Also Published As

Publication number Publication date
DE4115128C2 (de) 1999-09-30
US5028741A (en) 1991-07-02
DE4115128A1 (de) 1991-11-28

Similar Documents

Publication Publication Date Title
US5198964A (en) Packaged semiconductor device and electronic device module including same
JPH04229643A (ja) 高周波パワ−半導体デバイスおよびその製造方法
US5075759A (en) Surface mounting semiconductor device and method
US5172214A (en) Leadless semiconductor device and method for making the same
JP4559076B2 (ja) 半導体ダイ・パッケージとその形成方法
US7445967B2 (en) Method of packaging a semiconductor die and package thereof
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US6989587B2 (en) Semiconductor device and manufacturing the same
JPH03225854A (ja) 半導体デバイス及びその製造方法
GB2317989A (en) Lead frames for semiconductor packages
KR19990029590A (ko) 리드 프레임을 기초로 한 수직 상호접속 팩키지및 그 제조방법
KR0156622B1 (ko) 반도체 패키지,리드프레임 및 제조방법
US5249354A (en) Method of making electronic component packages
US6049971A (en) Casing for integrated circuit chips and method of fabrication
WO2020227589A1 (en) Electronic device with double-sided cooling
US20230178464A1 (en) Electronic Package and Electronic Device Comprising the Same
EP0408904A2 (en) Surface mounting semiconductor device and method
US5161000A (en) High-frequency thick-film semiconductor circuit
JP2001274278A (ja) マイクロ波半導体装置およびその製造方法
JPS6217382B2 (ja)
JP2976989B2 (ja) 半導体装置
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
KR100321149B1 (ko) 칩사이즈 패키지
JP2968704B2 (ja) 半導体装置
JP2883065B2 (ja) 半導体装置