JP3908590B2 - ダイボンディング方法 - Google Patents
ダイボンディング方法 Download PDFInfo
- Publication number
- JP3908590B2 JP3908590B2 JP2002125500A JP2002125500A JP3908590B2 JP 3908590 B2 JP3908590 B2 JP 3908590B2 JP 2002125500 A JP2002125500 A JP 2002125500A JP 2002125500 A JP2002125500 A JP 2002125500A JP 3908590 B2 JP3908590 B2 JP 3908590B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding
- die bonding
- plating
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
- H01L2224/83365—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電子部品製造の一工程として、平板型のチップをリードフレームのダイパッドや放熱板等の金属板、あるいはセラミック等の基板やケースに固定するダイボンディングの方法に関する。
【０００２】
【従来の技術】
従来一般に行われているダイボンディングの方法は、図５（ａ）で示すように、まずダイコレット１０１がチップ１をハンドリングし、リードフレーム２にあるダイパッド２Ａの上方に位置決めされる。このときダイコレット１０１は、貫設されたエア流路１０１Ａを利用して得た負圧によってチップ１を吸着保持する。
【０００３】
ダイパッド２Ａ上にはあらかじめボンディング材１１が載置される。ボンディング材１１には導電性樹脂材あるいはろう材が使用され、導電性樹脂材としては熱硬化性接着剤をベースとし、これにＡｇ等の金属フィラーを添加したものが一般的である。
【０００４】
ろう材としてはＡｕ−Ｓｎはんだ、Ａｇ−Ｓｎはんだ、Ｓｎ−Ｐｂはんだ等が一般的である。特にろう材は、導電性樹脂材と比較して熱伝導率が高いので、高消費電力のチップを放熱を考慮してダイボンディングする際に好適とされてきた。しかしボンディング材１１としてろう材を使用する場合は、溶融状態を保つために、ワークの温度が２００℃以上になるように加熱する必要があった。
【０００５】
次に、図５（ｂ）で示すようにチップ１を吸着保持したダイコレット１０１がダイパッド２Ａ方向に下降し、チップ１の接合面がボンディング材１１を介してダイパッド２Ａに押圧される。
【０００６】
このときボンディング材１１の表面に発生した酸化膜が接合面とのなじみを阻害することと、ボンディング材１１内部にボイド（気泡）が発生するという問題が生じる。これらの問題は接合強度の不安定に直接結びつくものである。
【０００７】
そこで、特許第２８５２２９１号公報で開示されているように、チップ１を図５（ｂ）の矢印で示すようにＸやＹ方向にスクラブし、前記酸化膜やボイドを除去する手段がとられた。そしてこのスクラブ手段においては、摺動距離、摺動方向、摺動方向の組み合わせ順序が工夫されてきた。
【０００８】
また図６で示すように、このスクラブ手段を超音波振動で行うことも工夫された（特許第２７８７０５７号公報）。これにより摺動距離を小さくできるので、ダイボンディングエリアが狭い高密度実装を実現し、信号伝送経路としてのワイヤ長を短くできるので、高周波回路に有利となった。
【０００９】
【発明が解決しようとする課題】
前述したチップの中で特に高消費電力のダイオードチップ等においては、自身の温度上昇を抑えるためにチップを放熱板に直接ダイボンディングしたり、リードフレームのダイパッド等の金属薄板を介して放熱板に熱を放出したりする手段が一般にとられている。放熱板はヒートシンク、あるいは熱をより広い面積に拡散させる作用からヒートスプレッダと称される。
【００１０】
しかしながら、前記ろう材（Ａｕ−Ｓｎはんだ、Ａｇ−Ｓｎはんだ、Ｓｎ−Ｐｂはんだ）に含まれるＳｎやＰｂは、Ａｇ、Ｃｕ、Ａｕ等の高熱伝導素材に比べ著しく熱伝導率が低く、高消費電力のチップから発生する熱を伝導するのに十分とはいえない。
【００１１】
また、前記ろう材を溶融状態に保つための加熱温度（２００℃以上）は、周辺部品の選択範囲を制限していた。つまり、このダイボンディング工法による限りは、耐熱温度の低い部品は周辺部品となり得なかった。
【００１２】
さらに耐熱性の低い部品や大型の平板コンデンサでは、接合時の加熱後冷却する段階で、残留ストレスによりチップが割れたり反ったりすることがあった。
【００１３】
本発明は、上記課題を解決するためになされたもので、熱伝導効率の良い接合と、比較的低温環境下での接合を実現するダイボンディング方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、チップを金属板やセラミック等の基板に固定するダイボンディングにおいて、第１の態様として、両接合面の少なくとも一方に、部分マスキング後めっき処理したのち前記部分マスキングを除去することで形成されるＡｕめっきからなる複数の突起を形成し、前記両接合面を圧接するように挟持し、前記挟持による所定の加圧力のもとに、圧接された接合面に接合面と平行方向の超音波振動を印加し、接合面を金属拡散接合することを特徴とするダイボンディング方法を提供する。
【００１８】
第２の態様として、前記平板型のチップがウエハをダイシングして形成するチップの場合、前記Ａｕめっきからなる複数の突起はチップ側の接合面に形成し、この複数の突起は、ダイシングされ個片のチップとなる前のウエハ形態の段階で形成されることを特徴とする第１の態様として記載のダイボンディング方法を提供する。
【００２０】
【発明の実施の形態】
図１は本発明の一実施形態を示すウエハの断面図である。図１（ａ）において、ウエハ２１のダイボンディング面２１Ａに５〜２０μｍの厚さでＡｕめっき２２を施す。本実施形態では、ウエハとＡｕめっき双方の密着性を向上させるため、ウエハ側から順に蒸着によりＴｉ、Ｎｉ、Ａｕの図示しない下地金属膜（厚さはｎｍオーダー）を形成している。
【００２１】
次に図１（ｂ）のように、Ａｕめっきの表面に所定のパターンでレジスト層２３を形成し、エッチング処理を施す。さらに図１（ｃ）のようにレジスト層を除去することで所定のパターンでＡｕめっき層でなる複数の突起２２Ａを形成し、その後ウエハをダイシングし、個片のチップとする。
【００２２】
このときエッチングの深さは、めっき層全てを除去する深さでも良いし、これ未満の深さであって、めっき層の厚さを考慮した適切な深さに設定しても良い。
【００２３】
図１（ｄ）にチップ１に形成される突起２２Ａのパターンの例を示す。パターンは格子状、ダイヤ状、円状あるいは縞状でもよい。ただし縞状のように方向性がある場合は、縞の方向が後述する超音波振動の方向と略直角であることが望ましい。
【００２４】
図２は本発明の他の実施形態を示すウエハの断面図である。図２（ａ）において、ウエハ２１のダイボンディング面２１Ａに所定のパターンでレジスト層２４を形成する。
【００２５】
次に図２（ｂ）のように、５〜２０μｍの厚さでＡｕめっき２５を施す。この場合も前述したような下地金属層を形成することで、Ａｕめっきの密着性の向上を図る。
【００２６】
さらに図２（ｃ）のようにレジスト層２４を除去することで、Ａｕめっき層でなる複数の突起２５Ａを所定のパターンで形成し、その後ウエハをダイシングして個片のチップとする。またパターンの形状に関しては、前述した図１（ｄ）に基づいた説明と同様である。
【００２７】
このような方法でダイボンディング面にＡｕめっき層でなる複数の突起を有したチップ１を、固定対象であるダイパッド、基板、あるいは放熱板にダイボンディングする。このとき固定対象の接合面にはＡｕめっき処理を行っておくのが望ましい。
【００２８】
またチップの表面、つまりコレットに吸着保持される面に回路が形成された半導体集積回路である場合は、超音波振動の印加時に回路面を傷つける恐れがあるため、回路面を３〜１０μｍ程度の薄い樹脂膜で被覆し、接合後この樹脂膜を除去するのが望ましい。
【００２９】
接合は図３で示すように、突起２２Ａ（２５Ａ）が形成された接合面と固定対象３１の接合面を対向させ、位置合わせ後両接合面を圧接する。次に前記圧接の加圧力Ｆを所定の値にコントロールしながら接合面と平行方向の超音波振動Ｗを印加する。超音波振動Ｗは接合面が相対的に振動すればよいから、チップ１に印加しても固定対象３１に印加しても、あるいは双方に同時に印加してもよい。
【００３０】
本実施形態では突起のパターンは図４のように格子状とし、７０μｍのピッチで１０μｍ幅のスリットを形成することで、複数の□６０μｍの突起を形成している。この突起パターンは、実施する接合条件（加圧力、超音波振動振幅、温度）に基づいて良好な接合が得られるように設定しなければならないが、その範囲内で熱伝導を考慮したパターン形状、つまりスリット幅を狭くし、接合面積を大きく確保することが望ましい。
【００３１】
さらに本実施形態による接合では、固定対象３１を１００℃程度に予備加熱しておき、チップ１を１５０℃程度に加熱した状態で接合を実施するが、他の接合条件や突起の形状あるいはめっきの組成によって好適な温度設定とする。
【００３２】
このような条件で接合を実施すると、超音波振動振幅（全振幅：Ｐ−Ｐ）が１．５〜４μｍ程度でＡｕめっき層が軟化し、接合面全体に対して０．１ＧＰａ以下の圧力で突起２２Ａ（２５Ａ）の変形が可能となる。
【００３３】
仮に変形開始圧力が０．１ＧＰａとすれば、接合面全体における突起の接触面の割合は約７３％（（６０×６０μｍ）／（７０×７０μｍ）×１００）なので、１ｍｍ2当たり約１３７Ｎの荷重が加わった時に突起が変形を開始し、接合が可能となる。この接合は、加圧力と超音波振動により接合界面の酸化膜を破壊し、さらに突起が変形することにより接合界面に新生面が露出し、金属拡散接合が作用することで成される。
【００３４】
本実施形態ではチップ１側に突起を形成したが、突起の形成面は固定対象３１側であっても同様の作用を奏する。また接合面内部で領域を分割し、一方はチップ１側、他方は固定対象３１側に突起を形成してもよい。
【００３５】
また、突起形成後ダイボンディング実施までのあいだに、接合面に酸化物が生成したり異物が付着した場合、接合性に悪影響を及ぼすため、ダイボンディング直前にプラズマやエキシマレーザによって表面の酸化物や異物を除去することが望ましい。
【００３６】
【発明の効果】
本発明によれば、熱硬化性樹脂、あるいはＳｎやＰｂのような熱伝導性の低い素材を介さずにダイボンディングが可能となるため、高消費電力のチップに対して、放熱効率の高い実装構造を提供することができる。
【００３７】
また、従来からあるろう材を溶融させるダイボンディング方法に比べ、接合時の温度を低く設定できるため、周辺部品として耐熱温度が比較的低いものも選択可能となる。
【００３８】
以上述べた接合方法は電子部品一般、セラミック、金属、あるいはこれらの組み合わせ、例えば金属薄板であるリードフレームのダイパッドと金属製放熱板との接合にも応用可能であり、接合面において高い熱伝導率を確保する。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示すウエハの断面図
【図２】本発明の他の実施形態を示すウエハの断面図
【図３】本発明の一実施の形態を示す接合動作の側面図
【図４】本発明の一実施の形態を示す突起パターンの正面図
【図５】従来のダイボンディングの一例を示す断面図
【図６】従来のダイボンディングの他の一例を示す断面図
【符号の説明】
１ チップ
２ リードフレーム
２Ａ ダイパッド
１１ ボンディング材
２１ ウエハ
２１Ａ ダイボンディング面
２２ Ａｕめっき
２２Ａ 突起
２３ レジスト層
２４ レジスト層
２５ Ａｕめっき
２５Ａ 突起
３１ 固定対象
１０１ ダイコレット
１０１Ａ エア流路
１０２ 超音波発振源
【発明の属する技術分野】
本発明は電子部品製造の一工程として、平板型のチップをリードフレームのダイパッドや放熱板等の金属板、あるいはセラミック等の基板やケースに固定するダイボンディングの方法に関する。
【０００２】
【従来の技術】
従来一般に行われているダイボンディングの方法は、図５（ａ）で示すように、まずダイコレット１０１がチップ１をハンドリングし、リードフレーム２にあるダイパッド２Ａの上方に位置決めされる。このときダイコレット１０１は、貫設されたエア流路１０１Ａを利用して得た負圧によってチップ１を吸着保持する。
【０００３】
ダイパッド２Ａ上にはあらかじめボンディング材１１が載置される。ボンディング材１１には導電性樹脂材あるいはろう材が使用され、導電性樹脂材としては熱硬化性接着剤をベースとし、これにＡｇ等の金属フィラーを添加したものが一般的である。
【０００４】
ろう材としてはＡｕ−Ｓｎはんだ、Ａｇ−Ｓｎはんだ、Ｓｎ−Ｐｂはんだ等が一般的である。特にろう材は、導電性樹脂材と比較して熱伝導率が高いので、高消費電力のチップを放熱を考慮してダイボンディングする際に好適とされてきた。しかしボンディング材１１としてろう材を使用する場合は、溶融状態を保つために、ワークの温度が２００℃以上になるように加熱する必要があった。
【０００５】
次に、図５（ｂ）で示すようにチップ１を吸着保持したダイコレット１０１がダイパッド２Ａ方向に下降し、チップ１の接合面がボンディング材１１を介してダイパッド２Ａに押圧される。
【０００６】
このときボンディング材１１の表面に発生した酸化膜が接合面とのなじみを阻害することと、ボンディング材１１内部にボイド（気泡）が発生するという問題が生じる。これらの問題は接合強度の不安定に直接結びつくものである。
【０００７】
そこで、特許第２８５２２９１号公報で開示されているように、チップ１を図５（ｂ）の矢印で示すようにＸやＹ方向にスクラブし、前記酸化膜やボイドを除去する手段がとられた。そしてこのスクラブ手段においては、摺動距離、摺動方向、摺動方向の組み合わせ順序が工夫されてきた。
【０００８】
また図６で示すように、このスクラブ手段を超音波振動で行うことも工夫された（特許第２７８７０５７号公報）。これにより摺動距離を小さくできるので、ダイボンディングエリアが狭い高密度実装を実現し、信号伝送経路としてのワイヤ長を短くできるので、高周波回路に有利となった。
【０００９】
【発明が解決しようとする課題】
前述したチップの中で特に高消費電力のダイオードチップ等においては、自身の温度上昇を抑えるためにチップを放熱板に直接ダイボンディングしたり、リードフレームのダイパッド等の金属薄板を介して放熱板に熱を放出したりする手段が一般にとられている。放熱板はヒートシンク、あるいは熱をより広い面積に拡散させる作用からヒートスプレッダと称される。
【００１０】
しかしながら、前記ろう材（Ａｕ−Ｓｎはんだ、Ａｇ−Ｓｎはんだ、Ｓｎ−Ｐｂはんだ）に含まれるＳｎやＰｂは、Ａｇ、Ｃｕ、Ａｕ等の高熱伝導素材に比べ著しく熱伝導率が低く、高消費電力のチップから発生する熱を伝導するのに十分とはいえない。
【００１１】
また、前記ろう材を溶融状態に保つための加熱温度（２００℃以上）は、周辺部品の選択範囲を制限していた。つまり、このダイボンディング工法による限りは、耐熱温度の低い部品は周辺部品となり得なかった。
【００１２】
さらに耐熱性の低い部品や大型の平板コンデンサでは、接合時の加熱後冷却する段階で、残留ストレスによりチップが割れたり反ったりすることがあった。
【００１３】
本発明は、上記課題を解決するためになされたもので、熱伝導効率の良い接合と、比較的低温環境下での接合を実現するダイボンディング方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、チップを金属板やセラミック等の基板に固定するダイボンディングにおいて、第１の態様として、両接合面の少なくとも一方に、部分マスキング後めっき処理したのち前記部分マスキングを除去することで形成されるＡｕめっきからなる複数の突起を形成し、前記両接合面を圧接するように挟持し、前記挟持による所定の加圧力のもとに、圧接された接合面に接合面と平行方向の超音波振動を印加し、接合面を金属拡散接合することを特徴とするダイボンディング方法を提供する。
【００１８】
第２の態様として、前記平板型のチップがウエハをダイシングして形成するチップの場合、前記Ａｕめっきからなる複数の突起はチップ側の接合面に形成し、この複数の突起は、ダイシングされ個片のチップとなる前のウエハ形態の段階で形成されることを特徴とする第１の態様として記載のダイボンディング方法を提供する。
【００２０】
【発明の実施の形態】
図１は本発明の一実施形態を示すウエハの断面図である。図１（ａ）において、ウエハ２１のダイボンディング面２１Ａに５〜２０μｍの厚さでＡｕめっき２２を施す。本実施形態では、ウエハとＡｕめっき双方の密着性を向上させるため、ウエハ側から順に蒸着によりＴｉ、Ｎｉ、Ａｕの図示しない下地金属膜（厚さはｎｍオーダー）を形成している。
【００２１】
次に図１（ｂ）のように、Ａｕめっきの表面に所定のパターンでレジスト層２３を形成し、エッチング処理を施す。さらに図１（ｃ）のようにレジスト層を除去することで所定のパターンでＡｕめっき層でなる複数の突起２２Ａを形成し、その後ウエハをダイシングし、個片のチップとする。
【００２２】
このときエッチングの深さは、めっき層全てを除去する深さでも良いし、これ未満の深さであって、めっき層の厚さを考慮した適切な深さに設定しても良い。
【００２３】
図１（ｄ）にチップ１に形成される突起２２Ａのパターンの例を示す。パターンは格子状、ダイヤ状、円状あるいは縞状でもよい。ただし縞状のように方向性がある場合は、縞の方向が後述する超音波振動の方向と略直角であることが望ましい。
【００２４】
図２は本発明の他の実施形態を示すウエハの断面図である。図２（ａ）において、ウエハ２１のダイボンディング面２１Ａに所定のパターンでレジスト層２４を形成する。
【００２５】
次に図２（ｂ）のように、５〜２０μｍの厚さでＡｕめっき２５を施す。この場合も前述したような下地金属層を形成することで、Ａｕめっきの密着性の向上を図る。
【００２６】
さらに図２（ｃ）のようにレジスト層２４を除去することで、Ａｕめっき層でなる複数の突起２５Ａを所定のパターンで形成し、その後ウエハをダイシングして個片のチップとする。またパターンの形状に関しては、前述した図１（ｄ）に基づいた説明と同様である。
【００２７】
このような方法でダイボンディング面にＡｕめっき層でなる複数の突起を有したチップ１を、固定対象であるダイパッド、基板、あるいは放熱板にダイボンディングする。このとき固定対象の接合面にはＡｕめっき処理を行っておくのが望ましい。
【００２８】
またチップの表面、つまりコレットに吸着保持される面に回路が形成された半導体集積回路である場合は、超音波振動の印加時に回路面を傷つける恐れがあるため、回路面を３〜１０μｍ程度の薄い樹脂膜で被覆し、接合後この樹脂膜を除去するのが望ましい。
【００２９】
接合は図３で示すように、突起２２Ａ（２５Ａ）が形成された接合面と固定対象３１の接合面を対向させ、位置合わせ後両接合面を圧接する。次に前記圧接の加圧力Ｆを所定の値にコントロールしながら接合面と平行方向の超音波振動Ｗを印加する。超音波振動Ｗは接合面が相対的に振動すればよいから、チップ１に印加しても固定対象３１に印加しても、あるいは双方に同時に印加してもよい。
【００３０】
本実施形態では突起のパターンは図４のように格子状とし、７０μｍのピッチで１０μｍ幅のスリットを形成することで、複数の□６０μｍの突起を形成している。この突起パターンは、実施する接合条件（加圧力、超音波振動振幅、温度）に基づいて良好な接合が得られるように設定しなければならないが、その範囲内で熱伝導を考慮したパターン形状、つまりスリット幅を狭くし、接合面積を大きく確保することが望ましい。
【００３１】
さらに本実施形態による接合では、固定対象３１を１００℃程度に予備加熱しておき、チップ１を１５０℃程度に加熱した状態で接合を実施するが、他の接合条件や突起の形状あるいはめっきの組成によって好適な温度設定とする。
【００３２】
このような条件で接合を実施すると、超音波振動振幅（全振幅：Ｐ−Ｐ）が１．５〜４μｍ程度でＡｕめっき層が軟化し、接合面全体に対して０．１ＧＰａ以下の圧力で突起２２Ａ（２５Ａ）の変形が可能となる。
【００３３】
仮に変形開始圧力が０．１ＧＰａとすれば、接合面全体における突起の接触面の割合は約７３％（（６０×６０μｍ）／（７０×７０μｍ）×１００）なので、１ｍｍ2当たり約１３７Ｎの荷重が加わった時に突起が変形を開始し、接合が可能となる。この接合は、加圧力と超音波振動により接合界面の酸化膜を破壊し、さらに突起が変形することにより接合界面に新生面が露出し、金属拡散接合が作用することで成される。
【００３４】
本実施形態ではチップ１側に突起を形成したが、突起の形成面は固定対象３１側であっても同様の作用を奏する。また接合面内部で領域を分割し、一方はチップ１側、他方は固定対象３１側に突起を形成してもよい。
【００３５】
また、突起形成後ダイボンディング実施までのあいだに、接合面に酸化物が生成したり異物が付着した場合、接合性に悪影響を及ぼすため、ダイボンディング直前にプラズマやエキシマレーザによって表面の酸化物や異物を除去することが望ましい。
【００３６】
【発明の効果】
本発明によれば、熱硬化性樹脂、あるいはＳｎやＰｂのような熱伝導性の低い素材を介さずにダイボンディングが可能となるため、高消費電力のチップに対して、放熱効率の高い実装構造を提供することができる。
【００３７】
また、従来からあるろう材を溶融させるダイボンディング方法に比べ、接合時の温度を低く設定できるため、周辺部品として耐熱温度が比較的低いものも選択可能となる。
【００３８】
以上述べた接合方法は電子部品一般、セラミック、金属、あるいはこれらの組み合わせ、例えば金属薄板であるリードフレームのダイパッドと金属製放熱板との接合にも応用可能であり、接合面において高い熱伝導率を確保する。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示すウエハの断面図
【図２】本発明の他の実施形態を示すウエハの断面図
【図３】本発明の一実施の形態を示す接合動作の側面図
【図４】本発明の一実施の形態を示す突起パターンの正面図
【図５】従来のダイボンディングの一例を示す断面図
【図６】従来のダイボンディングの他の一例を示す断面図
【符号の説明】
１ チップ
２ リードフレーム
２Ａ ダイパッド
１１ ボンディング材
２１ ウエハ
２１Ａ ダイボンディング面
２２ Ａｕめっき
２２Ａ 突起
２３ レジスト層
２４ レジスト層
２５ Ａｕめっき
２５Ａ 突起
３１ 固定対象
１０１ ダイコレット
１０１Ａ エア流路
１０２ 超音波発振源
Claims (2)
- ダイオードチップ、コンデンサチップ、ヒートスプレッダチップあるいは半導体集積回路チップであって、その形状が平板型のチップを金属板やセラミックの基板に固定するダイボンディングにおいて、
両接合面の少なくとも一方に、部分マスキング後めっき処理したのち前記部分マスキングを除去することで形成されるＡｕめっきからなる複数の突起を形成し、
前記両接合面を圧接するように挟持し、
前記挟持による所定の加圧力のもとに、圧接された接合面に接合面と平行方向の超音波振動を印加し、
接合面を金属拡散接合することを特徴とするダイボンディング方法。 - 前記平板型のチップがウエハをダイシングして形成するチップの場合、前記Ａｕめっきからなる複数の突起はチップ側の接合面に形成し、この複数の突起は、ダイシングされ個片のチップとなる前のウエハ形態の段階で形成されることを特徴とする請求項１に記載のダイボンディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002125500A JP3908590B2 (ja) | 2002-04-26 | 2002-04-26 | ダイボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002125500A JP3908590B2 (ja) | 2002-04-26 | 2002-04-26 | ダイボンディング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318203A JP2003318203A (ja) | 2003-11-07 |
| JP3908590B2 true JP3908590B2 (ja) | 2007-04-25 |
Family
ID=29540200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002125500A Expired - Fee Related JP3908590B2 (ja) | 2002-04-26 | 2002-04-26 | ダイボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3908590B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8456023B2 (en) * | 2007-04-27 | 2013-06-04 | Freescale Semiconductor, Inc. | Semiconductor wafer processing |
| JP5240021B2 (ja) * | 2009-04-03 | 2013-07-17 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| JP5544581B2 (ja) * | 2009-04-06 | 2014-07-09 | 日立Ｇｅニュークリア・エナジー株式会社 | 超音波探傷方法 |
-
2002
- 2002-04-26 JP JP2002125500A patent/JP3908590B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003318203A (ja) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6808067B2 (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
| CN107615464B (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
| US6460591B1 (en) | Ultrasonic bonding method and ultrasonic bonding apparatus | |
| JP7204637B2 (ja) | セラミックス金属回路基板およびそれを用いた半導体装置 | |
| JP2586344B2 (ja) | キャリアフィルム | |
| JP3627591B2 (ja) | パワー半導体モジュールの製造方法 | |
| JPH11265976A (ja) | パワー半導体モジュールおよびその製造方法 | |
| JP3908590B2 (ja) | ダイボンディング方法 | |
| JP3918724B2 (ja) | ワイヤが接合されている半導体装置の製造方法 | |
| JP6020496B2 (ja) | 接合構造体およびその製造方法 | |
| JP2006196765A (ja) | 半導体装置 | |
| JP2001313301A (ja) | ボンディング方法 | |
| JPH0555635A (ja) | 電子部品のフリツプチツプ接続構造 | |
| JP2008283138A (ja) | 半導体装置及びその製造方法 | |
| JP2019087575A (ja) | 半導体装置の製造方法 | |
| JP3410655B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2004158739A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP4146736B2 (ja) | 半導体装置の製造方法 | |
| JPS63142640A (ja) | 半導体装置の製造方法 | |
| CN114556534A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP7294068B2 (ja) | ターミナル、および、その製造方法 | |
| WO2022244065A1 (ja) | 半導体装置 | |
| JP2868007B1 (ja) | 半導体装置及びその製造方法 | |
| WO2024111058A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001110953A (ja) | 半導体モジュール用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3908590 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |