JP3918724B2 - ワイヤが接合されている半導体装置の製造方法 - Google Patents

ワイヤが接合されている半導体装置の製造方法 Download PDF

Info

Publication number
JP3918724B2
JP3918724B2 JP2002345465A JP2002345465A JP3918724B2 JP 3918724 B2 JP3918724 B2 JP 3918724B2 JP 2002345465 A JP2002345465 A JP 2002345465A JP 2002345465 A JP2002345465 A JP 2002345465A JP 3918724 B2 JP3918724 B2 JP 3918724B2
Authority
JP
Japan
Prior art keywords
wire
housing
bonding
electrode pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002345465A
Other languages
English (en)
Other versions
JP2004179484A (ja
Inventor
陽一郎 馬場
孝志 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2002345465A priority Critical patent/JP3918724B2/ja
Publication of JP2004179484A publication Critical patent/JP2004179484A/ja
Application granted granted Critical
Publication of JP3918724B2 publication Critical patent/JP3918724B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の表面に設けられた電極パッドとボンディングワイヤとの接合部の耐久性（ワイヤ接合耐久性）が改善された半導体装置を製造する方法に関する。また、本発明は、かかるワイヤ接合耐久性を向上させる方法に関する。
【０００２】
【従来の技術】
半導体素子（チップ）の表面に設けられた導体部（電極パッド）と外部リード端子とを、金（Ａｕ）、アルミニウム（Ａｌ）等からなる極細線（ボンディングワイヤ）によって接続した後に、１５０℃以上の高温中で熱処理する技術が知られている（例えば、特許文献１を参照）。
しかし、樹脂製部材を備える半導体装置（例えば、樹脂製ハウジングを備えるパワーモジュール）に対してかかる技術を適用しようとすると、上記熱処理によって樹脂製部材が損傷（変形、変質等）する虞がある。また、上記公報に記載の技術は接合部の「初期接着強度」を向上させることを目的としており、接合部の耐久性（耐久強度等）に関するものではない。
【０００３】
【特許文献１】
特開平３−９１９３８号公報
【０００４】
【発明が解決しようとする課題】
本発明は、樹脂製部材を備える半導体装置の製造にも好ましく適用することができ、電極パッドとボンディングワイヤとの接合部の耐久性（接合耐久性）に優れた半導体装置を製造することのできる半導体装置の製造方法を提供することを目的とする。関連する他の目的は、かかる製造方法により製造するのに適した半導体装置を提供することである。また、本発明の他の目的は、電極パッドとボンディングワイヤとの接合耐久性の向上方法を提供することである。
【０００５】
【課題を解決するための手段と作用と効果】
本発明者は、半導体装置を所定の構造とし、樹脂製部材と半導体素子とを一体化する前に接合部を熱処理することにより上記課題を解決し得ることを見出した。また、所定の熱処理方法を採用することにより上記課題を解決し得ることを見出した。
【０００６】
本発明によると、樹脂製のハウジングに半導体素子が組み付けられており、その半導体素子にアルミニウムまたはアルミニウム合金製のワイヤが接合されている半導体装置の製造方法が提供される
かかる製造方法の好ましい一例は、前記半導体素子を基板の表面に接合する工程と、前記半導体素子の非接合面に形成されている電極パッドに前記ワイヤを超音波接合する工程と、前記基板の裏面を金属板にリフロー半田付する工程と、前記金属板を前記ハウジングに組み付ける工程を包含する。このリフロー半田付工程では、前記電極パッドと前記ワイヤの接合部を前記ワイヤを構成する材料の結晶粒の成長を促進する温度域に加熱する条件で半田付する。この製造方法によると、リフロー半田付工程を実施することによって、ワイヤと電極パッドとの接合部が熱処理される。
【０００７】
かかる熱処理を施すことによって、ワイヤ構成材料（アルミニウムまたはアルミニウム合金）の結晶粒の成長が促進される。その結果、熱処理を施さない場合に比べてワイヤと電極パッドとの接合部の結晶粒が大きな半導体装置を得ることができる。ワイヤを構成する材料の結晶粒が大きくなるとクラックが進展しにくくなる。このことによって、電極パッドとワイヤとの接合耐久性（例えば、いわゆるパワーサイクル試験や冷熱サイクル試験等に対する耐久寿命）を向上させ得る。
本発明の製造方法によると、半導体素子とハウジングとが分離された状態で接合部に熱処理を施すことが可能である。したがって、このハウジングが樹脂製である場合にも、熱処理時の熱によってハウジングが損傷することがない。また、この製造方法では、リフロー半田付を行う際の雰囲気温度を利用してワイヤと電極パッドとの接合部に熱処理を施す。これにより半導体装置の生産効率および／またはエネルギー効率を向上させることができる。
【０００８】
本発明の方法は、前記ワイヤ（素子側ワイヤ）が基板の表面に設けられた中継パッドおよび前記電極パッドに接合されているとともに、ハウジング端子および中継パッドに接合されたハウジング側ワイヤを備えた構成の半導体装置の製造に好ましく適用される。本発明の好ましい態様では、樹脂製ハウジングに金属板を組み付けた後に、ハウジング端子および中継パッドにハウジング側ワイヤを接合する。これにより、素子側ワイヤ、ハウジング側ワイヤおよび両ワイヤが共通的に接合される中継パッドを介して、電極パッドとハウジング端子とが電気的に接続される。
かかる構成の半導体装置では、電極パッドからハウジング端子に至る導電経路が、素子側ワイヤとハウジング側ワイヤとに分割して形成されている。このことによって、半導体素子とハウジングとが分離された状態で電極パッドと素子側ワイヤとの接合部を熱処理し、次いで半導体素子とハウジングとを一体化し、その後にハウジング端子と中継パッドとを電気的に接合することができる。したがって本発明の方法で製造するのに適している。
【０００９】
また、上述したような半導体装置の他の好ましい製造方法は、前記半導体素子を基板の表面に接合する工程と、前記半導体素子の非接合面に形成されている電極パッドに前記ワイヤを超音波接合する工程と、前記電極パッドと前記ワイヤの接合部を熱処理する工程と、前記基板の裏面を金属板の表面にリフロー半田付する工程と、前記金属板を前記ハウジングに組み付ける工程を包含する。前記超音波接合工程は前記熱処理工程に先立って実行される。前記熱処理工程は前記組付工程よりも後に実行される。前記熱処理工程では、前記電極パッドと前記ワイヤの接合部を含んで前記ハウジングから離隔する範囲において前記金属板の裏面に発熱器を接触させる。その発熱器からの伝熱によって、前記接合部を、前記ワイヤを構成する材料の結晶粒の成長を促進する温度域に加熱する。
かかる製造方法によると、電極パッドとワイヤとの接合部に発熱器からの熱を効率よく伝えることができる。また、発熱器がハウジングに直接接触することがないので、熱によるハウジングの損傷を抑制し得る。
【００１１】
前記熱処理は、ワイヤと電極パッドとの接合部が２００〜４５０℃（より好ましくは２５０〜４００℃）の温度域に加熱される条件で行うことが好ましい。かかる温度域は、アルミニウムまたはアルミニウム合金の結晶粒を効率よく成長させるために適しているとともに、半導体素子等の装置構成部品に損傷を与えにくいためである。
【００１２】
本発明の製造方法に用いるワイヤとしては、純度９９％以上（より好ましくは９９．９％以上、さらに好ましくは９９．９９％以上）のアルミニウムからなるものが特に好ましい。かかる組成のワイヤを用いた場合には、超音波接合後の加熱によりワイヤ接合耐久性を向上させるという本発明の効果が特に顕著に発揮される。
【００１３】
また、本発明によると、半導体素子表面に設けられた電極パッドと純度９９％以上（より好ましくは９９．９％以上、さらに好ましくは９９．９９％以上）のアルミニウムからなるワイヤとの超音波接合部の接合耐久性を向上させる方法が提供される。その方法では、該接合部を２００〜４５０℃の温度域に加熱する。接合部にかかる熱処理を施すことにより、ワイヤの加工硬化が緩和されて接合耐久性が向上する。かかる耐久性向上方法は、例えば、本発明のいずれかの半導体装置製造方法に対して好ましく適用することができる。
【００１４】
【発明の実施の形態】
この発明はまた、下記の形態で実施することができる。
（形態１）
本発明の半導体装置に備えられる半導体素子が電力用半導体素子である。
電力用半導体素子は、その作動に伴う発熱量が大きいので、電極パッドとワイヤとの接合部に、素子とワイヤとの熱膨張率の違いに起因する大きな熱応力がかかりやすい。このため、電力用半導体素子の作動を繰り返すと、冷熱サイクルにより接合部にクラックが発生・進展しやすい傾向にある。したがって、本発明を適用することにより接合部の耐久性向上を図ることが特に有効である。
【００１５】
（形態２）
本発明によると、ハウジング端子を有するハウジングと、
そのハウジングに保持された金属板と、
その金属板に接合されているとともに表面に中継パッドが設けられた基板と、
その基板に接合されているとともに非接合面に電極パッドが設けられた半導体素子と、
前記電極パッドと前記中継パッドに超音波接合された素子側ワイヤと、
前記ハウジング端子と前記中継パッドに接合されたハウジング側ワイヤとを備える半導体装置が提供される。
【００１６】
かかる構成の半導体装置は、電極パッドからハウジング端子に至る導電経路が、素子側ワイヤとハウジング側ワイヤとに分割して形成されている。このことは本発明の製造方法にとって都合がよい。例えば、半導体素子とハウジングとが分離された状態で電極パッドと素子側ワイヤとの接合部を熱処理し、次いで半導体素子とハウジングとを一体化し、その後にハウジング端子と中継パッドとを容易に電気的に接合することができる。半導体素子とハウジングとが分離された状態で熱処理を行うのに適しているということは、このハウジングが樹脂製である場合には特に有益である。なお、ハウジング側ワイヤに代えてワイヤ以外の形態を有する導電部材（例えば金属板等）を用い、この導電部材によって中継パッドとハウジング端子とが接続された構成の半導体装置であってもよい。
【００１７】
（形態３）
電極パッドにワイヤを超音波接合する工程では、そのワイヤの加工度が３０％以下（典型的には５〜３０％）、好ましくは２０％以下（典型的には５〜２０％）となるように超音波接合を行う。ここで「加工度」とは、接合前のワイヤの外形（典型的には直径）に対する接合後のワイヤの外形（典型的には幅）の変化率（潰れ量）をいう。例えば、直径４００μmのワイヤを超音波接合し、これにより形成された接合部のワイヤ幅が４８０μmであるとき、このワイヤの加工度は１２０％である。
電極パッドとワイヤとの接合部におけるワイヤの加工度が上記範囲にある場合には、接合後のワイヤを熱処理したときに結晶粒成長がよく促進される。したがって、上記範囲の加工度とすることにより効率よく熱処理を行うことができる。このことによって生産性が向上する。
【００１８】
本発明の製造方法を適用すると、電極パッドとワイヤとの接合部を熱処理することによりこの接合部の耐久性が向上する。したがって、熱処理を行わない場合に比べてワイヤの加工度を低くしても同等以上の（実用上十分な）耐久性を有する半導体装置を製造し得る。このようにワイヤの加工度を低くし得るということは、半導体素子へのボンディングダメージを軽減するという観点から好ましい。特に、比較的太いボンディングワイヤを電極パッドに接合する場合にはボンディングダメージが大きくなりがちなので、本実施形態の適用によりダメージを低減する実益が大きい。
【００１９】
本実施形態は、電極パッドに接合されるワイヤの直径が１５０μm以上（典型的には１５０〜１０００μm）である場合に好ましく適用され、ワイヤの直径が３００μm以上（典型的には３００〜１０００μm）である場合にさらに好ましく適用される。また、電力用半導体素子を備える半導体装置（パワーモジュール）の製造に好ましく適用される。
【００２０】
（形態４）
本発明は、一本のワイヤが一つの半導体素子表面の二点以上を含む箇所にステッチボンディングされている構成の半導体装置の製造に好ましく適用される。また、本発明のワイヤ接合耐久性向上方法は、このようにステッチボンディングされているワイヤに対して好ましく適用される。
かかる形態では、接合部（ステッチ）の間を結ぶワイヤの形状（ループ形状）が温度変化や外力等によって変形することがある。従来は、このようなループ形状の変化により接合部に応力が加わりやすかった。このため、ステッチボンディングされたワイヤでは接合耐久性が低下しやすかった。ステッチの間隔が比較的狭い場合にはこのような傾向が特に顕著であった。本発明によると、ワイヤの超音波接合部に熱処理を施すことによりワイヤの加工硬化が緩和される（熱処理前よりも柔らかくなる）。その結果、接合部のワイヤがループ形状の変化に追随して変形しやすくなるので、ループ形状が変化したときに接合部に加わる応力が低減される。このことによってワイヤの接合耐久性が向上する。
【００２１】
【実施例】
以下、本発明の好適な実施例について詳細に説明する。
本発明を適用して製造される半導体装置に備えられる素子としては、各種の半導体素子（ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のバイポーラトランジスタや、ＭＯＳ等の電界効果型トランジスタ等）を用いることができる。半導体装置がパワーモジュールである（典型的には、ＩＧＢＴ、パワーＭＯＳ等の電力用半導体素子（パワー素子）を備える）場合には、本発明を適用することによる効果（接合耐久性の向上等）が特によく発揮される。
【００２２】
本発明の製造方法で半導体素子の電極パッドに超音波接合されるワイヤは、アルミニウムまたはアルミニウム合金をその構成材料とする。ここで「アルミニウム合金」とは、アルミニウムを主体とする合金（例えばニッケル−アルミニウム合金）をいう。本発明においては、純度９９％以上（特に好ましくは９９．９９％以上）のアルミニウムからなるワイヤが特に好ましく用いられる。
【００２３】
このようなアルミニウム（Ａｌ）またはＡｌ合金からなるワイヤ（以下、「Ａｌ系ワイヤ」ということもある。）としては、比較的大きな平均結晶粒径を有するものが好ましく用いられる。例えば、冷間引抜後に熱処理加工（結晶粒を成長させるような熱処理加工）が施されたＡｌ系ワイヤ（特に好ましくは純度９９．９９％以上のＡｌ系ワイヤ）は、本発明の製造方法にとって好ましいＡｌ系ワイヤの典型例である。このようなＡｌ系ワイヤは、超音波接合後の熱処理によって結晶粒を効果的に成長させることができるためである。超音波接合に供される前の平均結晶粒径が１５μm以上（典型的には１５〜２００μm、好ましくは３０〜１５０μm）であるＡｌ系ワイヤが好ましく用いられる。
【００２４】
通常、このようなＡｌ系ワイヤを超音波接合に供すると、金属組織が振動されることにより結晶粒が細分化される。その結果、少なくとも接合界面付近の結晶粒径は小さくなる。例えば、接合界面付近の平均結晶粒径が５μm程度あるいはそれ以下になる。このように組織が細密化されることにより、ワイヤの硬度、内部応力、ヤング率等が上昇する（加工硬化現象）。このことによって、ワイヤの接合強度（一般にシェア強度で表される）は上昇する傾向にある。
この接合部に所定の温度域で熱処理を施すと、細分化された結晶粒が成長（再結晶および再成長）する。このときワイヤの加工硬化が緩和される。ワイヤの結晶粒径が大きくなると、より結晶粒径が小さい場合に比べてクラックの発生および／または進展が抑制される。その結果、ワイヤ接合部の耐久寿命が改善される。特に限定するものではないが、熱処理後におけるＡｌ系ワイヤ（特にその接合界面付近）の平均結晶粒径は３０μm以上（典型的には３０〜２００μm）であることが好ましく、５０μm以上（典型的には５０〜１５０μm）であることがより好ましい。
【００２５】
ワイヤ接合部の熱処理に適した温度は、ワイヤの組成によっても異なる。純度９９．９９％以上のアルミニウムワイヤを用いる場合には、接合部を２００〜４５０℃（さらに好ましくは２５０〜４００℃）の温度域に加熱する熱処理を施すことが特に好ましい。この温度域では、アルミニウム結晶粒の成長がよく促進される。かかる温度域で熱処理を施すことにより、ワイヤの加工硬化（主として超音波接合に起因する）を効果的に緩和することができる。このことによって接合部の耐久性をよく向上させることができる。ここで、ワイヤの加工硬化が緩和されたことは、ワイヤの硬度低下、内部応力緩和、ヤング率低下等のうち少なくとも一つの事象として把握され得る。
なお、ワイヤ接合部の「初期接着強度」についてみると、上述した加工硬化の緩和、硬度低下、内部応力緩和およびヤング率低下は、いずれも初期接着強度を低下させる傾向にある。したがって、本発明の典型的な態様では、上記熱処理を施すことにより接合耐久性が向上する一方、熱処理前に比べて接合部の初期接着強度（シェア強度）はむしろ低下する。
【００２６】
本発明の製造方法に用いられる樹脂製ハウジングを構成する樹脂材料としては、ポリフェニレンサルファイド（ＰＰＳ）、ポリフェニレンエーテル（ＰＰＥ）、メラミン樹脂、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド、ポリイミド、ポリアミド、ポリアミドイミド（ＰＡＩ）、アクリロニトリル−スチレン樹脂（ＡＳ樹脂）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）、ポリメチルペンテン（ＰＭＰ）、ポリアリレート（ＰＡＲ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルケトン（ＰＥＫ）等の樹脂を選択することができる。これらのうち耐熱性が１５０℃以上の樹脂材料が好ましい。かかる樹脂材料の典型例としては、ＰＰＳ，ＰＥＥＫ，ＰＣ等が挙げられる。また、後述する第二実施例または第三実施例のように、半導体素子と樹脂製ハウジングとを一体化した後に接合部の熱処理を行う製造方法を採用する場合は、２００℃以上の耐熱性を有する樹脂材料を用いることが好ましい。本発明にとって特に好適な樹脂材料はＰＰＳである。
この樹脂製ハウジングは、上述したような樹脂材料に加えて繊維状または粉末状の充填材等を含有することができる。ガラスファイバー、アルミナ繊維等のセラミック系ファイバーが好ましく用いられる。
【００２７】
なお、本発明の製造方法は、あらかじめ超音波接合されたワイヤと電極パッドの接合部に、この接合部を覆うように熱硬化性樹脂（典型的にはポリイミド）を塗布して硬化させる工程を包含することができる。この場合には、硬化した樹脂によってワイヤと電極パッドの接合部を保護し、この接合部の耐久性をさらに向上させることができる。塗布された熱硬化性樹脂の硬化を促進するために、前記ワイヤを構成する材料の結晶粒の成長を促進する温度域に加熱してもよい。この場合には、熱硬化性樹脂を硬化させる際の加熱を利用してワイヤと電極パッドの接合部を熱処理することができるので好都合である。あるいは従来公知の他の耐久性向上方法を適用してもよい。
【００２８】
以下、本発明をパワーモジュールに適用した具体的実施例を説明するが、本発明をかかる実施例に示すものに限定することを意図したものではない。
＜第一実施例＞
本実施例は、本発明を適用して図１に示す構造の半導体装置（パワーモジュール）を製造する例である。
図１に示すように、半導体装置１００は、ＰＰＳ樹脂製のハウジング４０に、複数（図１には二つを示している）のパワーユニット１０２を組み付けて構成されている。各ユニット１０２は、電力用半導体素子（ＩＧＢＴ）１０と、セラミックス（ここでは窒化アルミニウム）を主体とする絶縁基板２０と、銅−モリブデン合金製の放熱板３０と、素子１０と基板２０との間に架け渡された素子側ワイヤ５６とを備える。
【００２９】
基板２０の表面（図１で上側の面：素子１０が接合される側の面）には、導電性接合材層（ここでは半田を導電性接合材とする半田層）５２によって、半導体素子１０の一面が接合されている。一方、基板２０の裏面（図１で下側の面：素子１０が接合される側とは反対側の面）は、半田層５４によって放熱板３０に接合されている。基板２０の両面にはＡｌ箔２２，２４が設けられている。基板２０の表面に設けられたＡｌ箔２２のうち、素子１０よりも外方に位置する一部は中継パッド２２ａを構成している。
なお、導電性接合材層５２を構成する導電性接合材としては、半田を用いることが特に好ましいが、半田以外の低融点金属類を用いてもよい。また、有機高分子等からなるマトリックス樹脂中に導電性充填材が分散された導電性樹脂材料を用いてもよい。このマトリックス樹脂としてはエポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シリコーン樹脂等を用いることができる。導電性充填材としては、銅、銀、金、白金、ニッケル、カーボン等からなる導電性繊維、導電性微粒子等を用いることができる。
【００３０】
半導体素子１０の他面（非接合面）には、厚さ約４μmのＡｌ膜から構成された複数（図１には二つを示している）の電極パッド１２が設けられている。素子側ワイヤ５６は、複数の電極パッド１２および中継パッド２２ａに超音波接合されている。本実施例では、素子側ワイヤ５６が一つの電極パッド１２に接合された箇所と他の電極パッド１２に接合された箇所との間隔（ステッチ間隔）は約３mmである。この素子側ワイヤ５６を介して電極パッド１２と中継パッド２２ａとが電気的に接続されている。なお、本実施例で用いた素子側ワイヤ５６は微量のＮｉを含むＡｌ（Ａｌ純度約９９．９９％）からなる。その直径は約４００μmである。
【００３１】
ハウジング４０は、外壁４２とその外壁に囲まれた底面４４とを有する。底面４４には複数の開口部４６が形成されている。各ユニット１０２を構成する放熱板３０をハウジング４０の下側から各開口部４６に嵌合させることにより、ハウジング４０にユニット１０２が組み付けられている。放熱板３０に接合された基板２０および素子１０は外壁４２の内側に位置している。開口部４６の周囲の底面４４には、Ａｌ膜によって構成されたハウジング端子４８が設けられている。このハウジング端子４８および中継パッド２２ａに、導電性金属（ここでは素子側ワイヤ５６と同様の構成材料）からなるハウジング側ワイヤ５８ａが超音波接合されている。中継パッド２２ａには、電極パッド１２に接合された素子側ワイヤ５６と、ハウジング端子４８に接合されたハウジング側ワイヤ５８ａとが共通的に接合されている。このことによって電極パッド１２とハウジング端子４８が電気的に接続されている。他のハウジング側ワイヤ５８ｂは、中継パッド２２ａ以外の部分のＡｌ箔２２とハウジング端子４８とに接合されて、これらを電気的に接続している。この場合には二つの素子１０が直列に接続される。なお、これらのハウジング側ワイヤ５８ａ，５８ｂの直径はいずれも約４００μmである。
【００３２】
以下、図面を用いてこの半導体素子１００の製造例を説明する。
まず、図２に示すように、基板２０の所定箇所に半導体素子１０を半田付する。この半田付は、一般的な半導体素子実装方法等により実施することができる。
【００３３】
次いで、図３に示すように、複数（ここでは二つ）の電極パッド１２および中継パッド２２ａに素子側ワイヤ５６を超音波接合（ウェッジボンディング）する。この超音波接合は、例えば、ウェッジツールにより素子側ワイヤ５６を被接合物（ここでは電極パッド１２または中継パッド２２ａ）に押し付け、６０KHz〜１００KHzの超音波振動を加えることによって実施することができる。本実施例では、ワイヤの加工度が約２０％となるように超音波接合を行った。
【００３４】
超音波接合前の素子側ワイヤ５６を走査型イオン顕微鏡（ＳＩＭ：Scanning Ion Microscope） により観察したところ、その構成材料の結晶粒径は主として３０〜１００μmの範囲にあった。また、超音波接合後においても、電極パッド１２と素子側ワイヤ５６との接合部５６ａから離れた箇所では、ワイヤ構成材料の結晶粒径は主として同範囲にあった。一方、接合部５６ａ（特に接合界面付近）における結晶粒径は主として５μm以下であり、超音波接合前に比べて明らかに結晶粒径が小さく（結晶粒が細かく）なっていた。
【００３５】
次に、図４に示すように、基板２０の裏面を放熱板３０にリフロー半田付により接合する。すなわち、基板２０と放熱板３０との間に半田箔を挟み、この状態でリフロー炉内に投入し、所定の温度プロファイルで半田箔を溶融させる。その後に冷却して、基板２０の裏面と放熱板３０とを接合する半田層５４を形成する。本実施例では、２００℃以上の温度域に２５〜３０分、そのうち３００℃以上の温度域に１５〜２０分保持されるような温度プロファイルでリフロー半田付を行った。このときの最高到達温度は３１０〜３４０℃であった。このリフロー半田付工程により、素子側ワイヤ５６と電極パッド１２の接合部５６ａおよび素子側ワイヤ５６と中継パッド２２ａの接合部に熱処理を施した。リフロー半田付工程後、上記と同様にして接合部５６ａをＳＩＭにて観察したところ、該リフロー半田付工程前には５μm以下であった接合界面付近の結晶粒径が５０〜１００μmと顕著に大きくなっていた。
【００３６】
このようにして作製されたユニット１０２を、図５に示すように、ハウジング４０の開口部４６に組み付ける。その後、図１に示すように、ハウジング端子４８および中継パッド２２ａにハウジング側ワイヤ５８ａを、またハウジング端子４８およびＡｌ箔２２にハウジング側ワイヤ５８ｂを超音波接合する。この超音波接合は、例えば、上述した素子側ワイヤ５６の接合条件と同様の条件により行うことができる。以上のようにして半導体装置１００を作製した。
【００３７】
本実施例の製造方法では、電極パッド１２と素子側ワイヤ５６との接合部５６ａを有するユニット１０２をハウジング４０に組み付ける前に（ハウジング４０と分離された状態で）、その接合部５６ａに熱処理を施す。したがってハウジング４０が熱処理時の熱によって損傷を受けることが回避される。また、基板２０を放熱板３０にリフロー半田付する際の加熱を利用して上記熱処理を行うので、生産効率およびエネルギー効率が良い。
【００３８】
＜第二実施例＞
本実施例は、本発明を適用して図６に示す構造の半導体装置（パワーモジュール）を製造する例である。以下、第一実施例に係る部材と同様の機能を果たす部材については同じ符号を付し、その説明を省略する。
この半導体装置１１０は、図６に示すように、ＰＰＳ樹脂製のハウジング４０に、複数（図１には二つを示している）のパワーユニット１１２を組み付けて構成されている。ワイヤ５７は、第一実施例で用いた素子側ワイヤ５６（図１参照）と同様の材料により構成されている。その性状（直径および結晶粒径等）も第一実施例で用いた素子側ワイヤ５６と同様である。本実施例では、複数（図６には二つを示している）の電極パッド１２およびハウジング端子４８にワイヤ５７が接合されている。このワイヤ５７によって電極パッド１２とハウジング端子４８とが電気的に接続されている。すなわち、本実施例で製造する半導体装置１１０には、図１に示すような中継パッド２２ａは設けられていない。その他の部分の構成は第一実施例と概ね同様である。
【００３９】
以下、この半導体装置１１０の製造例につき説明する。
まず、図７に示すように、基板２０の所定箇所に半導体素子１０を半田付する。この半田付は、一般的な半導体素子実装方法等により実施することができる。次いで、図８に示すように、リフロー半田付によって基板２０の裏面を放熱板３０に接合する。このリフロー半田付工程は、例えば第一実施例と同様の温度プロファイルにより行うことができる。あるいは、第一実施例とは異なる温度プロファイルでリフロー半田付工程を行ってもよい。例えば、３００℃に到達しない温度プロファイル、２００℃に到達しない温度プロファイル等を採用することも可能である。さらに、リフロー半田付以外の方法（例えば、導電性接合材として上述したような導電性樹脂材料を用いる方法）によって基板２０と放熱板３０とを接合してもよい。
【００４０】
このようにして作製したユニット１１２を、図９に示すように、ハウジング４０の開口部４６に組み付ける。そして、図６に示すように、複数（ここでは二つ）の電極パッド１２およびハウジング端子４８にワイヤ５７を超音波接合する。また、基板２０の表面に設けられたＡｌ箔２２およびハウジング端子４８にハウジング側ワイヤ５８ｂを超音波接合する。これらの超音波接合は、例えば、第一実施例で述べた素子側ワイヤの接合条件と同様の条件により行うことができる。また、接合部におけるワイヤの加工度は５〜３０％（例えば２０％）とすることができる。
【００４１】
そして、図１０に示すような熱処理装置を用いて、ワイヤ５７と電極パッド１２との接合部５７ａに熱処理を施す。この熱処理装置６０は、発熱器６２と、この発熱器６２を放熱板３０の所定箇所に安定的に接触させる熱処理治具６４とを備える。
発熱器６２は、発熱体６２ａおよびこれを埋設する保持体６２ｂを備える。発熱体６２ａは、高抵抗の金属線（ここではニクロム線）等から構成されており、通電により発熱する性質を有する。保持体６２ｂは、熱伝導性がよくかつ柔軟な材料から構成されることが好ましい。本実施例では、保持材６２ｂの構成材料としてニトリルもしくはシリコンゴムを用いた。
【００４２】
熱処理治具６４は、基台６４ａおよび押さえ板６４ｂと、これらを締め付けるボルト６４ｃとを備える。基台６４ａの上に発熱器６２を配置し、その上に半導体装置１１０を載せる。ハウジング４０の上に押さえ板６４ｂを載せてボルト６４ｃを締めると、発熱器６２が放熱板３０に押し付けられる。このとき発熱器６２は、図１０に示すように、放熱板３０のうちハウジング４０から離隔しているとともに、電極パッド１２とワイヤ５７との接合部５７ａを放熱板３０に投影した箇所（図１０で接合部５７ａの真下に位置する箇所）を含む範囲に接触させる。本実施例では、放熱板３０の中央部に素子１０が搭載されているとともに放熱板３０の外周がハウジング４０に保持されているので、図１０に示すように、放熱板３０の中央部に発熱器６２を接触させている。
この状態で発熱体６２ａに通電して発熱させ、その熱によって接合部５７ａを約２００〜４５０℃の範囲（例えば約２５０℃）に加熱する。加熱時間は特に限定されないが、通常は約１〜３０分間（例えば約５分間）の範囲とすることが適当である。この熱処理によって接合部５７ａの耐久性を向上させる。
【００４３】
本実施例では、発熱器６２が上述した範囲に配置されていることにより、この発熱器６２からの熱を接合部５７ａに効率よく伝えることができる。また、発熱器６２がハウジング４０に直接接触することはないので、熱によるハウジング４０の損傷を抑制し得る。かかる構成の熱処理装置６０を用いるとともに、保持体６２ｂとして柔軟性に優れた材質を選択することにより、発熱器６２と放熱板３０とをよく密着させることができる。このことによって熱処理効率をさらに向上させ得る。
【００４４】
＜参考例＞
本参考例は、第二実施例の製造方法において、電極パッド１２とワイヤ５７との接合部５７ａを熱処理する際の操作方法が異なる例である。以下、第二実施例に係る部材と同様の機能を果たす部材については同じ符号を付し、その説明を省略する。
【００４５】
第二実施例と同様にして作製されたユニット１１２をハウジング４０の開口部４６に組み付け、ワイヤ５７およびハウジング側ワイヤ５６ｂをそれぞれ所定の箇所に超音波接合する。
その後、図１１に示すように、電極パッド１２とワイヤ５７との接合部５７ａに熱線照射器７０を用いて熱線Ｈを照射する。これにより接合部５７ａを約２００〜４５０℃の範囲（例えば約２５０℃）に加熱する。照射時間（加熱時間）は特に限定されないが、通常は約０．５〜３０秒間（例えば約２秒間）の範囲とすることが適当である。熱線照射器７０としては、一般的なキセノンランプ、レーザ（例えばＹＡＧレーザ、ＣＯ2レーザ等）等を用いることができる。本参考例では熱線照射器７０としてキセノンランプを用いた。また、特に限定するものではないが、通常は接合部から約５〜１００mm（ここでは約２０mm）程度の距離から熱線Ｈを照射することが適当である。このようにして接合部５７ａに熱処理を施し、接合部５７ａの耐久性を向上させた。
【００４６】
本参考例の製造方法では、熱線照射器７０を用いた局部加熱によって接合部５７ａに熱処理を施す。したがって、ハウジング４０が熱により損傷を受けることが抑制される。また、必要箇所のみを直接加熱するので生産効率およびエネルギー効率がよい。
【００４７】
＜実験例１＞
ワイヤ構成材料の結晶粒成長に及ぼす熱処理条件の影響について検討した。
第一実施例で用いた素子側ワイヤと同じＡｌ系ワイヤ（Ａｌ純度約９９．９９％）を、第一実施例と同様の条件で電極パッドに超音波接合した。ここで、接合部におけるワイヤの加工度は約６０％とした。接合直後にその接合部をＳＩＭにより観察したところ、ワイヤ構成材料の平均結晶粒径は５μm以下であった。
このようにして半導体素子の電極パッドにワイヤを接合したもの（素子−ワイヤ接合物）を５つ作製し、それぞれ１００℃、２００℃、２５０℃、３００℃、４００℃および５００℃の各温度に５分間保持する熱処理を施した。その後、再び電極パッドとワイヤとの接合部を観察して、同部分の平均結晶粒径を求めた。その結果を図１２に示す。
【００４８】
図１２から判るように、熱処理温度が１００℃では結晶粒の成長はほとんどみられない。一方、２００℃以上では熱処理による結晶粒の成長がみられ、２００℃から３００℃までの温度域では熱処理温度の上昇とともに結晶粒の成長を促進する効果が大きくなる。その結晶粒成長促進効果は、熱処理温度３００℃以上ではほぼ飽和する。このことは、２００℃以上の温度域で５分間の熱処理を施すことにより接合耐久性を向上させ得ること、３００℃以上の温度域で熱処理することによりさらに良好な結果が得られることを示している。
【００４９】
＜実験例２＞
ワイヤ構成材料の結晶粒成長に及ぼすワイヤ加工度の影響について検討した。第一実施例で用いた素子側ワイヤと同じＡｌ系ワイヤ（Ａｌ純度約９９．９９％）を電極パッドに超音波接合した。ここで、超音波接合条件を調整することにより、加工度の異なる複数の素子−ワイヤ接合物を作製した。これらの接合物を３００℃に１０分間保持した。このようにして熱処理を施した後、その接合部をＳＩＭにより観察して平均結晶粒径を求めた。その結果を図１３に示す。
図１３から判るように、ワイヤの加工度を５〜３０％以上（特に５〜２０％）とすると、この加工度がより高い場合（例えば４０％以上の場合）に比べて結晶粒の成長がよく促進される。
【００５０】
＜実験例３＞
熱処理の有無が接合部の耐久性に及ぼす影響につき検討した。
第二実施例により製造した半導体装置（サンプル１）と、熱処理を行わない点を除いてはサンプル１と同様にして製造した半導体装置（サンプル２）との接合耐久性を以下のようにして比較した。
すなわち、これらの半導体装置にそれぞれ電源を接続して２秒通電／１０秒遮断のサイクルを行った。このとき、接合部のΔＴj（１サイクル中の素子の温度変化の幅を示す）が約１００℃となるように条件を調整した。このパワーサイクル試験によって、サイクル数（パワーサイクル数）と接合部のシェア強度（剪断試験による強度）との関係を求めた。その結果を図１４に示す。
【００５１】
図１４から判るように、パワーサイクル試験開始時のシェア強度は、熱処理を施したサンプル１よりも熱処理を施さないサンプル２のほうがむしろ大きい。これは、超音波接合によって起こるＡｌの加工硬化が、サンプル１では熱処理によって緩和されている（したがって熱処理前よりもワイヤが柔らかくなっている）ためと考えられる。この関係はサイクル数１０００前後で逆転し、以後は熱処理を施したサンプル１のほうが高いシェア強度を示すようになる。シェア強度がゼロになる（接合部が破断した状態に相当する）までのサイクルは、サンプル２よりもサンプル１のほうが５０％程度多かった。すなわち、熱処理を施すことによって接合部の耐久寿命を５０％程度延ばすことができた。
【００５２】
なお、本明細書により開示される技術には以下のものが含まれる。
素子表面に設けられた電極パッドにアルミニウムまたはアルミニウム合金を構成材料とするワイヤを加工度５〜３０％（好ましくは５〜２０％）で超音波接合する工程と、その接合部を２００〜４５０℃（より好ましくは２５０〜４００℃）の温度域で熱処理する工程とを包含する半導体装置製造方法。
この製造方法は、ワイヤの直径が１５０μm以上（典型的には１５０〜１０００μm）である場合に好ましく適用され、３００μm以上（典型的には３００〜１０００μm）である場合に特に好ましく適用される。また、半導体装置を構成する半導体素子が電力用半導体素子である場合に好ましく適用される。
【００５３】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図１】 第一実施例により製造された半導体装置を示す模式的断面図である。
【図２】 第一実施例による半導体装置製造過程を示す模式的断面図である。
【図３】 第一実施例による半導体装置製造過程を示す模式的断面図である。
【図４】 第一実施例による半導体装置製造過程を示す模式的断面図である。
【図５】 第一実施例による半導体装置製造過程を示す模式的断面図である。
【図６】 第二実施例により製造された半導体装置を示す模式的断面図である。
【図７】 第二実施例による半導体装置製造過程を示す模式的断面図である。
【図８】 第二実施例による半導体装置製造過程を示す模式的断面図である。
【図９】 第二実施例による半導体装置製造過程を示す模式的断面図である。
【図１０】 第二実施例による半導体装置製造過程を示す模式的断面図である。
【図１１】 参考例による半導体装置製造過程を示す模式的断面図である。
【図１２】 熱処理温度と結晶粒の大きさとの関係を示す特性図である。
【図１３】 ワイヤ加工度と結晶粒の大きさとの関係を示す特性図である。
【図１４】 熱処理の有無と接合部の耐久性との関係を示す特性図である。

Claims (5)

  1. 樹脂製のハウジングに半導体素子が組み付けられており、その半導体素子にアルミニウムまたはアルミニウム合金製のワイヤが接合されている半導体装置の製造方法であり、
    前記半導体素子を基板の表面に接合する工程と、
    前記半導体素子の非接合面に形成されている電極パッドに前記ワイヤを超音波接合する工程と、
    前記基板の裏面を金属板にリフロー半田付する工程と、
    前記金属板を前記ハウジングに組み付ける工程を含み、
    前記超音波接合工程は前記リフロー半田付工程に先立って実行され、
    前記リフロー半田付工程では、前記電極パッドと前記ワイヤの接合部を前記ワイヤを構成する材料の結晶粒の成長を促進する温度域に加熱する条件で半田付することを特徴とする半導体装置の製造方法。
  2. 前記基板の表面に中継パッドが形成されており、前記ハウジングにハウジング端子が形成されており、
    前記超音波接合工程では前記ワイヤを前記電極パッドと前記中継パッドに接合し、
    前記組み付け工程で前記金属板を前記ハウジングに組み付けたあとに、ハウジング側ワイヤを前記中継パッドと前記ハウジング端子に接合することを特徴とする請求項１に記載の製造方法。
  3. 樹脂製のハウジングに半導体素子が組み付けられており、その半導体素子にアルミニウムまたはアルミニウム合金製のワイヤが接合されている半導体装置の製造方法であり、
    前記半導体素子を基板の表面に接合する工程と、
    前記半導体素子の非接合面に形成されている電極パッドに前記ワイヤを超音波接合する工程と、
    前記電極パッドと前記ワイヤの接合部を熱処理する工程と、
    前記基板の裏面を金属板の表面にリフロー半田付する工程と、
    前記金属板を前記ハウジングに組み付ける工程を含み、
    前記超音波接合工程は前記熱処理工程に先立って実行され、前記熱処理工程は前記組付工程よりも後に実行され、前記熱処理工程では、前記電極パッドと前記ワイヤの接合部を含んで前記ハウジングから離隔する範囲において前記金属板の裏面に発熱器を接触させ、その発熱器からの伝熱によって前記接合部を前記ワイヤを構成する材料の結晶粒の成長を促進する温度域に加熱することを特徴とする半導体装置の製造方法。
  4. 前記接合部を２００〜４５０℃の温度域に加熱することによって前記ワイヤを構成する材料の結晶粒の成長を促進することを特徴とする請求項１から３のいずれか一項に記載の製造方法。
  5. 前記ワイヤは純度９９％以上のアルミニウムからなる請求項１から４のいずれか一項に記載の製造方法。
JP2002345465A 2002-11-28 2002-11-28 ワイヤが接合されている半導体装置の製造方法 Expired - Fee Related JP3918724B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002345465A JP3918724B2 (ja) 2002-11-28 2002-11-28 ワイヤが接合されている半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002345465A JP3918724B2 (ja) 2002-11-28 2002-11-28 ワイヤが接合されている半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004179484A JP2004179484A (ja) 2004-06-24
JP3918724B2 true JP3918724B2 (ja) 2007-05-23

Family

ID=32706631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002345465A Expired - Fee Related JP3918724B2 (ja) 2002-11-28 2002-11-28 ワイヤが接合されている半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3918724B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4431193B2 (ja) * 2006-06-16 2010-03-10 日本インター株式会社 絶縁型大電力用半導体装置
JP5985849B2 (ja) 2012-03-23 2016-09-06 株式会社豊田中央研究所 接合体、その製造方法および被接合部材
JP6024750B2 (ja) * 2012-07-17 2016-11-16 富士電機株式会社 半導体モジュール
DE112014002135T5 (de) * 2013-04-25 2016-01-14 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6056968B2 (ja) * 2013-05-10 2017-01-11 富士電機株式会社 半導体装置
CN104218018B (zh) * 2014-08-26 2017-08-29 深圳三星通信技术研究有限公司 一种射频功放模块及其组装方法、射频模块、基站
JP6738758B2 (ja) * 2017-03-31 2020-08-12 古河電気工業株式会社 電線接続構造体およびその製造方法
JP6989605B2 (ja) 2017-06-21 2022-01-05 古河電気工業株式会社 電線接続構造体
CN107785337B (zh) * 2017-10-30 2023-12-29 镇江佳鑫精工设备有限公司 一种工作稳定的半导体装置
JP6826665B2 (ja) * 2018-12-27 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置

Also Published As

Publication number Publication date
JP2004179484A (ja) 2004-06-24

Similar Documents

Publication Publication Date Title
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
US6565687B2 (en) Ultrasonic bonding method
JP3918724B2 (ja) ワイヤが接合されている半導体装置の製造方法
US20220199566A1 (en) Semiconductor device and bonding method
JP6688725B2 (ja) 半導体装置の製造方法
US6698646B2 (en) Room temperature gold wire bonding
JP3303832B2 (ja) フリップチップボンダー
JP6091443B2 (ja) 半導体モジュール
CN109509709B (zh) 楔形工具及楔形键合方法
JP2006196765A (ja) 半導体装置
JP2001313301A (ja) ボンディング方法
JP2015185612A (ja) 接合構造体およびその製造方法
JP3908590B2 (ja) ダイボンディング方法
US20190356098A1 (en) Method for Bonding an Electrically Conductive Element to a Bonding Partner
JP3368140B2 (ja) 電子部品の実装方法及びその構造
US11631627B2 (en) Method of manufacturing semiconductor having double-sided substrate
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
JP2013008758A (ja) 半導体装置の製造方法
JP2004530505A (ja) 医療ｘ線装置及びパワーモジュール
JP2004253663A (ja) 半導体装置の製造方法、及び同製造方法に用いるチップボンディング装置
JPH10178128A (ja) 半導体装置、およびその製造方法
JP2002289644A (ja) 半導体素子の接合方法及び接合装置
JPH05136183A (ja) 集積回路装置
JP2024004840A (ja) 電子装置
JP2004146512A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070205

LAPS Cancellation because of no payment of annual fees