JP4146736B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4146736B2 JP4146736B2 JP2003029528A JP2003029528A JP4146736B2 JP 4146736 B2 JP4146736 B2 JP 4146736B2 JP 2003029528 A JP2003029528 A JP 2003029528A JP 2003029528 A JP2003029528 A JP 2003029528A JP 4146736 B2 JP4146736 B2 JP 4146736B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor chip
- semiconductor device
- package substrate
- die bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップをパッケージ基板に接着する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体チップには、放熱を目的として、その裏面に金属層、例えば金メッキ層が形成されている。この半導体チップはパッケージ基板に半田を用いて接着され、半導体装置として使用されている。
【０００３】
なお、従来の半導体装置の製造方法では、半導体基板の裏面または両面に半導体基板と熱膨張係数が同程度の金属層を形成している（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開昭６３−１４０５４０号公報
【０００５】
【発明が解決しようとする課題】
半導体チップをパッケージ基板にダイボンドする際には金属層とパッケージ基板が加熱されるが、半導体チップ自体も加熱される。ここで半導体チップと金属層とでは熱膨張率が異なる。例えば、ＧａＡｓからなる半導体チップと金メッキ層とでは、金メッキ層のほうが半導体チップより熱膨張率が高いのでバイメタル効果によって半導体チップには反りが生じる。例えば、チップの一辺４ｍｍについて高低差１００μｍを超える反りが生じる。この反りのために、「浮き」が発生した箇所には他の箇所に比べて半田を厚くする必要があり、半導体チップの金属層とパッケージ基板との間の半田の厚さに不均一さが生じる。一方、半田の熱伝導率は低いため、厚さの不均一さが放熱特性に大きく影響し半導体装置の放熱特性が不均一となる。その結果、半導体装置のデバイス特性が低下する。さらに、連続動作時には半導体チップが劣化するという問題があった。
【０００６】
そこで、本発明の目的は、半導体チップをパッケージ基板にダイボンドした半導体装置の放熱特性を均一にすることである。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、半導体チップを用意する工程と、
前記半導体チップの一方の面に凹面又は凸面の金属層を形成する工程と、
加熱溶融した接着剤を用いて、前記金属膜の凹面又は凸面をパッケージ基板に接着する工程と
を含むことを特徴とする。
【０００８】
上記金属層を形成する工程において、半導体チップより金属層の熱膨張率が大きい場合には、金属層を凹面とし、一方、半導体チップより金属層の熱膨張率が小さい場合には、金属層を凸面とするのが好ましい。
【０００９】
なお、上記接着剤としては、例えば、半田、熱可塑性樹脂及び熱硬化性樹脂等を使用できる。
【００１０】
【発明の実施の形態】
本発明の実施の形態に係る半導体装置の製造方法について添付図面を用いて説明する。なお、図面において実質的に同一の部材には同一の符号を付している。
【００１１】
実施の形態１．
本発明の実施の形態１に係る半導体装置の製造方法について、図１及び図２を用いて説明する。図１は、ダイボンド前の半導体チップ１の裏面の金属層３の形状を示す側面図である。図２は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０は、その一方の面に金属層３を形成した半導体チップ１が、パッケージ基板４に半田５を用いてダイボンドされている。また、この半導体装置１０は、半田５に面する金属層３の表面とパッケージ基板４とが互いに平行であって、半田５の厚さがダイボンド面にわたってほぼ均一である。より詳細には、チップの一辺４ｍｍに対して高低差で１００μｍ以下、好ましくは１０μｍ以下である。これにより、この半導体装置１０ではダイボンド面について均一な放熱効果が得られる。なお、金属層３が形成されていない半導体チップ１の面は凹面状となっている。また、半導体チップとしては、例えば、ＧａＡｓが用いられ、金属層３として、例えば金メッキ層が用いられる。この金属層３の金メッキ層は、半導体チップ１のＧａＡｓより熱膨張率が大きい。
【００１２】
なお、半導体チップ１及び金属層３は上記の材料に限られない。また、ここではダイボンド時に加熱溶融する接着剤として半田を用いたが、鉛−スズ合金としての「はんだ」に限られず、鉛フリーはんだ、低温はんだ、及び高温はんだ等を用いてもよい。さらに、加熱溶融する接着剤として熱可塑性樹脂、熱硬化性樹脂等の樹脂接着剤を用いてもよい。
【００１３】
上記半導体装置では、上記のように金属層３の熱膨張率が半導体チップ１の熱膨張率より大きい。そこで、図１に示すように、ダイボンド前にあらかじめ半導体チップ１の金属層３の表面を凹面状に形成しておく。これによって、ダイボンドの加熱時には、図２に示すように、金属層３は半導体チップ１より熱膨張率が大きいので、バイメタル効果により反りを生じる。即ち、金属層３の半田５に対向する面が伸びて凹面状から平面に変形し、パッケージ基板４の表面と平行となる。なお、上記の半導体装置では、あらかじめ金属層３の表面を、ダイボンド時の加熱で生じる形状とは逆の形状にしておく。例えば、ダイボンド時の加熱により金属層３の表面が凸面状に反る場合には、図１に示すようにあらかじめ金属層３を凹状に形成しておき、一方、ダイボンド時の加熱により金属層３の表面が凹面状に反る場合には、後述する実施の形態２に示すように凸状に形成しておく。即ち、金属層のパッケージ基板に対向する面を、金属層と半導体チップとの熱膨張率差の正負に応じてそれぞれ凹面又は凸面に形成しておく。なお、金属層３の厚さは不均一となるが、半田５に比べて熱伝導率が高いので、金属層３の厚さの不均一さは放熱特性にはほとんど影響しないと考えられる。
【００１４】
次に、この半導体チップ１の製造方法について説明する。
（ａ）半導体チップ１としてＧａＡｓを用意する。
（ｂ）ＧａＡｓ１の一方の面に凹面状の金メッキ層３を作成する（図１）。表面のＧａＡｓ基板２と裏面の金メッキ層３とで半導体チップ１が構成される。金メッキ層３を凹面状に形成する方法としては、例えば、電気メッキ形成時、ＧａＡｓ基板２の裏面の中央部と周辺部とで電流密度分布を制御する方法がある。周辺部の電流密度を中央部より多くすることにより、周辺部の金メッキ層３の厚さが中央部より厚くすることができる。
以上の工程により半導体チップ１が作成される。
【００１５】
さらに、上記半導体チップ１を半田５を用いてパッケージ基板４にダイボンドして半導体装置１０を作製する製造方法について説明する。
（ｃ）半田５を用いて、上記半導体チップ１の金属層３をパッケージ基板４にダイボンドし、半導体装置１０を作製する（図２）。チップ１のＧａＡｓと金属層３の金メッキ層とでは金メッキ層の熱膨張率が高いため、ダイボンド時の加熱によって、バイメタル効果によりチップ表面は凹面に湾曲し、金メッキ層３とＧａＡｓ１との界面では凸面となる。一方、金メッキ層３と半田５との界面では凹面が伸びてほぼ平面となる。冷却時には半田５がその融点約２５０℃で固化することによって、半田の融点付近での上記熱変形が室温まで冷却後も維持される。そこで、金メッキ層３のパッケージ基板４と対向する面とパッケージ基板４とが互いに平行となり、半田５の厚さをダイボンド面にわたってほぼ均一にすることができる。そのため半導体装置１０の放熱特性をダイボンド面にわたって均一にすることができる。
【００１６】
実施の形態２．
本発明の実施の形態２に係る半導体装置の製造方法について図３及び図４を用いて説明する。図３は、半導体装置のダイボンド前における半導体チップ１の裏面の金属層３の形状を示す側面図である。図４は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０は、実施の形態１に係る半導体装置と比較すると、図４に示すように、半導体チップ１の表面が凸面状に湾曲している点で相違する。また、半導体装置の製造方法については、図１に示すように、ダイボンド前に半導体チップ１の裏面の金属層３を凸面状としている点で相違する。これは、金属層３が半導体チップ１より熱膨張率が小さい材料からなる場合である。この場合、半導体チップ１及び金属層３がそれぞれ平行平板の形状である場合にはダイボンド時に加熱されることによって、半導体チップ１の熱膨張率が金属層３の熱膨張率より大きいために実施の形態１とは逆の反りを生じる。それぞれ、半導体チップ１の外面が凸面状に、金属層３の外面が凹面状に変形する。そこで、図３に示すように、ダイボンド前にはあらかじめ上述の変形形状とは逆に、金属層３の表面を凸面状に形成しておく。これによって、金属層３は半導体チップ１より熱膨張率が小さい材料からなるので、ダイボンド時の加熱で半導体チップ１の外面が凸面となるように湾曲し、図４に示すように、ダイボンド後には、半田５と面する金属層３の表面はほぼ平面となる。そこで、半田５と面する金属層３の表面はパッケージ基板４の表面と互いに平行となり、ダイボンド面にわたって半田５の厚さをほぼ均一にすることができる。そのため半導体装置１０はダイボンド面にわたって均一な放熱特性を有する。
【００１７】
実施の形態３．
本発明の実施の形態３に係る半導体装置の製造方法について図５を用いて説明する。図５の（ａ）は、半導体装置のダイボンド前における半導体チップ１の裏面の金属層３の形状を示す側面図であり、図５の（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０は、実施の形態１に係る半導体装置と比較すると、図５の（ｂ）に示すように、半導体チップ１の裏面の金属層３の凹面又は凸面が階段状６に構成されている点で相違する。金属層３を形成する工程において、金属層３の凹凸面を階段状６に構成することによって、厳密な凹凸面よりも容易に形成することができる。なお、図５では３段階の階段状６の場合を示したが、これに限られず４段階以上であってもよい。また、この階段状６の凹凸面は、金属層が金メッキ層である場合には、メッキ形成時に、レジスト等によるマスキング工程と、メッキ工程とを複数回繰り返すことによって形成できる。なお、階段状６の金属層３を形成する方法は上記の方法に限られない。
【００１８】
実施の形態４．
本発明の実施の形態４に係る半導体装置の製造方法について、図６を用いて説明する。図６の（ａ）は、半導体装置のダイボンド前におけるパッケージ基板４の形状を示す側面図であり、（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０の製造方法では、実施の形態１に係る半導体装置の製造方法と比較すると、図６の（ｂ）に示すように、半導体チップをパッケージ基板に接着する工程において、あらかじめパッケージ基板４のダイボンド面を凹面状に湾曲させている点で相違する。この湾曲面の形状はあらかじめ各部材の熱膨張率による計算によって求めるか、又は実験によって求めておく。これによって半導体チップ１の裏面の金属層３がダイボンド時に加熱されて変形した場合にも、金属層３とパッケージ基板４の湾曲面がほぼ平行となり、半田５の厚さをダイボンド面にわたって均一にすることができる。そのため半導体装置１０の放熱特性をダイボンド面にわたって均一にすることができる。
【００１９】
実施の形態５．
本発明の実施の形態５に係る半導体装置の製造方法について図７を用いて説明する。図７の（ａ）は、半導体装置のダイボンド前におけるパッケージ基板４の形状を示す側面図であり、（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０の製造方法では、実施の形態４に係る半導体装置の製造方法と比較すると、半導体チップをパッケージ基板に接着する工程において、あらかじめパッケージ基板４のダイボンド面を凹面状に湾曲させていると共に、もう一方の主面を凸面状に湾曲させている点で相違する。パッケージ基板４のダイボンド面だけを湾曲させる場合に比べて両面を湾曲させているのでパッケージ基板を容易に作成することができる。
【００２０】
実施の形態６．
本発明の実施の形態６に係る半導体装置の製造方法について図８を用いて説明する。図８の（ａ）は、半導体装置のダイボンド前におけるパッケージ基板４の多層構造を示す側面図であり、（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０は、実施の形態５における半導体装置と比較すると、パッケージ基板を熱膨張率が異なる２層の基板４ａ、４ｂからなる多層構造としている点で相違する。また、半導体装置の製造方法については、ダイボンド前、熱膨張率が異なる２層の平行平板の基板４ａ、４ｂを積層してパッケージ基板を構成している点で相違する（図８（ａ））。あらかじめ半導体チップ１のダイボンド時の反りと同程度の反りを生じるように２層の基板４ａ、４ｂを組み合わせておくことにより、ダイボンド時に半導体チップ１とパッケージ基板４ａ、４ｂとのそれぞれにおいて同程度の反りを生じて、半導体チップ１の裏面の金属層３とパッケージ基板４ａとが互いに平行になり、半田５の厚さをダイボンド面にわたって均一にすることができる。これにより、半導体装置１０の放熱特性をダイボンド面にわたって均一にすることができる。
【００２１】
実施の形態７．
本発明の実施の形態７に係る半導体装置の製造方法について図９を用いて説明する。図９の（ａ）は、半導体装置のダイボンド前における半導体チップ１の上に突起部１１ａ、１１ｂを設けた構造を示す側面図であり、（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０の製造方法では、実施の形態１から６に係る半導体装置の製造方法と比較すると、半導体チップ１及びパッケージ基板４のいずれの形状も通常の平行平板型であって、半導体チップ１の表面に離間した２点に設けられた突起部１１ａ、１１ｂで外力を加えて、反りの発生を抑制しながらダイボンドする点で相違する。ダイボンド時には、半導体チップ１と金属層３について、室温から高温に至る熱膨張量が異なり、内部応力を生じて反りが発生する。そこで、ダイボンド時に反りを生じる内部応力に対抗する応力を印加して反りを抑制しながら室温まで冷却することによって、ダイボンド時の反りの発生を抑えることができる。これにより半田５に面する金属層３の表面とパッケージ基板４の表面とが互いに平行になり、半田５の厚さをダイボンド面にわたって均一にすることができる。そこで、半導体装置１０の放熱特性をダイボンド面にわたって均一にすることができる。
【００２２】
なお、半導体チップ１の表面には、３以上の複数の突起部を設けてもよい。さらに、上記のように離間した２点に設けられた突起部に外力を加える際には上方から各突起部を支点とする重りをおいてもよい。また、半導体チップの反りが半導体チップ側の表面が凸面になる場合には中央部に外力を加える。
【００２３】
実施の形態８．
本発明の実施の形態８に係る半導体装置の製造方法について図１０を用いて説明する。図１０の（ａ）は、半導体装置のダイボンド前における半導体チップ１の裏面の金属層の構造を示す側面図であり、（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０の製造方法は、実施の形態１から６に係る半導体装置の製造方法と比較すると、半導体チップ１の裏面に金属層を形成する工程において、金属層として銅層とタングステン層とが交互に積層されたＣｕ−Ｗ積層体１３を形成する点で相違する。ここで、銅層（線熱膨張率約１６．５×１０−６Ｋ−１）とタングステン層（線熱膨張率約４．５×１０−６Ｋ−１）とは、ＧａＡｓ基板（線熱膨張率６．０×１０−６Ｋ−１）より熱膨張率が高い材料と低い材料とからなる。そのため、Ｃｕ−Ｗ積層体１３のみかけの熱膨張率はＧａＡｓと同程度となる。そこで、金属層としてＣｕ−Ｗ積層体１３を用いることによってダイボンド時にも反りを生じない。
【００２４】
実施の形態９．
本発明の実施の形態９に係る半導体装置の製造方法について図１１を用いて説明する。図１１の（ａ）は、半導体装置のダイボンド前における半導体チップ１の裏面の金属層３にペルチェ素子１５を設けた構造を示す側面図であり、（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０の製造方法は、実施の形態１から８に係る半導体装置と比較すると、半導体チップ１の裏面の金属層３の表面にペルチェ素子１５を設けている点で相違する。半導体装置１０の製造方法において、ダイボンド時にはペルチェ素子１５によって金属層３を冷却し、半導体チップ１と金属層３とを室温に維持してそれぞれの熱膨張率差による反りの発生を防止する。このように金属層３とパッケージ基板４の温度差を制御することにより、反りの発生を抑制することができる。また、ダイボンド後には、図１１の（ｂ）に示すように、ペルチェ素子１５とパッケージ基板４との間の半田５の厚さをダイボンド面にわたって均一にすることができ、放熱特性を均一にできる。
【００２５】
実施の形態１０．
本発明の実施の形態１０に係る半導体装置の製造方法について図１２を用いて説明する。図１２の（ａ）は、半導体装置のダイボンド前における半導体チップ１の裏面の金属層の構造を示す側面図であり、（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０は、実施の形態１から９に係る半導体装置と比較すると、ＧａＡｓの裏面の金属層として、ＧａＡｓより熱膨張率が高い材料からなる高熱膨張率領域２３ａと、熱膨張率が低い材料からなる低熱膨張率領域２３ｂとが半導体チップ１の裏面の異なる領域にそれぞれ形成されている点で相違する。半導体装置の製造方法において、上記のようにＧａＡｓを挟んで高熱膨張率領域２３ａと低熱膨張率領域２３ｂとを順に形成することによって、それぞれの領域で凹凸の生じる方向が異なる。その結果、金属層全体としての反り量を減らすことができる。そこで、半田５に面する金属層全体の表面をパッケージ基板４とほぼ平行にすることができ、半田５の厚さをダイボンド面にわたってほぼ均一にし、放熱特性を均一にすることができる。
【００２６】
なお、この半導体装置では裏面の一方向にわたって一組の領域２３ａ、２３ｂが順に配置されているが、これに限られず、面に平行な方向に高熱膨張率領域２３ａと低熱膨張率領域２３ｂとを複数回交互に繰り返して配置してもよい。また、繰り返しの方向は、上記のように直線方向について、一端から他端に繰り返してもよい。あるいは半導体チップ１の中心部から周辺部に向って同心円状に繰り返してもよい。
【００２７】
【発明の効果】
本発明の半導体装置の製造方法では、半導体チップの裏面に金属層を形成する工程において、ダイボンド時の加熱によって生じる反りとは逆の側の凹面状又は凸面状の金属層を形成している。これにより、半導体チップをパッケージ基板に接着する工程において、半導体チップの金属層と半田との界面がパッケージ基板の表面と互いに平行となる。そこで、半導体チップとパッケージ基板との間において、接着剤、例えば、半田の厚さを均一にすることができ、放熱特性をダイボンド面にわたって均一にできる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置のダイボンド前における半導体チップの裏面の金属層の形状を示す側面図である。
【図２】 本発明の実施の形態１に係る半導体装置のダイボンド後の半導体装置の構造を示す側面図である。
【図３】 本発明の実施の形態２に係る半導体装置のダイボンド前における半導体チップの金属層の形状を示す側面図である。
【図４】 本発明の実施の形態２に係る半導体装置のダイボンド後の半導体装置の構造を示す側面図である。
【図５】 （ａ）は、本発明の実施の形態３に係る半導体装置のダイボンド前における半導体チップの裏面の金属層の形状を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【図６】 （ａ）は、本発明の実施の形態４に係る半導体装置のダイボンド前のパッケージ基板の形状を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【図７】 （ａ）は、本発明の実施の形態５に係る半導体装置のダイボンド前のパッケージ基板の形状を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【図８】 （ａ）は、本発明の実施の形態６に係る半導体装置のダイボンド前のパッケージ基板の形状を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【図９】 （ａ）は、本発明の実施の形態７に係る半導体装置のダイボンド前の半導体チップに設けられた突起部を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【図１０】 （ａ）は、本発明の実施の形態８に係る半導体装置のダイボンド前の半導体チップの構造を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【図１１】 （ａ）は、本発明の実施の形態９に係る半導体装置のダイボンド前の半導体チップの裏面にペルチェ素子を配置した構造を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【図１２】 （ａ）は、本発明の実施の形態１０に係る半導体装置のダイボンド前の半導体チップの裏面に熱膨張率が異なる２種類の金属領域を面に平行に順に配置した構造を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【符号の説明】
１ 半導体チップ（ＧａＡｓ）、３ 金属層（金メッキ層）、４、４ａ、４ｂ パッケージ基板、５ 半田、６ 階段状、１０ 半導体装置、１１ａ、１１ｂ 突起部、１３ Ｃｕ−Ｗ積層体、１５ ペルチェ素子、２３ａ 高熱膨張率領域、２３ｂ 低熱膨張率領域
【発明の属する技術分野】
本発明は、半導体チップをパッケージ基板に接着する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体チップには、放熱を目的として、その裏面に金属層、例えば金メッキ層が形成されている。この半導体チップはパッケージ基板に半田を用いて接着され、半導体装置として使用されている。
【０００３】
なお、従来の半導体装置の製造方法では、半導体基板の裏面または両面に半導体基板と熱膨張係数が同程度の金属層を形成している（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開昭６３−１４０５４０号公報
【０００５】
【発明が解決しようとする課題】
半導体チップをパッケージ基板にダイボンドする際には金属層とパッケージ基板が加熱されるが、半導体チップ自体も加熱される。ここで半導体チップと金属層とでは熱膨張率が異なる。例えば、ＧａＡｓからなる半導体チップと金メッキ層とでは、金メッキ層のほうが半導体チップより熱膨張率が高いのでバイメタル効果によって半導体チップには反りが生じる。例えば、チップの一辺４ｍｍについて高低差１００μｍを超える反りが生じる。この反りのために、「浮き」が発生した箇所には他の箇所に比べて半田を厚くする必要があり、半導体チップの金属層とパッケージ基板との間の半田の厚さに不均一さが生じる。一方、半田の熱伝導率は低いため、厚さの不均一さが放熱特性に大きく影響し半導体装置の放熱特性が不均一となる。その結果、半導体装置のデバイス特性が低下する。さらに、連続動作時には半導体チップが劣化するという問題があった。
【０００６】
そこで、本発明の目的は、半導体チップをパッケージ基板にダイボンドした半導体装置の放熱特性を均一にすることである。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、半導体チップを用意する工程と、
前記半導体チップの一方の面に凹面又は凸面の金属層を形成する工程と、
加熱溶融した接着剤を用いて、前記金属膜の凹面又は凸面をパッケージ基板に接着する工程と
を含むことを特徴とする。
【０００８】
上記金属層を形成する工程において、半導体チップより金属層の熱膨張率が大きい場合には、金属層を凹面とし、一方、半導体チップより金属層の熱膨張率が小さい場合には、金属層を凸面とするのが好ましい。
【０００９】
なお、上記接着剤としては、例えば、半田、熱可塑性樹脂及び熱硬化性樹脂等を使用できる。
【００１０】
【発明の実施の形態】
本発明の実施の形態に係る半導体装置の製造方法について添付図面を用いて説明する。なお、図面において実質的に同一の部材には同一の符号を付している。
【００１１】
実施の形態１．
本発明の実施の形態１に係る半導体装置の製造方法について、図１及び図２を用いて説明する。図１は、ダイボンド前の半導体チップ１の裏面の金属層３の形状を示す側面図である。図２は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０は、その一方の面に金属層３を形成した半導体チップ１が、パッケージ基板４に半田５を用いてダイボンドされている。また、この半導体装置１０は、半田５に面する金属層３の表面とパッケージ基板４とが互いに平行であって、半田５の厚さがダイボンド面にわたってほぼ均一である。より詳細には、チップの一辺４ｍｍに対して高低差で１００μｍ以下、好ましくは１０μｍ以下である。これにより、この半導体装置１０ではダイボンド面について均一な放熱効果が得られる。なお、金属層３が形成されていない半導体チップ１の面は凹面状となっている。また、半導体チップとしては、例えば、ＧａＡｓが用いられ、金属層３として、例えば金メッキ層が用いられる。この金属層３の金メッキ層は、半導体チップ１のＧａＡｓより熱膨張率が大きい。
【００１２】
なお、半導体チップ１及び金属層３は上記の材料に限られない。また、ここではダイボンド時に加熱溶融する接着剤として半田を用いたが、鉛−スズ合金としての「はんだ」に限られず、鉛フリーはんだ、低温はんだ、及び高温はんだ等を用いてもよい。さらに、加熱溶融する接着剤として熱可塑性樹脂、熱硬化性樹脂等の樹脂接着剤を用いてもよい。
【００１３】
上記半導体装置では、上記のように金属層３の熱膨張率が半導体チップ１の熱膨張率より大きい。そこで、図１に示すように、ダイボンド前にあらかじめ半導体チップ１の金属層３の表面を凹面状に形成しておく。これによって、ダイボンドの加熱時には、図２に示すように、金属層３は半導体チップ１より熱膨張率が大きいので、バイメタル効果により反りを生じる。即ち、金属層３の半田５に対向する面が伸びて凹面状から平面に変形し、パッケージ基板４の表面と平行となる。なお、上記の半導体装置では、あらかじめ金属層３の表面を、ダイボンド時の加熱で生じる形状とは逆の形状にしておく。例えば、ダイボンド時の加熱により金属層３の表面が凸面状に反る場合には、図１に示すようにあらかじめ金属層３を凹状に形成しておき、一方、ダイボンド時の加熱により金属層３の表面が凹面状に反る場合には、後述する実施の形態２に示すように凸状に形成しておく。即ち、金属層のパッケージ基板に対向する面を、金属層と半導体チップとの熱膨張率差の正負に応じてそれぞれ凹面又は凸面に形成しておく。なお、金属層３の厚さは不均一となるが、半田５に比べて熱伝導率が高いので、金属層３の厚さの不均一さは放熱特性にはほとんど影響しないと考えられる。
【００１４】
次に、この半導体チップ１の製造方法について説明する。
（ａ）半導体チップ１としてＧａＡｓを用意する。
（ｂ）ＧａＡｓ１の一方の面に凹面状の金メッキ層３を作成する（図１）。表面のＧａＡｓ基板２と裏面の金メッキ層３とで半導体チップ１が構成される。金メッキ層３を凹面状に形成する方法としては、例えば、電気メッキ形成時、ＧａＡｓ基板２の裏面の中央部と周辺部とで電流密度分布を制御する方法がある。周辺部の電流密度を中央部より多くすることにより、周辺部の金メッキ層３の厚さが中央部より厚くすることができる。
以上の工程により半導体チップ１が作成される。
【００１５】
さらに、上記半導体チップ１を半田５を用いてパッケージ基板４にダイボンドして半導体装置１０を作製する製造方法について説明する。
（ｃ）半田５を用いて、上記半導体チップ１の金属層３をパッケージ基板４にダイボンドし、半導体装置１０を作製する（図２）。チップ１のＧａＡｓと金属層３の金メッキ層とでは金メッキ層の熱膨張率が高いため、ダイボンド時の加熱によって、バイメタル効果によりチップ表面は凹面に湾曲し、金メッキ層３とＧａＡｓ１との界面では凸面となる。一方、金メッキ層３と半田５との界面では凹面が伸びてほぼ平面となる。冷却時には半田５がその融点約２５０℃で固化することによって、半田の融点付近での上記熱変形が室温まで冷却後も維持される。そこで、金メッキ層３のパッケージ基板４と対向する面とパッケージ基板４とが互いに平行となり、半田５の厚さをダイボンド面にわたってほぼ均一にすることができる。そのため半導体装置１０の放熱特性をダイボンド面にわたって均一にすることができる。
【００１６】
実施の形態２．
本発明の実施の形態２に係る半導体装置の製造方法について図３及び図４を用いて説明する。図３は、半導体装置のダイボンド前における半導体チップ１の裏面の金属層３の形状を示す側面図である。図４は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０は、実施の形態１に係る半導体装置と比較すると、図４に示すように、半導体チップ１の表面が凸面状に湾曲している点で相違する。また、半導体装置の製造方法については、図１に示すように、ダイボンド前に半導体チップ１の裏面の金属層３を凸面状としている点で相違する。これは、金属層３が半導体チップ１より熱膨張率が小さい材料からなる場合である。この場合、半導体チップ１及び金属層３がそれぞれ平行平板の形状である場合にはダイボンド時に加熱されることによって、半導体チップ１の熱膨張率が金属層３の熱膨張率より大きいために実施の形態１とは逆の反りを生じる。それぞれ、半導体チップ１の外面が凸面状に、金属層３の外面が凹面状に変形する。そこで、図３に示すように、ダイボンド前にはあらかじめ上述の変形形状とは逆に、金属層３の表面を凸面状に形成しておく。これによって、金属層３は半導体チップ１より熱膨張率が小さい材料からなるので、ダイボンド時の加熱で半導体チップ１の外面が凸面となるように湾曲し、図４に示すように、ダイボンド後には、半田５と面する金属層３の表面はほぼ平面となる。そこで、半田５と面する金属層３の表面はパッケージ基板４の表面と互いに平行となり、ダイボンド面にわたって半田５の厚さをほぼ均一にすることができる。そのため半導体装置１０はダイボンド面にわたって均一な放熱特性を有する。
【００１７】
実施の形態３．
本発明の実施の形態３に係る半導体装置の製造方法について図５を用いて説明する。図５の（ａ）は、半導体装置のダイボンド前における半導体チップ１の裏面の金属層３の形状を示す側面図であり、図５の（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０は、実施の形態１に係る半導体装置と比較すると、図５の（ｂ）に示すように、半導体チップ１の裏面の金属層３の凹面又は凸面が階段状６に構成されている点で相違する。金属層３を形成する工程において、金属層３の凹凸面を階段状６に構成することによって、厳密な凹凸面よりも容易に形成することができる。なお、図５では３段階の階段状６の場合を示したが、これに限られず４段階以上であってもよい。また、この階段状６の凹凸面は、金属層が金メッキ層である場合には、メッキ形成時に、レジスト等によるマスキング工程と、メッキ工程とを複数回繰り返すことによって形成できる。なお、階段状６の金属層３を形成する方法は上記の方法に限られない。
【００１８】
実施の形態４．
本発明の実施の形態４に係る半導体装置の製造方法について、図６を用いて説明する。図６の（ａ）は、半導体装置のダイボンド前におけるパッケージ基板４の形状を示す側面図であり、（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０の製造方法では、実施の形態１に係る半導体装置の製造方法と比較すると、図６の（ｂ）に示すように、半導体チップをパッケージ基板に接着する工程において、あらかじめパッケージ基板４のダイボンド面を凹面状に湾曲させている点で相違する。この湾曲面の形状はあらかじめ各部材の熱膨張率による計算によって求めるか、又は実験によって求めておく。これによって半導体チップ１の裏面の金属層３がダイボンド時に加熱されて変形した場合にも、金属層３とパッケージ基板４の湾曲面がほぼ平行となり、半田５の厚さをダイボンド面にわたって均一にすることができる。そのため半導体装置１０の放熱特性をダイボンド面にわたって均一にすることができる。
【００１９】
実施の形態５．
本発明の実施の形態５に係る半導体装置の製造方法について図７を用いて説明する。図７の（ａ）は、半導体装置のダイボンド前におけるパッケージ基板４の形状を示す側面図であり、（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０の製造方法では、実施の形態４に係る半導体装置の製造方法と比較すると、半導体チップをパッケージ基板に接着する工程において、あらかじめパッケージ基板４のダイボンド面を凹面状に湾曲させていると共に、もう一方の主面を凸面状に湾曲させている点で相違する。パッケージ基板４のダイボンド面だけを湾曲させる場合に比べて両面を湾曲させているのでパッケージ基板を容易に作成することができる。
【００２０】
実施の形態６．
本発明の実施の形態６に係る半導体装置の製造方法について図８を用いて説明する。図８の（ａ）は、半導体装置のダイボンド前におけるパッケージ基板４の多層構造を示す側面図であり、（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０は、実施の形態５における半導体装置と比較すると、パッケージ基板を熱膨張率が異なる２層の基板４ａ、４ｂからなる多層構造としている点で相違する。また、半導体装置の製造方法については、ダイボンド前、熱膨張率が異なる２層の平行平板の基板４ａ、４ｂを積層してパッケージ基板を構成している点で相違する（図８（ａ））。あらかじめ半導体チップ１のダイボンド時の反りと同程度の反りを生じるように２層の基板４ａ、４ｂを組み合わせておくことにより、ダイボンド時に半導体チップ１とパッケージ基板４ａ、４ｂとのそれぞれにおいて同程度の反りを生じて、半導体チップ１の裏面の金属層３とパッケージ基板４ａとが互いに平行になり、半田５の厚さをダイボンド面にわたって均一にすることができる。これにより、半導体装置１０の放熱特性をダイボンド面にわたって均一にすることができる。
【００２１】
実施の形態７．
本発明の実施の形態７に係る半導体装置の製造方法について図９を用いて説明する。図９の（ａ）は、半導体装置のダイボンド前における半導体チップ１の上に突起部１１ａ、１１ｂを設けた構造を示す側面図であり、（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０の製造方法では、実施の形態１から６に係る半導体装置の製造方法と比較すると、半導体チップ１及びパッケージ基板４のいずれの形状も通常の平行平板型であって、半導体チップ１の表面に離間した２点に設けられた突起部１１ａ、１１ｂで外力を加えて、反りの発生を抑制しながらダイボンドする点で相違する。ダイボンド時には、半導体チップ１と金属層３について、室温から高温に至る熱膨張量が異なり、内部応力を生じて反りが発生する。そこで、ダイボンド時に反りを生じる内部応力に対抗する応力を印加して反りを抑制しながら室温まで冷却することによって、ダイボンド時の反りの発生を抑えることができる。これにより半田５に面する金属層３の表面とパッケージ基板４の表面とが互いに平行になり、半田５の厚さをダイボンド面にわたって均一にすることができる。そこで、半導体装置１０の放熱特性をダイボンド面にわたって均一にすることができる。
【００２２】
なお、半導体チップ１の表面には、３以上の複数の突起部を設けてもよい。さらに、上記のように離間した２点に設けられた突起部に外力を加える際には上方から各突起部を支点とする重りをおいてもよい。また、半導体チップの反りが半導体チップ側の表面が凸面になる場合には中央部に外力を加える。
【００２３】
実施の形態８．
本発明の実施の形態８に係る半導体装置の製造方法について図１０を用いて説明する。図１０の（ａ）は、半導体装置のダイボンド前における半導体チップ１の裏面の金属層の構造を示す側面図であり、（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０の製造方法は、実施の形態１から６に係る半導体装置の製造方法と比較すると、半導体チップ１の裏面に金属層を形成する工程において、金属層として銅層とタングステン層とが交互に積層されたＣｕ−Ｗ積層体１３を形成する点で相違する。ここで、銅層（線熱膨張率約１６．５×１０−６Ｋ−１）とタングステン層（線熱膨張率約４．５×１０−６Ｋ−１）とは、ＧａＡｓ基板（線熱膨張率６．０×１０−６Ｋ−１）より熱膨張率が高い材料と低い材料とからなる。そのため、Ｃｕ−Ｗ積層体１３のみかけの熱膨張率はＧａＡｓと同程度となる。そこで、金属層としてＣｕ−Ｗ積層体１３を用いることによってダイボンド時にも反りを生じない。
【００２４】
実施の形態９．
本発明の実施の形態９に係る半導体装置の製造方法について図１１を用いて説明する。図１１の（ａ）は、半導体装置のダイボンド前における半導体チップ１の裏面の金属層３にペルチェ素子１５を設けた構造を示す側面図であり、（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０の製造方法は、実施の形態１から８に係る半導体装置と比較すると、半導体チップ１の裏面の金属層３の表面にペルチェ素子１５を設けている点で相違する。半導体装置１０の製造方法において、ダイボンド時にはペルチェ素子１５によって金属層３を冷却し、半導体チップ１と金属層３とを室温に維持してそれぞれの熱膨張率差による反りの発生を防止する。このように金属層３とパッケージ基板４の温度差を制御することにより、反りの発生を抑制することができる。また、ダイボンド後には、図１１の（ｂ）に示すように、ペルチェ素子１５とパッケージ基板４との間の半田５の厚さをダイボンド面にわたって均一にすることができ、放熱特性を均一にできる。
【００２５】
実施の形態１０．
本発明の実施の形態１０に係る半導体装置の製造方法について図１２を用いて説明する。図１２の（ａ）は、半導体装置のダイボンド前における半導体チップ１の裏面の金属層の構造を示す側面図であり、（ｂ）は、ダイボンド後の半導体装置の構造を示す側面図である。この半導体装置１０は、実施の形態１から９に係る半導体装置と比較すると、ＧａＡｓの裏面の金属層として、ＧａＡｓより熱膨張率が高い材料からなる高熱膨張率領域２３ａと、熱膨張率が低い材料からなる低熱膨張率領域２３ｂとが半導体チップ１の裏面の異なる領域にそれぞれ形成されている点で相違する。半導体装置の製造方法において、上記のようにＧａＡｓを挟んで高熱膨張率領域２３ａと低熱膨張率領域２３ｂとを順に形成することによって、それぞれの領域で凹凸の生じる方向が異なる。その結果、金属層全体としての反り量を減らすことができる。そこで、半田５に面する金属層全体の表面をパッケージ基板４とほぼ平行にすることができ、半田５の厚さをダイボンド面にわたってほぼ均一にし、放熱特性を均一にすることができる。
【００２６】
なお、この半導体装置では裏面の一方向にわたって一組の領域２３ａ、２３ｂが順に配置されているが、これに限られず、面に平行な方向に高熱膨張率領域２３ａと低熱膨張率領域２３ｂとを複数回交互に繰り返して配置してもよい。また、繰り返しの方向は、上記のように直線方向について、一端から他端に繰り返してもよい。あるいは半導体チップ１の中心部から周辺部に向って同心円状に繰り返してもよい。
【００２７】
【発明の効果】
本発明の半導体装置の製造方法では、半導体チップの裏面に金属層を形成する工程において、ダイボンド時の加熱によって生じる反りとは逆の側の凹面状又は凸面状の金属層を形成している。これにより、半導体チップをパッケージ基板に接着する工程において、半導体チップの金属層と半田との界面がパッケージ基板の表面と互いに平行となる。そこで、半導体チップとパッケージ基板との間において、接着剤、例えば、半田の厚さを均一にすることができ、放熱特性をダイボンド面にわたって均一にできる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置のダイボンド前における半導体チップの裏面の金属層の形状を示す側面図である。
【図２】 本発明の実施の形態１に係る半導体装置のダイボンド後の半導体装置の構造を示す側面図である。
【図３】 本発明の実施の形態２に係る半導体装置のダイボンド前における半導体チップの金属層の形状を示す側面図である。
【図４】 本発明の実施の形態２に係る半導体装置のダイボンド後の半導体装置の構造を示す側面図である。
【図５】 （ａ）は、本発明の実施の形態３に係る半導体装置のダイボンド前における半導体チップの裏面の金属層の形状を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【図６】 （ａ）は、本発明の実施の形態４に係る半導体装置のダイボンド前のパッケージ基板の形状を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【図７】 （ａ）は、本発明の実施の形態５に係る半導体装置のダイボンド前のパッケージ基板の形状を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【図８】 （ａ）は、本発明の実施の形態６に係る半導体装置のダイボンド前のパッケージ基板の形状を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【図９】 （ａ）は、本発明の実施の形態７に係る半導体装置のダイボンド前の半導体チップに設けられた突起部を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【図１０】 （ａ）は、本発明の実施の形態８に係る半導体装置のダイボンド前の半導体チップの構造を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【図１１】 （ａ）は、本発明の実施の形態９に係る半導体装置のダイボンド前の半導体チップの裏面にペルチェ素子を配置した構造を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【図１２】 （ａ）は、本発明の実施の形態１０に係る半導体装置のダイボンド前の半導体チップの裏面に熱膨張率が異なる２種類の金属領域を面に平行に順に配置した構造を示す側面図であり、（ｂ）はダイボンド後の半導体装置の構造を示す側面図である。
【符号の説明】
１ 半導体チップ（ＧａＡｓ）、３ 金属層（金メッキ層）、４、４ａ、４ｂ パッケージ基板、５ 半田、６ 階段状、１０ 半導体装置、１１ａ、１１ｂ 突起部、１３ Ｃｕ−Ｗ積層体、１５ ペルチェ素子、２３ａ 高熱膨張率領域、２３ｂ 低熱膨張率領域
Claims (4)
- 半導体チップを用意する工程と、
前記半導体チップの一方の面に前記半導体チップより熱膨張率が大きい凹面の金属層を形成する工程と、
加熱溶融した接着剤を用いて、前記金属膜の凹面をパッケージ基板に接着する工程と
を含むことを特徴とする半導体装置の製造方法。 - 半導体チップを用意する工程と、
前記半導体チップの一方の面に前記半導体チップより熱膨張率が小さい凸面の金属層を形成する工程と、
加熱溶融した接着剤を用いて、前記金属膜の凸面をパッケージ基板に接着する工程と
を含むことを特徴とする半導体装置の製造方法。 - 半導体チップを用意する工程と、
前記半導体チップの一方の面に凹面又は凸面の金属層を形成する工程と、
加熱溶融した接着剤を用いて、前記金属膜の凹面又は凸面をパッケージ基板に接着する工程と
を含み、
前記金属層を形成する工程において、前記金属層の面を階段状とすることを特徴とする半導体装置の製造方法。 - 半導体チップを用意する工程と、
前記半導体チップの一方の面に凹面又は凸面の金属層を形成する工程と、
加熱溶融した接着剤を用いて、前記金属膜の凹面又は凸面をパッケージ基板に接着する工程と
を含み、
前記金属層を形成する工程において、電気メッキ法を用い、前記半導体チップの面の電流密度分布を制御して前記金属層の厚みを制御することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003029528A JP4146736B2 (ja) | 2003-02-06 | 2003-02-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003029528A JP4146736B2 (ja) | 2003-02-06 | 2003-02-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004241623A JP2004241623A (ja) | 2004-08-26 |
| JP4146736B2 true JP4146736B2 (ja) | 2008-09-10 |
Family
ID=32956684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003029528A Expired - Fee Related JP4146736B2 (ja) | 2003-02-06 | 2003-02-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4146736B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106488663A (zh) * | 2015-08-31 | 2017-03-08 | 英飞凌科技股份有限公司 | 使用间距保持器将第一焊接件焊接在第二焊接件上的方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010199377A (ja) * | 2009-02-26 | 2010-09-09 | Panasonic Corp | トランジスタ実装体及びその製造方法 |
| JP2019096634A (ja) * | 2017-11-17 | 2019-06-20 | ソニーセミコンダクタソリューションズ株式会社 | 半導体素子、半導体装置および半導体素子の製造方法 |
| JP2024018220A (ja) | 2022-07-29 | 2024-02-08 | 株式会社デンソー | 半導体装置及びその製造方法 |
-
2003
- 2003-02-06 JP JP2003029528A patent/JP4146736B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106488663A (zh) * | 2015-08-31 | 2017-03-08 | 英飞凌科技股份有限公司 | 使用间距保持器将第一焊接件焊接在第二焊接件上的方法 |
| CN106488663B (zh) * | 2015-08-31 | 2019-08-23 | 英飞凌科技股份有限公司 | 使用间距保持器将第一焊接件焊接在第二焊接件上的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004241623A (ja) | 2004-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2021255987A1 (ja) | パワーモジュール、およびパワーモジュールの製造方法 | |
| TWI648115B (zh) | 用於製造散熱板之方法、散熱板、用於製造半導體模組之方法及半導體模組 | |
| KR20150015617A (ko) | 휨 개선을 위한 반도체 칩 다이 구조 및 방법 | |
| JPH04144157A (ja) | 半導体装置およびその製造方法 | |
| US12021043B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP4146736B2 (ja) | 半導体装置の製造方法 | |
| JP2002343911A (ja) | 基 板 | |
| JP2008205326A (ja) | サブマウント及びこれを用いた半導体装置 | |
| JP2011052240A (ja) | 溶射絶縁膜が備えられる構造体の製造方法 | |
| US20200312740A1 (en) | Low thermal resistance power module packaging | |
| JP2006216642A (ja) | 熱電素子 | |
| JP2011054889A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2016111111A (ja) | 半導体装置 | |
| JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
| JP2004281676A (ja) | 放熱板及び放熱板の製造方法 | |
| JP2012109288A (ja) | Ｌｅｄ用ウエハ | |
| JP3216620B2 (ja) | 半導体装置 | |
| JPH03218031A (ja) | 半導体集積回路装置およびそれに用いられるプリフォーム接合材 | |
| JP2021072425A (ja) | ターミナル、および、その製造方法 | |
| JP4876612B2 (ja) | 絶縁伝熱構造体及びパワーモジュール用基板 | |
| JP3908590B2 (ja) | ダイボンディング方法 | |
| JPH0780272B2 (ja) | 熱伝導複合材料 | |
| WO2016171122A1 (ja) | 半導体装置及びその製造方法 | |
| JPWO2020245975A1 (ja) | 金属ベース板の反り制御構造、半導体モジュールおよびインバータ装置 | |
| JP2000332170A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080620 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4146736 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |