KR20150015617A - 휨 개선을 위한 반도체 칩 다이 구조 및 방법 - Google Patents

휨 개선을 위한 반도체 칩 다이 구조 및 방법 Download PDF

Info

Publication number
KR20150015617A
KR20150015617A KR1020130090900A KR20130090900A KR20150015617A KR 20150015617 A KR20150015617 A KR 20150015617A KR 1020130090900 A KR1020130090900 A KR 1020130090900A KR 20130090900 A KR20130090900 A KR 20130090900A KR 20150015617 A KR20150015617 A KR 20150015617A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip die
film
warpage
substrate
Prior art date
Application number
KR1020130090900A
Other languages
English (en)
Other versions
KR101590453B1 (ko
Inventor
김진성
조병우
송차규
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020130090900A priority Critical patent/KR101590453B1/ko
Priority to US14/447,415 priority patent/US9917063B2/en
Publication of KR20150015617A publication Critical patent/KR20150015617A/ko
Application granted granted Critical
Publication of KR101590453B1 publication Critical patent/KR101590453B1/ko
Priority to US15/919,791 priority patent/US10504857B2/en
Priority to US16/707,411 priority patent/US11031356B2/en
Priority to US17/340,317 priority patent/US20210296263A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20641—Length ranges larger or equal to 100 microns less than 200 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에서는 반도체 칩 다이의 패키지 제작 시, 반도체 칩 다이의 일측면에 휨 개선용 필름을 부착시킨 후, 필름이 부착된 반도체 칩 다이를 기판과 연결하여 패키징을 수행함으로써 패키지 완성 후 열에 의한 반도체 칩 다이의 열팽창 발생 시 휨 개선용 필름을 통해 반도체 칩 다이의 열팽창율의 조절이 가능하여 열팽창으로 인한 반도체 칩 다이의 휨 현상을 개선시킬 수 있다.

Description

휨 개선을 위한 반도체 칩 다이 구조 및 방법{SEMICONDUCTOR CHIP DIE STRUCTURE FOR IMPROVING WARPAGE AND METHOD THEREOF}
본 발명은 반도체 패키지(package) 제조 방법에 관한 것으로, 특히 반도체 칩 다이(die)의 패키지 제작 시, 반도체 칩 다이의 일측면에 휨 개선용 필름(film)을 부착시킨 후, 필름이 부착된 반도체 칩 다이를 기판(board)과 연결하여 패키징을 수행함으로써 패키지 완성 후 열에 의한 반도체 칩 다이의 열팽창 발생 시 휨 개선용 필름을 통해 반도체 칩 다이의 열팽창율의 조절이 가능하여 열팽창으로 인한 반도체 칩 다이의 휨 현상을 개선시킬 수 있도록 하는 휨 개선을 위한 반도체 칩 다이 구조 및 방법에 관한 것이다.
근래에 들어 전자 제품들은 점차 소형화, 박형화의 추세로 변화하고 있다. 이에 따라 전자제품에 사용되는 반도체 패키지 역시 소형화, 박형화에 적합한 새로운 형태의 반도체 패키지가 등장하고 있고, 이를 위하여 새로운 반도체 패키지의 제조공정들이 지속적으로 개발되고 있으며, 반도체 칩의 두께도 지속적으로 얇아지고 있다.
한편, 반도체 패키지의 제조공정은 반도체 칩을 리드프레임(lead frame) 혹은 인쇄회로기판(printed circuit board)과 같은 기본 프레임에 반도체 칩 다이를 접착시킨 후, 와이어 본딩 혹은 범핑(bumping) 기술을 통하여 반도체 칩과 기본 프레임을 전기적으로 서로 연결한 후, 이를 보호 수지로 몰딩하는 공정으로 이루어진다.
이때, 반도체 칩 다이가 너무 얇게 제조된 경우 반도체 칩 다이를 기판 등의 기본 프레임에 접착시키는 과정이나, 반도체 칩 다이를 기판에 접착하여 패키징을 수행한 이후, 열팽창에 의해 반도체 칩 다이에 휨이 발생하는 문제점이 있었다.
도 1은 종래 반도체 칩 다이 패키지 구조를 도시한 것이다.
위 도 1에서 보여지는 바와 같이 얇게 제작된 반도체 칩 다이(100)를 PCB 기판 등의 기판(102)에 접착하고, 몰드 컴파운드(mold compound)(104)를 채워서 패키징(packaging)을 수행하여 반도체 칩 다이 패키지를 완성한다.
이때, 반도체 칩 다이 패키지에 열이 가해져 열에 의해 반도체 칩 다이 패키지에 열팽창이 발생하는 경우, 반도체 칩 다이 패키지를 이루고 있는 기판(102), 몰드 컴파운드(104), 반도체 칩 다이(100)의 열팽창율이 서로 달라 반도체 칩 다이(100)에 휨(warpage)이 발생하는 문제점이 있었다.
따라서, 반도체 칩 다이 패키지의 열팽창과 관련된 요소들의 열팽창율을 휨이 발생하지 않도록 기판(102), 몰드 컴파운드(104)의 물질 등이 적절히 선택될 수 있도록 하는 것이 중요하나, 반도체 칩 다이(100) 자체의 열팽창율은 조절이 어려워서 2 가지 요소의 조절만으로는 열팽창에 의한 휨 현상을 개선시키는데 어려움이 있었다.
(특허문헌)
대한민국 공개특허번호 10-2011-0004115호(공개일 2011년 1월 13일)에는 반도체 패키지 및 그 제조 방법에 관한 기술이 개시되어 있다.
따라서, 본 발명은 반도체 칩 다이의 패키지 제작 시, 반도체 칩 다이의 일측면에 휨 개선용 필름을 부착시킨 후, 필름이 부착된 반도체 칩 다이를 기판과 연결하여 패키징을 수행함으로써 패키지 완성 후 열에 의한 반도체 칩 다이의 열팽창 발생 시 휨 개선용 필름을 통해 반도체 칩 다이의 열팽창율의 조절이 가능하여 열팽창으로 인한 반도체 칩 다이의 휨 현상을 개선시킬 수 있도록 하는 휨 개선을 위한 반도체 칩 다이 구조 및 방법을 제공하고자 한다.
상술한 본 발명은 휨 개선을 위한 반도체 칩 다이 구조로서, 기판과, 반도체 칩 다이와, 상기 반도체 칩 다이의 일측면에 접착되는 휨 개선용 필름과, 상기 반도체 칩 다이가 접착되는 기판과, 상기 반도체 칩 다이의 타측면에 형성되어 상기 반도체 칩 다이와 기판을 전기적으로 연결시키는 범프를 포함한다.
또한, 상기 휨 개선용 필름은, ATB 100, LE4738 또는 FH9011 중 하나인 것을 특징으로 한다.
또한, 상기 휨 개선용 필름은, 상기 반도체 칩 다이의 백사이드(back side)면에 접착되는 것을 특징으로 한다.
또한, 상기 휨 개선용 필름은, 10∼100um 범위의 두께로 형성되는 것을 특징으로 한다.
또한, 본 발명은 반도체 칩 다이 접착 방법으로서, 반도체 칩 다이의 일측면에 휨 개선용 필름을 접착시키는 단계와, 상기 반도체 칩 다이의 타측면에 기판과의 접착을 위한 다수의 범프를 형성시키는 단계와, 상기 범프를 이용하여 상기 반도체 칩 다이를 상기 기판에 접착시키는 단계를 포함한다.
또한, 상기 휨 개선용 필름은, ATB 100, LE4738 또는 FH9011 중 하나인 것을 특징으로 한다.
또한, 상기 휨 개선용 필름은, 상기 반도체 칩 다이의 백사이드(back side)면에 접착되는 것을 특징으로 한다.
또한, 상기 휨 개선용 필름은, 10∼100um 범위의 두께로 형성되는 것을 특징으로 한다.
본 발명은 반도체 칩 다이의 패키지 제작 시, 반도체 칩 다이의 일측면에 휨 개선용 필름을 부착시킨 후, 필름이 부착된 반도체 칩 다이를 기판과 연결하여 패키징을 수행함으로써 패키지 완성 후 열에 의한 반도체 칩 다이의 열팽창 발생 시 휨 개선용 필름을 통해 반도체 칩 다이의 열팽창율의 조절이 가능하여 열팽창으로 인한 반도체 칩 다이의 휨 현상을 개선시킬 수 있는 이점이 있다.
도 1은 종래 반도체 칩 다이 패키지 구조 단면도,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 휨 개선을 위한 반도체 칩 다이 구조 형성 공정 단면도,
도 3은 본 발명의 실시예에 따른 휨 개선용 필름이 적용된 반도체 칩 다이 패키지 구조 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 휨 개선을 위한 반도체 칩 다이 구조 형성을 위한 공정 단면도를 도시한 것이다. 이하, 도 2a 내지 도 2c를 참조하여 본 발명의 반도체 칩 다이 구조에 대해 상세히 설명하기로 한다.
먼저, 도 2a에서와 같이 박형으로 제작된 반도체 칩 다이(200)를 PCB 기판 등의 기판(206)에 접착시키기 전에 반도체 칩 다이(200)에서의 휨 현상 개선을 위해 반도체 칩 다이(200)의 일측면에 휨 개선용 필름(film)(202)을 부착시킨다. 이때, 휨 개선용 필름(202)은 예를 들어 반도체 칩 다이(200)의 백사이드(back side)면에 부착될 수 있다.
이때, 휨 개선용 필름(202)은 10∼100um 범위의 두께로 형성될 수 있다. 이때, 몰드의 두께는 정해져 있으므로, 필름(202)의 두께를 두껍게 하면, 다이(200)의 두께는 얇게해야 한다. 즉, 몰드의 두께가 150um로 정해진 경우 다이(200)의 두께가 100um이라면 필름(202)의 두께는 50um가 되는 것이다. 이때, 다이(200)를 가능한 얇게 하면서 필름(202)를 두껍게 하는 경우 휨이 가장 많이 개선될 것으로 예상된다.
위와 같이 반도체 칩 다이(200)의 백사이드면에 휨 개선용 필름(202)을 부착하여 반도체 칩 다이(200)의 열팽창율을 패키지 제조 과정에서 조절할 수 있도록 함으로써 반도체 칩 다이(200)의 휨 현상에 대해 보다 용이하게 대응할 수 있도록 한다.
이때, 예를 들어 반도체 칩 다이 패키지의 열팽창율 요소(factor)인 기판(206)과 몰드 컴파운드(208) 등의 열팽창율을 고려하여 반도체 칩 다이(200)에 부착시키는 휨 개선용 필름(202)이 적절히 채택될 수 있도록 함으로써 열팽창에 의한 반도체 칩 다이(200)의 휨 현상이 개선되도록 할 수 있다. 이러한 휨 개선용 필름(202)에 대해서는 휨 개선용 필름 종류와 휨 개선 효율을 예시한 도 3을 참조하여 상세히 후술하기로 한다.
이어, 도 2b에서와 같이 반도체 칩 다이(200)를 기판(206)에 접착하여 전기적으로 연결시키기 위해 반도체 칩 다이(200)에 범프(bump)(204)를 형성시킨 후, 도 2c에서와 같이 기판(206)상 반도체 칩 다이(200)가 장착될 위치에 위와 같은 형성된 범프(204)를 이용하여 반도체 칩 다이(200)를 기판(206)에 접착시킨다.
이어, 도 2d에서와 같이 반도체 칩 다이(200)가 접착된 기판(206)에 대해 몰딩공정을 통해 몰드 컴파운드(208)를 채운 후 경화시켜 반도체 칩 패키지를 완성시킨다.
도 3은 반도체 칩 다이의 휨 개선을 위해 사용될 수 있는 휨 개선용 필름의 종류와 휨 개선용 필름별 휨 개선 효율의 실험치 도표와 그래프 예시도이다.
위 도 3을 참조하면, 반도체 칩 다이(200)에 훰 개선용 필름(202)을 부착하지 않았을 경우 상온(25℃)에서는 열팽창에 의해 반도체 칩 다이에 86.0μm의 휨이 발생하고, 고온(260℃)에서는 -96.6μm의 휨이 발생하는 것을 알 수 있다.
그러나, 본 발명에서와 같이 반도체 칩 다이(200)에 휨 개선용 필름(202)을 부착한 경우, 휨 개선용 필름(202)의 종류에 따라 차이는 있으나, 필름(202)을 부착하지 않았을 경우 보다는 반도체 칩 다이(200)에 발생하는 휨의 정도가 낮아지는 것을 확인할 수 있다.
즉, 예를 들어, 휨 개선용 필름(202)으로 ATB100을 사용하여 반도체 칩 다이(200)의 백사이드면에 휨 개선용 필름(202)을 부착한 경우, 상온(25℃)에서는 열팽창에 의해 반도체 칩 다이(200)에 58.9μm의 휨이 발생하고, 고온(260℃)에서는 -86.3μm의 휨이 발생한 것을 알 수 있어, 필름(202)을 부착하지 않은 경우보다 반도체 칩 다이(200)에 발생하는 휨 현상이 상당히 개선되는 것을 알 수 있다.
또한, 휨 개선용 필름(202)으로 LE4738 또는 FH9011을 사용하여 반도체 칩 다이(200)의 백사이드면에 휨 개선용 필름(202)을 부착한 경우, 상온(25℃)에서는 열팽창에 의해 반도체 칩 다이(200)에 63.3μm의 휨이 발생하고, 고온(260℃)에서는 -89.4μm의 휨이 발생한 것을 알 수 있어, 필름(202)을 부착하지 않은 경우보다 반도체 칩 다이(200)에 발생하는 휨 현상이 상당히 개선되는 것을 알 수 있다.
상기한 바와 같이, 본 발명에서는 반도체 칩 다이의 패키지 제작 시, 반도체 칩 다이의 일측면에 휨 개선용 필름을 부착시킨 후, 필름이 부착된 반도체 칩 다이를 기판과 연결하여 패키징을 수행함으로써 패키지 완성 후 열에 의한 반도체 칩 다이의 열팽창 발생 시 휨 개선용 필름을 통해 반도체 칩 다이의 열팽창율의 조절이 가능하여 열팽창으로 인한 반도체 칩 다이의 휨 현상을 개선시킬 수 있다.
한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
200 : 반도체 칩 다이 202 : 필름
204 : 범프 206 : 기판
208 : 몰드 컴파운트

Claims (8)

  1. 기판과,
    반도체 칩 다이와,
    상기 반도체 칩 다이의 일측면에 접착되는 휨 개선용 필름과,
    상기 반도체 칩 다이가 접착되는 기판과,
    상기 반도체 칩 다이의 타측면에 형성되어 상기 반도체 칩 다이와 기판을 전기적으로 연결시키는 범프
    를 포함하는 휨 개선을 위한 반도체 칩 다이 구조.
  2. 제 1 항에 있어서,
    상기 휨 개선용 필름은,
    ATB 100, LE4738 또는 FH9011 중 하나인 것을 특징으로 하는 반도체 칩 다이 구조.
  3. 제 1 항에 있어서,
    상기 휨 개선용 필름은,
    상기 반도체 칩 다이의 백사이드(back side)면에 접착되는 것을 특징으로 하는 반도체 칩 다이 구조.
  4. 제 1 항에 있어서,
    상기 휨 개선용 필름은,
    10∼100um 범위의 두께로 형성되는 것을 특징으로 하는 반도체 칩 다이 구조.
  5. 반도체 칩 다이의 일측면에 휨 개선용 필름을 접착시키는 단계와,
    상기 반도체 칩 다이의 타측면에 기판과의 접착을 위한 다수의 범프를 형성시키는 단계와,
    상기 범프를 이용하여 상기 반도체 칩 다이를 상기 기판에 접착시키는 단계
    를 포함하는 휨 개선을 위한 반도체 칩 다이 접착 방법.
  6. 제 5 항에 있어서,
    상기 휨 개선용 필름은,
    ATB 100, LE4738 또는 FH9011 중 하나인 것을 특징으로 하는 반도체 칩 다이 접착 방법.
  7. 제 5 항에 있어서,
    상기 휨 개선용 필름은,
    상기 반도체 칩 다이의 백사이드(back side)면에 접착되는 것을 특징으로 하는 반도체 칩 다이 접착 방법.
  8. 제 5 항에 있어서,
    상기 휨 개선용 필름은,
    10∼100um 범위의 두께로 형성되는 것을 특징으로 하는 반도체 칩 다이 접착 방법.
KR1020130090900A 2013-07-31 2013-07-31 휨 개선을 위한 반도체 칩 다이 구조 및 방법 KR101590453B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130090900A KR101590453B1 (ko) 2013-07-31 2013-07-31 휨 개선을 위한 반도체 칩 다이 구조 및 방법
US14/447,415 US9917063B2 (en) 2013-07-31 2014-07-30 Semiconductor package structure for improving die warpage and manufacturing method thereof
US15/919,791 US10504857B2 (en) 2013-07-31 2018-03-13 Semiconductor package structure for improving die warpage and manufacturing method thereof
US16/707,411 US11031356B2 (en) 2013-07-31 2019-12-09 Semiconductor package structure for improving die warpage and manufacturing method thereof
US17/340,317 US20210296263A1 (en) 2013-07-31 2021-06-07 Semiconductor package structure for improving die warpage and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130090900A KR101590453B1 (ko) 2013-07-31 2013-07-31 휨 개선을 위한 반도체 칩 다이 구조 및 방법

Publications (2)

Publication Number Publication Date
KR20150015617A true KR20150015617A (ko) 2015-02-11
KR101590453B1 KR101590453B1 (ko) 2016-02-02

Family

ID=52426934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130090900A KR101590453B1 (ko) 2013-07-31 2013-07-31 휨 개선을 위한 반도체 칩 다이 구조 및 방법

Country Status (2)

Country Link
US (4) US9917063B2 (ko)
KR (1) KR101590453B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824988B1 (en) 2016-08-11 2017-11-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10770365B2 (en) 2016-11-14 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US11527454B2 (en) 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101590453B1 (ko) 2013-07-31 2016-02-02 앰코 테크놀로지 코리아 주식회사 휨 개선을 위한 반도체 칩 다이 구조 및 방법
JP2017045954A (ja) * 2015-08-28 2017-03-02 ミツミ電機株式会社 モジュール及びその製造方法
US9967971B2 (en) 2015-11-12 2018-05-08 International Business Machines Corporation Method of reducing warpage of an orgacnic substrate

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY142246A (en) * 2003-06-10 2010-11-15 Hitachi Chemical Co Ltd Adhesive film and process for preparing the same as well as adhesive sheet and semiconductor device
US20080157300A1 (en) * 2006-12-27 2008-07-03 Shih-Fang Chuang Thermally Enhanced IC Package and Method
KR100865125B1 (ko) * 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP5087372B2 (ja) * 2007-11-19 2012-12-05 日東電工株式会社 樹脂積層体、粘着シート、該粘着シートを用いた被着体の加工方法、及びその剥離装置
JP5543086B2 (ja) * 2008-06-25 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US7955895B2 (en) * 2008-11-07 2011-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for stacked wafer fabrication
JP2010153778A (ja) * 2008-11-21 2010-07-08 Panasonic Corp 半導体装置
US8592992B2 (en) * 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
KR101067031B1 (ko) * 2009-07-31 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8796561B1 (en) * 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
JP5501938B2 (ja) 2009-12-24 2014-05-28 日東電工株式会社 フリップチップ型半導体裏面用フィルム
US8378476B2 (en) * 2010-03-25 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with stacking option and method of manufacture thereof
US9269691B2 (en) * 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
TWI414027B (zh) * 2010-06-30 2013-11-01 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US8938421B2 (en) 2011-04-28 2015-01-20 Sandeep Jain Method and a system for synchronizing data
US8409923B2 (en) * 2011-06-15 2013-04-02 Stats Chippac Ltd. Integrated circuit packaging system with underfill and method of manufacture thereof
JP5820170B2 (ja) 2011-07-13 2015-11-24 日東電工株式会社 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
US8901755B2 (en) * 2012-03-20 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die
US9331007B2 (en) * 2012-10-16 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming conductive ink layer as interconnect structure between semiconductor packages
KR20140130922A (ko) * 2013-05-02 2014-11-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20140139332A (ko) * 2013-05-27 2014-12-05 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102063794B1 (ko) * 2013-06-19 2020-01-08 삼성전자 주식회사 적층형 반도체 패키지
KR101590453B1 (ko) 2013-07-31 2016-02-02 앰코 테크놀로지 코리아 주식회사 휨 개선을 위한 반도체 칩 다이 구조 및 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824988B1 (en) 2016-08-11 2017-11-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10026703B2 (en) 2016-08-11 2018-07-17 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10770365B2 (en) 2016-11-14 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US11417580B2 (en) 2016-11-14 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US11527454B2 (en) 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same

Also Published As

Publication number Publication date
US20150035141A1 (en) 2015-02-05
US11031356B2 (en) 2021-06-08
US10504857B2 (en) 2019-12-10
US9917063B2 (en) 2018-03-13
US20180204809A1 (en) 2018-07-19
US20200185338A1 (en) 2020-06-11
US20210296263A1 (en) 2021-09-23
KR101590453B1 (ko) 2016-02-02

Similar Documents

Publication Publication Date Title
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
US5888847A (en) Technique for mounting a semiconductor die
US20170135219A1 (en) Carrier ultra thin substrate
JP6250429B2 (ja) 半導体装置およびその製造方法
US10121774B2 (en) Method of manufacturing a semiconductor package
JP2017045995A (ja) 電子部品装置の製造方法及び電子部品装置
US20140302642A1 (en) Warpage Control for Flexible Substrates
JP2010010301A (ja) 半導体装置及びその製造方法
JP5673423B2 (ja) 半導体装置および半導体装置の製造方法
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2014107554A (ja) 積層型半導体パッケージ
CN107305879B (zh) 半导体器件及相应的方法
US10854576B2 (en) Semiconductor device and manufacturing method thereof
JP2006093679A (ja) 半導体パッケージ
US10269583B2 (en) Semiconductor die attachment with embedded stud bumps in attachment material
JP6792322B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006191143A (ja) 半導体装置
US20060197203A1 (en) Die structure of package and method of manufacturing the same
EP3751603A3 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
KR20150046797A (ko) 휨 개선을 위한 반도체 패키지 구조 및 방법
CN216288315U (zh) 半导体器件
US7183631B2 (en) Package structure module of bump posited type lead frame
JP5921219B2 (ja) 半導体素子の製造方法
JP2015153822A (ja) 半導体装置の製造方法
JP5271402B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 5