JP2015153822A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015153822A
JP2015153822A JP2014024470A JP2014024470A JP2015153822A JP 2015153822 A JP2015153822 A JP 2015153822A JP 2014024470 A JP2014024470 A JP 2014024470A JP 2014024470 A JP2014024470 A JP 2014024470A JP 2015153822 A JP2015153822 A JP 2015153822A
Authority
JP
Japan
Prior art keywords
semiconductor element
bonding
substrate
semiconductor
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014024470A
Other languages
English (en)
Inventor
景介 中野
Keisuke Nakano
景介 中野
正太郎 宮脇
Seitaro Miyawaki
正太郎 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014024470A priority Critical patent/JP2015153822A/ja
Publication of JP2015153822A publication Critical patent/JP2015153822A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】基板上に接着剤を介して搭載された半導体素子と基板のパッドとをボンディングワイヤで結線してなる半導体装置を製造するにあたって、基板に接着される半導体素子に対して、ワイヤボンディング用の突起電極を適切に形成できるようにする。
【解決手段】半導体素子30を用意し、半導体素子30を基板10に接着する前に、半導体素子30上に突起電極31を形成し、突起電極31が形成された半導体素子30を、接着剤20を介して基板10上に接着し、基板10に接着された半導体素子30の突起電極31と基板のパッド40との間でワイヤボンディングを行い、ボンディングワイヤ50を形成するものであって、突起電極31をめっき等の化学的成膜法により形成する。
【選択図】図2

Description

本発明は、基板上に接着剤を介して搭載された半導体素子と相手部材とをボンディングワイヤで結線してなる半導体装置の製造方法に関する。
従来のこの種の一般的な製造方法は次の通りである。まず、予め基板上に接着剤を介して半導体素子を接着し、この半導体素子上にワイヤボンディングによるプレボールによって突起電極を形成する。その後、この突起電極と相手部材(たとえば基板上のパッド)とをワイヤボンディングするものである。
このとき、通常は、相手部材を1次側としてボールボンディングを行い、続いて半導体素子上の突起電極に2次ボンディングを行う。ここで、半導体素子上に突起電極を形成することにより、ボンディングパワーによる半導体素子へのダメージの低減を図るようにしている。
特開2000−36512号公報
しかしながら、半導体素子の直下に位置する接着剤が低弾性であったり、厚いものであったりした場合には、接着剤による半導体素子の固定力が不足する。そうすると、プレボールによる突起電極の形成時にボンディングエネルギー(たとえば超音波エネルギー)が伝わらず、プレボールによる突起電極の形成が困難になってしまう。
本発明は、上記問題に鑑みてなされたものであり、基板上に接着剤を介して搭載された半導体素子と相手部材とをボンディングワイヤで結線してなる半導体装置を製造するにあたって、基板に接着される半導体素子に対して、ワイヤボンディング用の突起電極を適切に形成できるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明は、基板(10)と、基板上に搭載され、接着剤(20)を介して基板に接着された半導体素子(30)と、半導体素子と接続される相手部材(40)と、半導体素子と相手部材とを結線して接続するボンディングワイヤ(50)とを備える半導体装置の製造方法であって、さらに以下の工程を有するものとしている。
すなわち、請求項1の製造方法においては、半導体素子を用意し、半導体素子を基板に接着する前に、半導体素子上に突起電極(31)を形成する電極形成工程と、突起電極が形成された半導体素子を、接着剤を介して基板上に接着する素子接着工程と、基板に接着された半導体素子の突起電極と、相手部材との間でワイヤボンディングを行い、ボンディングワイヤを形成するワイヤボンディング工程と、を備え、電極形成工程では、突起電極を化学的成膜法により形成することを特徴とする。
それによれば、接着剤を介して半導体素子を基板上に接着する前に、突起電極を半導体素子上に形成するので、上記従来のような接着後の半導体素子に対するプレボールによる突起電極形成の際に生じる問題は回避できる。
また、接着前の半導体素子に対して、プレボールにより突起電極を形成する場合には、ボンディングパワーが逃げないように、半導体素子を治具等に硬く固定して支持することが必要である。この場合、プレボールのワイヤボンディング時に生じる荷重によって半導体素子へのダメージが懸念される。
しかし、化学的成膜法ならば、半導体素子へ荷重を極力発生させることなく、突起電極を形成できる。よって、本発明によれば、基板に接着される半導体素子に対して、ワイヤボンディング用の突起電極を適切に形成することができる。
ここで、請求項1に記載の発明においては、請求項2に記載の発明のように、電極形成工程では、複数個の半導体素子が連結されてなるウェハ(100)を用い、ウェハにおけるそれぞれの半導体素子に対して、一括して化学的成膜法による突起電極の形成を行い、突起電極が形成されたウェハを個々の半導体素子に分割した後、素子接着工程、ワイヤボンディング工程を行うことが好ましい。それによれば、ウェハ状態とされた複数個の半導体素子に対して、一括して突起電極を形成することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態にかかる半導体装置を示す概略断面図である。 上記第1実施形態にかかる半導体装置の製造方法を示す工程図である。 本発明の第2実施形態にかかる半導体装置の製造方法の要部工程を示す工程図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態にかかる半導体装置について、図1を参照して述べる。この半導体装置は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。
本実施形態の半導体装置は、大きくは、基板10と、基板10上に搭載され接着剤20を介して基板10に接着された半導体素子30と、半導体素子30と接続される相手部材としての基板のパッド40と、半導体素子30とパッド40とを結線して接続するボンディングワイヤ50とを備えて構成されている。
基板10としては、プリント基板やセラミック基板等の回路基板あるいは配線基板、さらにはリードフレーム等が挙げられる。ここでは、基板10はプリント基板とされている。半導体素子30は、シリコン半導体等よりなる半導体チップであり、たとえばICチップやセンサチップ等よりなる。この半導体素子30は、通常の半導体プロセスにより作製されるものである。
また、半導体素子30には、半導体素子30の上面より突出する突起電極31が設けられている。たとえば、半導体素子30の上面には、図示しないAl(アルミニウム)等よりなるパッドが設けられているが、このパッド上に突起電極31が設けられている。
この突起電極31は、ボールボンディングによるプレボールといった半導体素子30に荷重を加える物理的な形成方法ではなく、めっき、スパッタ、蒸着などの化学反応を利用した化学的成膜法により形成されている。典型的には、突起電極31はめっきにより形成されている。
接着剤20は、基板10と半導体素子30との間に介在し、これら両者を接着している。この接着剤20は、たとえばシリコーン樹脂やエポキシ樹脂等よりなる低弾性のものであり、ここでは、半導体素子30直下の全域に存在している。限定するものではないが、接着剤20は、弾性率が1MPa以下、厚みが100μm以上であり、接着面積は15mm以下である。
基板10のパッド40は、基板10上に設けられたワイヤボンディング用のパッドであり、たとえばAl(アルミニウム)、Cu(銅)等よりなる。そして、半導体装置においては、パッド40を1次側、半導体素子30上の突起電極31を2次側としたボールボンディング法により、ボンディングワイヤ50が形成されている。
このボンディングワイヤ50は、Au(金)、Cu(銅)、Ag(銀)などのボールボンディング法が適用される材料よりなる。なお、図1では示さないが、基板10上には、半導体素子30およびボンディングワイヤ50とともに基板10上を封止するモールド樹脂が設けられていてもよいことはもちろんである。
次に、図2を参照しながら、本実施形態の半導体装置の製造方法について述べる。まず、図2(a)に示されるように、半導体プロセスにより形成された半導体チップとしての半導体素子30を用意する。そして、図2(b)に示されるように、この半導体素子30を基板10に接着する前に、半導体素子30上に突起電極31を形成する電極形成工程を行う。
このとき電極形成工程では、突起電極31を、上記化学的成膜法により形成する。化学的成膜法としては、スパッタ法や蒸着法でも同様であるが、ここでは、無電解めっきや電気めっき等のめっき法を用いる。ここで、突起電極31のめっきは、ボンディングワイヤ50と同一金属で行うことで、突起電極31を形成する。
たとえば、ボンディングワイヤ50がAuならば、突起電極31もAuめっきで作製する。あるいは、突起電極31とボンディングワイヤ50とは、完全同一の金属でなくてもよい。たとえば、突起電極31とボンディングワイヤ50とは、互いに主成分がAuであって少量成分については相違するような合金同士であってもよい。
こうして電極形成工程を行った後、図2(c)に示されるように、突起電極31が形成された半導体素子30を、接着剤20を介して、基板10上に接着する素子接着工程を行う。
その後、図2(d)に示されるように、基板10に接着された半導体素子30の突起電極31と、相手部材である基板のパッド40との間でワイヤボンディングを行い、ボンディングワイヤ50を形成する(ワイヤボンディング工程)。
本実施形態のワイヤボンディング工程では、上述したように、基板のパッド40を1次側、突起電極31を2次側としたボールボンディング法によりワイヤボンディングを行う。これにより、半導体素子30と基板10とがボンディングワイヤ50を介して電気的に接続される。その後は、必要に応じて、上記モールド樹脂による封止等を行うことにより、本実施形態の半導体装置ができあがる。
ところで、本実施形態の製造方法によれば、接着剤20を介して半導体素子30を基板10上に接着する前に、突起電極31を半導体素子30上に形成するので、上記従来のような接着後の半導体素子30に対するプレボールによる突起電極形成の際に生じる問題が回避される。
また、接着前の半導体素子30に対して、プレボールにより突起電極を形成する場合には、ボンディングパワーが逃げないように、半導体素子30を治具等に硬く固定して支持することが必要である。この場合、プレボールのワイヤボンディング時に生じる荷重によって半導体素子30へのダメージが懸念される。
しかし、化学的成膜法ならば、半導体素子30へ荷重を極力発生させることなく、突起電極31を形成することができる。よって、本実施形態によれば、基板10に接着される半導体素子30に対して、ワイヤボンディング用の突起電極31を適切に形成することができる。
さらに言うならば、突起電極31上への2次ボンディングについては、突起電極31とボンディングワイヤ50とが同一金属同士、もしくは、共通の金属成分を含む金属同士であるので、従来のプレボール形成の場合に比べて、ボンディングパワーは低くてすむ。そのため、半導体素子30が低弾性の接着剤20上にある状態でも、問題なく、突起電極31に対してボンディングワイヤ50を2次ボンディングすることができる。
また、半導体素子30上に多数個の突起電極31を設ける場合には、従来のプレボールによる突起電極の形成に比べて、化学的成膜法ならば、多数個のものを一括して形成できる、という点で有利である。
(第2実施形態)
本発明の第2実施形態にかかる半導体装置の製造方法について、図3を参照して、上記第1実施形態の製造方法との相違点を中心に述べる。上記第1実施形態では、電極形成工程に用いられる半導体素子30としてチップ状態のものを用いていたが、本実施形態では、ウェハ状態のものを用いる。
つまり、図3(a)に示されるように、本実施形態の電極形成工程では、ウェハ状態の半導体素子30として、複数個の半導体素子30が連結されてなるウェハ100を用意する。そして、図3(b)に示されるように、このウェハ100におけるそれぞれの半導体素子30に対して、一括して化学的成膜法による突起電極31の形成を行う。
その後、本実施形態では、図3(c)に示されるように、この突起電極31が形成されたウェハ100を個々の半導体素子30に分割する(ウェハ分割工程)。こうして、上記第1実施形態と同様、突起電極31を有する半導体チップとしての半導体素子30ができあがる。その後は、この半導体素子30について、上記素子接着工程、上記ワイヤボンディング工程を行うことで、上記第1実施形態と同様の半導体装置ができあがる。
本実施形態の製造方法によれば、上記第1実施形態の製造方法による効果に加えて、ウェハ100を用いたことにより、ウェハ状態とされた複数個の半導体素子30に対して、一括して突起電極31を形成できるという効果が期待できる。
(他の実施形態)
なお、上記実施形態では、相手部材としての基板のパッド40に対してボールボンディングによって1次ボンディングを行い、2次ボンディングは半導体素子30の突起電極31に行う場合について、電極形成工程→素子接着工程→ワイヤボンディング工程という製造方法を適用した。
しかし、1次ボンディングを行う相手部材としては、基板のパッド40だけでなく、たとえば半導体素子30とは別の半導体素子や、半導体以外のセラミック等よりなる他の電子部品等であってもよい。そして、これら別の半導体素子や他の電子部品については、基板10上に設けられていてもよいし、あるいは基板10と別の位置に設けられたものであってもよい。また、相手部材としては、リードフレーム等でもよい。
また、半導体素子30と上記別の半導体素子間のボンディングは、いわゆるチップ−チップ間ボンディングであるが、この場合、図示しない別の半導体素子は、低弾性の接着剤20よりも硬い高弾性の接着剤で基板10等に接着され支持されたものとすることで、1次のボールボンディングが適切に行われるようにすればよい。
また、このチップ−チップ間ボンディングにおいて、1次ボンディング側である上記別の半導体素子についても基板10上に低弾性の接着剤20を介して接着される場合には、この1次ボンディング側である別の半導体素子について、上記した電極形成工程→素子接着工程→ワイヤボンディング工程という製造方法を適用してもよい。
また、接着剤20としては、上記した低弾性の接着剤20に限らず、それ以外にも、接着剤20による半導体素子30の固定力が小さい場合に、上記各実施形態を適用してもよい。たとえば半導体素子30が小さい場合や、接着剤20の厚さが厚い場合や、あるいは、半導体素子30を全面接着するものではなく部分的な接着を行う場合などである。
また、ボンディングワイヤ50は、ボールボンディング法により形成されるものとしたが、基板10上に接着剤20を介して接着される半導体素子30に突起電極31を形成し、この突起電極31にワイヤボンディングを行うものであれば、ボールボンディング法以外の場合でも、上記各実施形態の適用が可能である。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
10 基板
20 接着剤
30 半導体素子
31 突起電極
40 相手部材としての基板のパッド
50 ボンディングワイヤ

Claims (4)

  1. 基板(10)と、
    前記基板上に搭載され、接着剤(20)を介して前記基板に接着された半導体素子(30)と、
    前記半導体素子と接続される相手部材(40)と、
    前記半導体素子と前記相手部材とを結線して接続するボンディングワイヤ(50)とを備える半導体装置の製造方法であって、
    前記半導体素子を用意し、前記半導体素子を前記基板に接着する前に、前記半導体素子上に突起電極(31)を形成する電極形成工程と、
    前記突起電極が形成された前記半導体素子を、前記接着剤を介して前記基板上に接着する素子接着工程と、
    前記基板に接着された前記半導体素子の前記突起電極と、前記相手部材との間でワイヤボンディングを行い、前記ボンディングワイヤを形成するワイヤボンディング工程と、を備え、
    前記電極形成工程では、前記突起電極を化学的成膜法により形成することを特徴とする半導体装置の製造方法。
  2. 前記電極形成工程では、複数個の前記半導体素子が連結されてなるウェハ(100)を用い、前記ウェハにおけるそれぞれの前記半導体素子に対して、一括して前記化学的成膜法による前記突起電極の形成を行い、
    前記突起電極が形成された前記ウェハを個々の前記半導体素子に分割した後、前記素子接着工程、前記ワイヤボンディング工程を行うことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記化学的成膜法は、めっき、スパッタ、または蒸着であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記ワイヤボンディング工程では、前記相手部材を1次側、前記突起電極を2次側としたボールボンディング法により前記ワイヤボンディングを行うものであることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
JP2014024470A 2014-02-12 2014-02-12 半導体装置の製造方法 Pending JP2015153822A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014024470A JP2015153822A (ja) 2014-02-12 2014-02-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014024470A JP2015153822A (ja) 2014-02-12 2014-02-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015153822A true JP2015153822A (ja) 2015-08-24

Family

ID=53895808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014024470A Pending JP2015153822A (ja) 2014-02-12 2014-02-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2015153822A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018110417A1 (ja) * 2016-12-14 2018-06-21 株式会社新川 ワイヤボンディング装置及びワイヤボンディング方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157683A (ja) * 2008-12-03 2010-07-15 Renesas Technology Corp 半導体集積回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157683A (ja) * 2008-12-03 2010-07-15 Renesas Technology Corp 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018110417A1 (ja) * 2016-12-14 2018-06-21 株式会社新川 ワイヤボンディング装置及びワイヤボンディング方法

Similar Documents

Publication Publication Date Title
US9635756B2 (en) Circuit board incorporating semiconductor IC and manufacturing method thereof
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
JP2010199148A (ja) 半導体センサデバイス及びその製造方法、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器
US11862600B2 (en) Method of forming a chip package and chip package
US20100181675A1 (en) Semiconductor package with wedge bonded chip
JP2011009372A (ja) 半導体装置及びその製造方法
JP2005294443A (ja) 半導体装置及びその製造方法
US8796867B2 (en) Semiconductor package and fabrication method thereof
TW200411886A (en) An assembly method for a passive component
JP2009277949A (ja) 半導体装置とその製造方法
CN107305879B (zh) 半导体器件及相应的方法
TW201214635A (en) Semiconductor device and method for manufacturing the same
JP2015153822A (ja) 半導体装置の製造方法
US10269583B2 (en) Semiconductor die attachment with embedded stud bumps in attachment material
US20140061921A1 (en) Gold bonding in semiconductor devices using porous gold
JP6252360B2 (ja) 配線基板の製造方法
TWI596678B (zh) 半導體封裝結構及其製作方法
JP4728606B2 (ja) 電子装置
JP4243178B2 (ja) 半導体装置の製造方法
US20140041918A1 (en) Looped Interconnect Structure
US11935818B2 (en) Method of producing electronic components, corresponding electronic component
JP2013165157A (ja) 半導体装置の製造方法
JP2017092212A (ja) 半導体装置およびその製造方法
TW201332031A (zh) 用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構
JP2007335642A (ja) パッケージ基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606