TWI648115B - 用於製造散熱板之方法、散熱板、用於製造半導體模組之方法及半導體模組 - Google Patents

用於製造散熱板之方法、散熱板、用於製造半導體模組之方法及半導體模組 Download PDF

Info

Publication number
TWI648115B
TWI648115B TW106104079A TW106104079A TWI648115B TW I648115 B TWI648115 B TW I648115B TW 106104079 A TW106104079 A TW 106104079A TW 106104079 A TW106104079 A TW 106104079A TW I648115 B TWI648115 B TW I648115B
Authority
TW
Taiwan
Prior art keywords
layer
heat sink
connection
circuit carrier
temperature
Prior art date
Application number
TW106104079A
Other languages
English (en)
Other versions
TW201739551A (zh
Inventor
羅納德 艾斯里
Original Assignee
賀利氏德國有限兩合公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 賀利氏德國有限兩合公司 filed Critical 賀利氏德國有限兩合公司
Publication of TW201739551A publication Critical patent/TW201739551A/zh
Application granted granted Critical
Publication of TWI648115B publication Critical patent/TWI648115B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B23K20/026—Thermo-compression bonding with diffusion of soldering material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/013—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium
    • B32B15/015—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium the said other metal being copper or nickel or an alloy thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/02—Iron or ferrous alloys
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/08—Non-ferrous metals or alloys
    • B23K2103/12—Copper or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/18—Dissimilar materials
    • B23K2103/22—Ferrous alloys and copper or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本發明係關於用於製造用於電路載體之散熱板的方法，其中 -得自具有第一膨脹係數之第一材料的至少一個第一層，以及 -得自具有小於該第一膨脹係數之第二膨脹係數的第二低拉伸材料之至少一個第二層， 在150℃至300℃之連接溫度下，尤其藉由低溫燒結製程彼此連接， 其中得自連接材料之至少一個第一連接層形成於該第一層與該第二層之間，且該連接溫度在該成品散熱板與至少一個電路載體連接期間實質上對應於該組裝溫度。

Description

用於製造散熱板之方法、散熱板、用於製造半導體模組之方法及半導體模組
發明領域 本發明係關於用於製造用於電路載體之散熱板的方法。此外，本發明係關於散熱板。此外，本發明係關於用於製造半導體模組之方法，以及半導體模組。
發明背景 電力電子結構中之導體軌及散熱板通常由銅組成。銅具有良好的導電及導熱率質。此外，其為極便利的材料。銀具有甚至更好的導電及導熱率質，但比銅昂貴得多。為達成針對導體軌的例如0.2至2.0 mm或針對散熱板的1.5至5 mm之必需厚度，銀將是不可接受的昂貴材料。功率半導體通常由碳化矽或氮化鎵組成。功率半導體之材料以及陶瓷電路載體之材料具有明顯比銅低的膨脹係數。銅具有17.8 ppm/K之膨脹係數，而典型的陶瓷半導體具有2.5至7.1 ppm/K之熱膨脹係數。
為減少由銅製成之導體軌及散熱板的熱膨脹，已使用具有低拉伸金屬之銅合金及銅鍍層。存在例如銅鎢合金(CuW)及銅鉬合金(CuMo)。CuMo-Cu鍍層亦為已知的。因此已獲得8 ppm/K及12 ppm/K之熱膨脹。
CuW及CuMo合金以及Cu-Mo-Cu鍍層在技術上難以製造且極其昂貴。特定言之，合金化製程由於銅與鎢(W)及鉬(Mo)之合金成分之間的熔點的大差異，需要極全面的過程步驟直至合金化成功。此外，在合金化期間極大地降低純銅之導熱率。此代表成本密集型合金之關鍵缺點。
鍍銅及鉬必須在極高的溫度下進行，例如介於600℃至800℃之間，以便有助於接合形成的擴散。在此高溫製程期間，必須使用成本密集型措施來防止銅材料之破壞性氧化。
擴散退火的分層順序之進一步缺點在於，在將與散熱板連接之電力電子總成自擴散溫度冷卻至室溫或操作溫度之後，發生相當大的變形及張力積聚。散熱板之製造需要此等在捲筒組中經拉伸滾動。此導致對擴散層之部分機械破壞。銅層及鉬層之不對稱分層的順序可由於此原因未藉由擴散退火實現。
基於此技術現狀，本發明需要提出用於製造散熱板之方法，該方法執行起來極其簡單且具成本效益，且可藉助於該方法製造最佳散熱板。
此外，本發明需要提出散熱板，該散熱板為極低拉伸的且同時具成本效益。此外，應該可能藉助於根據本發明之散熱板來達成散熱板之低、但可控制的總體變形。
此外，本發明需要提出用於製造半導體模組之方法。此外，本發明需要提出進一步開發的半導體模組，其中該半導體模組為極低拉伸的且該半導體模組准許散熱板及連接至該半導體模組之電路載體的低但可控制的變形。
根據本發明，藉由請求項1之標的，關於用於製造用於電路載體之散熱板的方法；藉由請求項6之標的，關於用於電路載體之散熱板；藉由請求項15之標的，關於製造包含散熱板及至少一個電路載體之半導體模組；以及藉由請求項18之標的，關於包含散熱板及至少一個電路載體之半導體模組來滿足此需求。
發明概要 本發明基於提出用於製造用於電路載體之散熱板的方法之思想，其中得自具有第一膨脹係數之第一材料的至少一個第一層及得自具有小於第一膨脹係數之第二膨脹係數的第二低拉伸材料之至少一個第二層在150℃至300℃之連接溫度下彼此連接。特別地，使用低溫燒結製程實現將得自第一材料之第一層較佳地連接至得自第二材料之第二層。
此外，根據本發明，得自連接材料之至少一個第一連接層形成於第一層與第二層之間。
在將成品散熱板連接至至少一個電路載體期間，連接溫度實質上對應於組裝溫度。
在根據本發明之方法的此實施例中，連接溫度可為200℃至280℃，尤其是220℃至270℃，尤其是240℃至260℃，尤其是250℃。
連接層之連接材料可較佳地製造將經得起連接溫度以上的溫度之連接。較佳地，連接材料包含擴散金屬，尤其是銀(Ag)及/或銀合金及/或金(Au)及/或金合金及/或銅(Cu)及/或銅合金。
至少第一層之具有第一膨脹係數的第一材料較佳地包含銅及/或銅合金。
至少第二層之具有第二膨脹係數的第二低拉伸材料較佳地包含鎳合金，尤其是銦鋼(Fe65 Ni35 )或銦鋼36(Fe64 Ni36 )或柯伐(Fe54 Ni29 Co17 )，及/或鎢(W)及/或鐵鎳鈷合金(FeNiCo合金)。關於至少第二層之第二材料的特別較佳材料已被證明是鉬(Mo)/鉬合金。
原則上，第二材料可為具有比第一材料之金屬的膨脹係數低的膨脹係數之任何金屬。在第一材料為銅或銅合金/第一層由銅或銅合金組成的範圍內，所有金屬適合於用作第二材料，該第二材料具有比銅低的膨脹係數。
第二材料之膨脹係數越低，且同時第二材料之導熱率越高，則此材料就越好地適合於用作第二材料。導電率與導熱率在物理上相關聯。因此，具有良好導熱及/或導電率以及低熱膨脹性之所有金屬較佳適合於用作第二材料/用於由第二材料組成。
下表在第6行中展示第1行中所列之材料的膨脹係數。因此，具有小於銅之膨脹係數的所有材料適合於作為第二材料/用作第二材料。
將至少第一層與至少第二層及連接層連接，該連接可以加壓手段實現，尤其是在5 MPa至30 MPa之壓力下，尤其是10 MPa至28 MPa，尤其是25 MPa。
用於將至少第一層及至少第二層及至少一個連接層連接之低溫燒結的較佳方法較佳地在150℃至300℃之溫度下且在5 MPa至30 MPa之外加壓力下實現。特別地，低溫燒結較佳地在250℃之溫度及25 MPa之壓力下執行，其中燒結較佳地執行1至10 min之持續時間，例如4 min。
當將成品散熱板與至少一個電路載體連接時，針對用於製造散熱板之製程的連接溫度實質上對應於組裝溫度。連接溫度可確切地對應於組裝溫度。此外，連接溫度有可能偏離組裝溫度至多20%，尤其是至多15%，尤其是至多10%，尤其是至多5%。連接溫度與組裝溫度之偏差的百分比運算係基於以開爾文為單位之連接溫度與以開爾文為單位之組裝溫度之間的差異之運算來實現。
除執行低溫燒結製程之外，亦可能經由具有高熔點金屬間相之形成的擴散焊接將散熱板之單獨層彼此連接。使用黏合劑以便連接散熱板之單獨層亦係可能的。
較佳地，引入連接材料作為燒結材料或燒結材料的介於至少第一層與至少第二層之間的部分。能夠燒結導電層之組成物可因此用於製造將要互連之層之間的燒結連接。仍然可燒結的組成物可以油墨、膏形式施加，或作為呈分層丸粒(衝壓製品)形狀之燒結預形成件。所謂的燒結預形成件藉由施加及乾燥金屬膏或金屬燒結膏來產生。此種燒結預形成件仍然可經燒結。或者，連接材料有可能經組配成膜，尤其是金屬膜，且對於此膜，尤其是金屬膜而言，將要佈置於第一層與第二層之間。
包含連接材料或由連接材料組成之燒結膏可能藉由印刷，尤其藉由網版印刷或刻版印刷施加至第一層及/或第二層。任擇地，因而可在執行燒結製程之前乾燥燒結膏或金屬燒結膏。在不經過液相的情況下，當在至少第一層與至少第二層之間形成固體導電及導熱金屬性連接/金屬連接時，燒結膏之金屬顆粒在燒結期間藉由擴散彼此接合。特別地，在連接至少第一層及至少第二層期間較佳地使用燒結膏，該燒結膏包含銀及/或銀合金及/或碳酸銀及/或氧化銀。
在本發明之進一步實施例的情況下，有可能在施加連接層之前，將例如藉助於電鍍或噴鍍施加之層施加至第一層及/或第二層，較佳地施加至第二層，以便改良連接層或密封層之接合。在第二層為鉬層/第二層之第二材料包含鉬的範圍內，鎳-銀層(NiAg層)可電流地施加至第二層的意欲用於連接之側面。連接材料，尤其是銀，能夠較佳黏附至此鎳-銀層。
此外，本發明基於提出用於電路載體之散熱板的思想，其中散熱板較佳地藉由根據本發明之先前提及的方法製造。
根據本發明之散熱板包含： -至少一個第一層，其得自具有第一膨脹係數之第一材料，以及 -至少一個第二層，其得自具有第二膨脹係數之第二低拉伸材料，該第二膨脹係數小於第一膨脹係數， -其中至少一個第一連接層形成於第一層與第二層之間，該至少一個第一連接層包含擴散金屬，尤其是銀(Ag)及/或銀合金及/或金(Au)及/或金合金及/或銅(Cu)及/或銅合金。
第一材料較佳地包含金屬或由金屬組成。特定言之，第一材料包含銅或第一材料為銅或銅合金。第二材料可為鎳合金，尤其是銦鋼(Fe65 Ni35 )或銦鋼36(Fe64 Ni36 )或柯伐(Fe54 Ni29 Co17 )，及/或鎢(W)及/或鐵鎳鈷合金(FeNiCo合金)。較佳地，第二材料可為鎳合金，尤其是銦鋼(Fe65 Ni35 )或銦鋼36(Fe64 Ni36 )或柯伐(Fe54 Ni29 Co17 )，及/或鎢(W)及/或鐵鎳鈷合金(FeNiCo合金)。
在本發明之尤其較佳實施例中，第二材料包含鉬(Mo)。在本發明之尤其較佳實施例中，第二材料為鉬(Mo)。亦可行的是，第二材料包含鉬合金或為鉬合金。
至少第一連接層可經組配成第一層及/或第二層之邊界層。
在連接層在製造根據本發明之散熱板期間僅施加有小層厚度的範圍內，所製造產品中(亦即，所製造散熱板中)之連接層可經組配成第一層及/或第二層之邊界層。連接材料可例如至少部分地擴散至第一層及/或第二層中。
特別地，連接層之連接材料較佳地為銀或銀合金，以使得銀/銀合金在形成連接層期間部分地擴散至第一層及/或第二層中。
在本發明之進一步實施例的情況下，散熱板包含至少一個第三層，其中該第三層由一第一材料或該第一材料組成。第三層較佳地藉助於由一連接材料或該連接材料組成之第二連接層與由第二、低拉伸材料組成之第二層連接。散熱板可因此包含三個層，該等層藉助於兩個連接層彼此連接。
在本發明之進一步實施例的情況下，散熱板可包含第四層，該第四層由一第二材料或該第二材料形成。第四層較佳地藉助於由一連接材料或該連接材料組成之第三連接層與由第一材料組成之第三層連接。在本發明之此實施例的情況下，散熱板包含四個層，該等層由第一材料或第二材料形成，其中此等四個層經由至少三個連接層彼此連接。
散熱板可包含單獨層及連接層之對稱佈置。較佳地，單獨層及連接層之對稱佈置經組配以使得形成平面散熱板。單獨層之對稱佈置經理解成意味著對於對稱軸穿過散熱板之理論形成而言，單獨層及連接層之對稱佈置在對稱軸以上及以下均形成有匹配材料及層厚度。對稱軸關於散熱板之總厚度將單獨層之佈置分成兩半部分，其中散熱板之總厚度藉由添加單獨層厚度形成。
當形成單獨層及連接層之對稱佈置時，有可能形成平面散熱板。在單獨應用散熱板的情況下，表面必需完全為平面，至少一個電路載體將附接至該表面。此將防止例如焊接材料之分散，且因此防止藉助於焊接材料與散熱板連接之電路載體的「滑落」。代替焊接材料，可使用其他接觸材料。
在本發明之替代實施例的情況下，單獨層及連接層可能尤其經不對稱地佈置，以使得獲得散熱板之凸形或凹形形狀。凸形或凹形形狀之散熱板亦可被稱為具有凸度或具有凸形側面之散熱板。較佳地，散熱板包含受控凸形或凹形形狀。換言之，定義凸度最大值。
不對稱佈置由於理論上形成之對稱軸而可見。對稱軸將散熱板之單獨層的佈置之總厚度分成兩半部分，其中該總厚度藉由添加單獨層厚度定義。較佳地，散熱板之凸度或凸形或凹形形狀藉由佈置第二層及/或第四層及/或得自第二材料之第二層及/或第四層來控制，該第二材料為低拉伸材料。較佳地，第二層及/或至少第四層相對於總佈置不對稱地形成，以使得特定地自成品散熱板之膨脹獲得對稱軸。
取決於應用之相應情況，可藉由在最後冷卻之後定位第二層及/或至少第四層及/或由低拉伸第二材料形成第二層及/或至少第四層來獲得凸形散熱板。為此目的，根據發明之散熱板藉助於以上提及之發明性方法製造，且使用以下提及之用於製造半導體模組的發明性方法連接至電路載體。
在本發明之進一步實施例的情況下，第二層及/或第四層可嵌入得自第一材料之層中。得自第一材料之層可為第一層及/或第三層。
在本發明之進一步實施例的情況下，第二層及/或第四層可以框架或格子或線之方式形成。較佳地，第二層及/或第四層之此組態與將相應層嵌入得自第一材料之層中組合實現。
此外，本發明基於提出用於製造半導體模組之方法的思想，該半導體模組包含散熱板，以及攜帶至少一個半導體組件之至少一個電路載體。較佳地，散熱板為根據本發明的先前提及之散熱板，或藉由根據本發明的以上提及之方法製造的散熱板。
用於製造半導體模組之根據本發明的方法基於在150℃至300℃之組裝溫度下藉助於接觸層將電路載體與散熱板連接，其中該組裝溫度在連接散熱板之層或該等層期間實質上對應於連接溫度。換言之，在將電路載體連接至散熱板期間之組裝溫度實質上對應於在製造散熱板期間有效的連接溫度。
組裝溫度可確切地對應於連接溫度。較佳地，組裝溫度偏離連接溫度至多20%，尤其是至多15%，尤其是至多10%，尤其是至多5%。組裝溫度與連接溫度之偏差的百分比運算係基於以開爾文為單位之組裝溫度與以開爾文為單位之連接溫度之間的差異之運算來實現。
組裝溫度可為200℃至280℃，尤其是220℃至270℃，尤其是240℃至260℃，尤其是250℃。
電路載體較佳地施加至散熱板之表面或與散熱板之表面連接，其中該表面由層形成，尤其是由第一材料形成之第一層或第三層。該表面亦可被稱為散熱板之最上側面。
接觸層可例如為燒結膏。接觸層亦可能為黏附層或焊接層。
在本發明之一個實施例的情況下，可同時實現散熱板之層的連接及電路載體與散熱板之連接。在此實施例中，所有層(連接層以及將要連接之電路載體)彼此疊置，且藉由例如低溫燒結製程彼此同時連接。
藉由將用於製造散熱板之根據本發明的方法與用於製造半導體模組之根據本發明的方法組合，有可能以產生散熱板之所界定凸形或凹形變形，換言之，所界定凸度最大值之方式製造具有層及連接層之不對稱佈置的散熱板。單獨層及連接層彼此不對稱地相關聯。不對稱性可藉由層之數目及/或層厚度控制。
層及連接層之不對稱佈置的連接在連接溫度下實現，該連接溫度在組裝具有電路載體之散熱板期間實質上對應於組裝溫度。
然後接著基材板與散熱板之連接。在此製程期間，顯然，凹形或凸形變形在成品不對稱散熱板之再加熱期間減弱，且接著散熱板與基材板之連接，根據需求採用處於新的張力平衡中之溫度穩定的最終形狀。溫度穩定的最終形狀可為所界定凸度最大值。例如，所界定凸度最大值可為100 µm。
此外，本發明基於提出半導體模組之思想，其中該半導體模組較佳地使用根據本發明的以上提及之方法製造。半導體模組包含散熱板以及攜帶至少一個半導體組件之至少一個電路載體。散熱板較佳為根據本發明之散熱板，或藉助於以上提及之發明性方法製造的散熱板。
電路載體較佳地經組配成DCB(直接銅接合)基材。特定言之，電路載體經組配成基材板，該基材板得自氧化鋁(Al2 O3 )及/或氮化鋁(AlN)及/或氮化矽(Si3 N4 )及/或氧化鋯增韌氧化鋁(ZTA)。此種電路載體包含相對較小的膨脹係數。
在本發明之進一步實施例的情況下，半導體模組之散熱板可與冷卻器連接，其中導熱膏較佳地提供於散熱板與冷卻器之間。將散熱板組裝至冷卻器准許半導體模組之功率損耗經由散熱板至冷卻器至環境的密集及必要冷卻。在此方面，重要的是散熱板以形狀鎖定方式接觸表面，尤其是冷卻器之組裝板，以盡可能避免任何空氣間隙或空氣夾雜物。較佳地，因此塑膠導熱膏尤其提供於散熱板與冷卻器之表面/冷卻器之組裝板之間。此膏盡可能稀疏地施加且在散熱板與冷卻器之表面/組裝板之間沒有空氣夾雜物。
較佳地，散熱板之凸度為次要的。有可能藉助於根據本發明之散熱板/藉助於根據本發明的以上提及之方法來製造具有小凸度或準確界定的凸度之散熱板。
散熱板較佳地利用凸形側面組裝至冷卻器之組裝板或表面。具有附接至散熱板的電路載體之散熱板可藉助於例如螺釘壓在冷卻器上或與冷卻器形成按壓接觸。較佳地，利用緩慢上升的張力且在所選擇壓力位置處執行按壓。散熱板之凹形或凸形形狀起初造成冷卻器之中心上的最大接觸壓力，其中隨著組裝壓力上升，散熱板自內側緩慢地按壓至外側。較佳地，此致使散熱板與冷卻器之表面或冷卻器之組裝板之間的間隙填充有導熱膏。可藉助於此組裝程序推出任何剩餘的導熱膏。從而避免導熱膏在散熱板與冷卻器之表面/冷卻器之組裝板之間的破壞性累積。
以此方式，在散熱板與冷卻器之間製造熱有利形狀鎖定且同時製造可拆卸連接。
較佳實施例之詳細說明 圖1a展示將要製造之散熱板10的單獨層(見圖1b)。相應地，將要製造之散熱板10包含得自第一材料M1之第一層20、得自第二材料M2之第二層30，以及亦由第一材料M1形成之第三層25。材料M1較佳地為金屬，尤其是銅或銅合金。材料M2相反為具有第二膨脹係數之低拉伸材料，該第二膨脹係數小於第一材料M1之第一膨脹係數。第二材料M2可為鎳合金，尤其是銦鋼或銦鋼36或柯伐，及/或鎢及/或鐵鎳鈷合金。在本實施例中，材料M2為鉬。
在第一層20與第二層30之間，形成得自連接材料VM之第一連接層40。在第二層30與第三層25之間，形成得自連接材料VM之第二連接層41。連接層40及41之連接材料製造層20、25與30之間的連接，該連接經得起連接溫度以上之溫度。較佳地，連接材料包含擴散金屬，尤其是銀(Ag)及/或銀合金及/或金(Au)及/或金合金及/或銅(Cu)及/或銅合金。
較佳地，連接層經組配成燒結層，尤其是燒結膏。較佳地包含所謂擴散金屬中之一種的此燒結膏可例如藉助於印刷製程施加。
較佳地，層20、25及30在150℃至300℃之連接溫度下藉由低溫燒結製程彼此連接。特別較佳地，連接溫度為250℃。用於藉助於連接層40及41連接層20、25及30之連接溫度在將成品散熱板10與將要附接之電路載體連接期間實質上對應於組裝溫度。
圖1b展示成品散熱板10。此處，可識別連接層40及41。連接層40及41可能經組配成第一層20、第三層25以及第二層30之邊界層。
第一層20與第二層30及第三層25之連接較佳地藉助於加壓來實現，尤其是在5 MPa至30 MPa之壓力下，尤其是10 MPa至28 MPa，尤其是25 MPa。
如圖1a及1b中所示，層厚度，亦即第一層20之d1、第二層30之d2及第三層25之d3相同。當關於圖1b中所繪示之對稱軸S時，清楚的是，散熱板10之結構為單獨層20、25及30以及連接層40及41之對稱結構。對稱軸S將散熱板10之總厚度D分成兩半部分。總厚度D藉由一起添加層厚度d1、d2及d3形成。在對稱軸S以上及以下，對稱地構造散熱板10。藉助於此種散熱板，散熱板10之平面結構或平面形狀係可能的。
圖2a另一方面展示單獨層20、25及30以及連接層40及41之不對稱佈置。關於單獨層20、25及30之材料及連接選擇，應參考先前結合圖1a及1b之解釋。
示出第一層20之層厚度d1大於第二層30之層厚度d2及第三層25之層厚度d3兩者。將散熱板10之總厚度D分成兩半部分之暗示對稱軸S展示，將要形成之散熱板10包含單獨層在對稱軸S以上及以下之不對稱佈置。較佳地，層厚度d1介於0.2 mm與3.0 mm之間，而層厚度d2介於0.1 mm與2.0 mm之間。第一連接層40及/或第二連接層41之厚度例如介於1 µm及50 µm之間。層厚度d3可介於0.2 mm與3.0 mm之間。
圖2b另一方面展示單獨層20、25、26、30、35及連接層40、41、42、43之對稱結構/對稱佈置。可認識到，將要製造之散熱板10可包含得自相同低拉伸材料M2之兩個層。此等層可為第二層30以及第四層35。在第二層30及第四層35以上及以下，分別形成得自第一材料M1之層，亦即第一層20、第三層25及第五層26。由第一材料M1組成之單獨層(亦即層20、25及26)藉助於連接層40、41、42及43與由第二低拉伸材料M2組成之層(亦即第二層30及第四層35)連接。連接層40、41、42及43較佳地都由相同連接材料VM組成。較佳地，此連接材料為燒結材料，尤其是燒結膏，該燒結材料例如包含銀及/或氧化銀及/或碳酸銀。
暗示對稱軸S展示，在圖2b之實施例中，層20、25、26、30、35及連接層40至43之佈置係對稱的。藉助於圖2b中所展示之散熱板10，可達成較佳地由銅組成之外層20及26的膨脹減小之增加。此藉助於兩個隔開的層30及35達成，該等隔開的層由低拉伸材料，尤其是鉬組成。
圖3a展示散熱板10之進一步實施例。此處，第二層30以格子形式成形。該格子在自頂部看到第一層20之第一側面15上時將可見。第二層30嵌入至由第一材料M1組成之第一層20中。半圓形凹槽22已形成於散熱板10的與第一側面15相反之側面16中。
根據如圖3b中所展示之散熱板10的實施例，再次規定第二層30將嵌入第一層20中。在與散熱板10之第一側面15相反的側面16上，已形成凹槽22以及隆起23。第二層30由上部分36及下部分37形成。下部分37由線形成。可識別線之直徑。下部分37之線位於隆起23中。上部分36另一方面為板形的，但包含比第一層20更小的寬度。
圖4a展示將要製造之半導體模組的單獨層/組件。散熱板10因此由第一層20及第二層30組成，該第一層得自第一材料M1，該第二層得自第二材料M2。連接層40形成於第一層20與第二層30之間。此連接層較佳地為燒結層，該燒結層包含連接材料VM，亦即銀。
第二層30之第一側面31具有施加至該第一側面之層50，該層改良黏附性。第二層30之第一側面31為第二層30之面向第一層20的側面。黏附改良層50較佳地藉由電鍍施加至第二層30。黏附改良層50為例如鎳-銀層。存在黏附改良層50，以便改良第二層30與連接層40之間的黏附。當接合在一起時(見圖4b)，獲得組合連接層45。連接層40及黏附改良層50使用低溫燒結製程壓在一起，從而形成組合連接層45。
見圖4b中所展示之暗示對稱軸S，清楚的是，散熱板10具有不對稱結構。關於對稱軸S，應用以上解釋。由於第一層20及第二層30之不同層厚度而達成不對稱結構。第一層20之層厚度d1大於第二層30之層厚度d2。
電路載體80為例如所謂的DCB基材。此DCB基材可經組配成得自氧化鋁及/或氮化鋁及/或氮化矽及/或氧化鋯增韌氧化鋁之基材板。
提供接觸層60以便將電路載體80與散熱板10連接。此接觸層60可例如為燒結膏。亦可行的是，使用黏附層或焊接層作為接觸層60。電路載體80藉助於接觸層60附接至散熱板10之側面15，該側面面向電路載體80。散熱板10的將與電路載體80連接之表面15為第一層20之第一側面15，其中第一層20之第一側面15背向第二層30。
為將電路載體80與散熱板10連接，佈置經受150℃至200℃之組裝溫度，其中此溫度在連接散熱板10之層20及30時實質上對應於連接溫度。層20及30以及電路載體80可能以單個步驟，亦即同時彼此連接。
圖4a及4b中所展示之本發明的實施例展示關於散熱板10之最小可能的熱堆疊，該熱堆疊可連接至電路載體80。
圖5a及5b亦展示散熱板10之不對稱結構。圖4a及4b中所展示之實施例的差異在於，散熱板10在此處由第一層20、第二層30及第三層25組成。第一層20及第三層25由第一材料M1組成。該材料較佳為銅。在具有不同層厚度d1及d3之此等兩個層20及25之間，存在由第二材料M2組成之第二層30。第二材料M2由低拉伸材料組成，或換言之，第二材料M2之膨脹係數小於第一材料M1之膨脹係數。此外，電路載體80形成於不對稱散熱板10上，該不對稱散熱板可與將要附接之半導體組件90(未展示)一起形成半導體模組100。
圖6中對於將要製造之半導體模組所展示之實施例亦基於不對稱散熱板10。得自第一材料M1，例如銅之第一層20與得自包含低拉伸材料之第二材料M2之第二層30連接。為此目的，連接層40形成於兩個層20與30之間。第一層20之層厚度d1為第二層30之層厚度d2的六倍。此外，電路載體80可藉助於接觸層60附接至第一層20之第一側面15。
第二層30亦具有比第一層20更小的寬度。第二層30之寬度大致對應於接觸層60之寬度。
圖7a及7b中所展示之實施例描繪由散熱板10及電路載體80組成之進一步佈置。在圖7a中，展示處於未連接狀態中之兩個組件。
散熱板10包含第一層20及第二層30。第二層30嵌入由第一材料M1組成之第一層20中。在幾何上較小的第二層30因此嵌入第一層20之形狀中，且藉助於連接層40連接。第二層30之寬度b1實質上對應於接觸層60之寬度b2。電路載體80以電路載體80，尤其是接觸層60經設定形狀以匹配第二層30之方式佈置於第二層30以上。
散熱板10亦包含凸起的平台29。在此平台29處，電路載體80可附接於最頂側面15上。凸起的平台29可用作組裝輔助件。另外，此平台29有助於散熱板10之單獨層的不對稱佈置。平台29可例如藉由一起按壓圖6中所展示之層20及30製造。
圖8a展示半導體模組100，其中散熱板10具有凹形形狀。散熱板10之凹形形狀由散熱板10之不對稱結構引起。第三層25之層厚度d3小於第一層20之層厚度d1，以使得散熱板10在第三層25之方向上完全彎曲。附接有半導體組件90之電路載體80與散熱板10之第一層20的第一側面15，亦即散熱板10之最頂側面15連接。電路載體80以由於散熱板10之凹形形狀而上升之凹痕70標記電路載體80之中心位置的方式與散熱板10連接。
圖8b展示進一步半導體模組100。散熱板10在此實施例中包含冷卻片110。在其他方面，圖8b之半導體模組100的結構與圖8a中所展示之實施例的結構相同。
圖8c展示散熱板10可包含若干凹形形狀，以使得在所展示之實例中，形成三個凹痕70，其中三個電路載體80分別中心地佈置至第一層20之第一側面15上的凹痕70。由於第二層30之三個部分嵌入由第一材料M1組成之第一層20中，從而形成散熱板10之凹形形狀/凹形側面75。第二層30經佈置以使得凹形側面75/凹痕70分別形成於第二層30之位置以上/以下。
將可能以形成彼此無關的三個半導體模組100之方式分配圖8c中之佈置。
圖9展示半導體模組100，該半導體模組包含凹入形成的散熱板10、電路載體80、冷卻器120以及半導體組件90，該半導體組件存在於電路載體80上且與之連接。導熱膏130形成於散熱板10與冷卻器120之間。較佳地，此導熱膏為塑膠導熱膏130，該塑膠導熱膏盡可能稀疏地施加，且在散熱板10與冷卻器120之間不具有空氣夾雜物。凹形側面75/散熱板10的對置於凹痕70之側面安裝至冷卻器120之表面125。
藉助於充當張緊裝置之螺釘140，將散熱板10按壓至冷卻器120之表面125上。隨著組裝壓力上升，將導熱膏130自內側朝外側按壓，並且以此方式填充散熱板10與冷卻器120之表面125之間的間隙。
圖9僅展示部分組裝狀態。在完全組裝狀態中，散熱板10較佳地全表面接觸冷卻器120之表面125。散熱板10及冷卻器120之粗糙表面或輪廓缺陷由導熱膏130平衡。所描繪之冷卻器120為所謂的空氣冷卻器。
10‧‧‧散熱板
15‧‧‧第一層之第一側面
16‧‧‧散熱板之側面
20‧‧‧第一層
22‧‧‧凹槽
23‧‧‧隆起
25‧‧‧第三層
26‧‧‧第五層
29‧‧‧平台
30‧‧‧第二層
31‧‧‧第二層之第一側面
35‧‧‧第四層
36‧‧‧上部分
37‧‧‧下部分
40‧‧‧第一連接層
41‧‧‧第二連接層
42‧‧‧第三連接層
43‧‧‧第四連接層
45‧‧‧組合連接層
50‧‧‧黏附改良層
60‧‧‧接觸層
70‧‧‧凹痕
75‧‧‧凹形側面
80‧‧‧電路載體
90‧‧‧半導體組件
100‧‧‧半導體模組
110‧‧‧冷卻片
120‧‧‧冷卻器
125‧‧‧冷卻器表面
130‧‧‧導熱膏
140‧‧‧螺釘
b1‧‧‧第二層之寬度
b2‧‧‧接觸層之寬度
d1‧‧‧第一層之層厚度
d2‧‧‧第二層之層厚度
d3‧‧‧第三層之層厚度
d4‧‧‧第四層之層厚度
d5‧‧‧第五層之層厚度
D‧‧‧散熱板之總厚度
M1‧‧‧第一材料
M2‧‧‧第二材料
S‧‧‧對稱軸
VM‧‧‧連接材料
現在將參考所附示意性圖式經由示範性實施例更詳細充分地解釋本發明，該等圖式中： 圖1a展示根據第一示範性實施例之散熱板的單獨層之佈置； 圖1b展示處於連接狀態中的根據圖1a之散熱板； 圖2a展示根據第二示範性實施例之根據本發明的散熱板之單獨層的佈置； 圖2b展示根據第三示範性實施例之根據本發明的散熱板之單獨層的佈置； 圖3a及3b展示發明性散熱板之進一步實施例； 圖4a及4b展示處於連接及未連接狀態中的根據第一實施例之具有電路載體的發明性散熱器之單獨層的佈置； 圖5a及5b展示處於連接及未連接狀態中的根據進一步實施例之具有電路載體的發明性散熱板之單獨層的佈置； 圖6展示根據進一步實施例之具有電路載體的發明性散熱板之單獨層的佈置； 圖7a及7b展示處於連接及未連接狀態中的根據進一步實施例之具有電路載體的發明性散熱板之單獨層的佈置； 圖8a至8c展示在各種實施例中具有佈置於其上之電路載體的散熱板之凸形實現；並且 圖9展示與冷卻器連接之半導體模組。
相同部分及起相同作用的部分用相同參考符號標記。

Claims (20)

  1. 一種用於製造用於一電路載體之一散熱板的方法，其中得自具有一第一膨脹係數之一第一材料的至少一個第一層，以及得自具有小於該第一膨脹係數之一第二膨脹係數的一第二低拉伸材料之至少一個第二層，在150℃至300℃之一連接溫度下藉由一低溫燒結製程彼此連接，其中得自一連接材料之至少一個第一連接層形成於該第一層與該第二層之間，且該連接溫度在完成的該散熱板與至少一個電路載體連接期間實質上對應於組裝溫度。
  2. 如請求項1之方法，其中該連接溫度為200℃至280℃。
  3. 如請求項1或2之方法，其中該連接層之該連接材料製造一連接，該連接經得起該連接溫度以上的溫度且包含一擴散金屬。
  4. 如請求項1或2之方法，其中該第一材料為銅(Cu)或一銅合金，且/或該第二材料為銦鋼(Fe65Ni35)或銦鋼36(Fe64Ni36)或柯伐 (Fe54Ni29Co17)，及/或鎢(W)及/或一鐵鎳鈷合金(FeNiCo合金)或鉬(Mo)。
  5. 如請求項1或2之方法，其中將該至少第一層與該至少第二層及該至少第一連接層連接，該連接係以施加壓力實現。
  6. 一種用於一電路載體之散熱板，該散熱板藉由如請求項1至5中任一項之方法製造，其包含：-至少一個第一層，其得自具有一第一膨脹係數之一第一材料，-至少一個第二層，其得自具有一第二膨脹係數之一第二低拉伸材料，該第二膨脹係數小於該第一膨脹係數，-其中至少一個第一連接層形成於該第一層與該第二層之間，該至少一個第一連接層包含擴散金屬。
  7. 如請求項6之散熱板，其中該至少第一連接層經組配成該第一層及/或該第二層之一邊界層。
  8. 如請求項6或7之散熱板，其中該第一材料包含銅(Cu)或一銅合金，且/或該第二材料包含銦鋼(Fe65Ni35)或銦鋼36(Fe64Ni36)或柯伐(Fe54Ni29Co17)，及/或鎢(W)及/或一鐵鎳鈷合金(FeNiCo合金)或鉬(Mo)。
  9. 如請求項6之散熱板，其中有至少一個第三層，其得自該第一材料，該第三層藉助於得自一連接材料之一第二連接層與得自該第二低拉伸材料之該第二層連接。
  10. 如請求項9之散熱板，其中有至少一個第四層，其得自該第二材料，該第四層藉助於得自該連接材料之一第三連接層與由該第一材料之該第三層連接。
  11. 如請求項9或10之散熱板，其中有個別的該等層及連接層之一對稱佈置，使得形成一平面散熱板。
  12. 如請求項9或10之散熱板，其中有個別的該等層及連接層之一不對稱佈置，使得形成一凸形的或凹形散熱板。
  13. 如請求項6或10之散熱板，其中該第二層及/或該第四層嵌入得自該第一材料之一層中。
  14. 如請求項6或10之散熱板，其中 該第二層及/或該第四層以一框架及/或一格子及/或一線之方式形成。
  15. 一種用於製造一半導體模組之方法，該半導體模組包含藉助於如請求項1至5中任一項之一方法製造的一散熱板，以及至少一個電路載體，該電路載體支撐至少一個半導體組件，其中該電路載體在150℃至300℃之一組裝溫度下藉助於一接觸層與該散熱板連接，其中該組裝溫度在連接該散熱板之層/該等層期間實質上對應於該連接溫度。
  16. 如請求項15之方法，其中同時實現該散熱板之該等層的連接及該電路載體與該散熱板之連接。
  17. 如請求項15或16之方法，其中該組裝溫度為200℃至280℃。
  18. 一種根據請求項15至17中任一項之方法製造之半導體模組，其包含如請求項6至14中任一項之一散熱板，或藉助於如請求項1至5中任一項之一方法製造的一散熱板，以及至少一個電路載體，其支撐至少一個半導體組件。
  19. 如請求項18之半導體模組， 其中該電路載體經組配成得自氧化鋁(Al2O3)及/或氮化鋁(AlN)及/或氮化矽(Si3N4)及/或氧化鋯增韌氧化鋁(ZTA)之一基材板。
  20. 如請求項18或19之半導體模組，其中該散熱板連接至一冷卻器，其中一導熱膏形成於該散熱板與該冷卻器之間。
TW106104079A 2016-02-19 2017-02-08 用於製造散熱板之方法、散熱板、用於製造半導體模組之方法及半導體模組 TWI648115B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??16156488.5 2016-02-19
EP16156488.5A EP3208841B1 (de) 2016-02-19 2016-02-19 Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul

Publications (2)

Publication Number Publication Date
TW201739551A TW201739551A (zh) 2017-11-16
TWI648115B true TWI648115B (zh) 2019-01-21

Family

ID=55405191

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104079A TWI648115B (zh) 2016-02-19 2017-02-08 用於製造散熱板之方法、散熱板、用於製造半導體模組之方法及半導體模組

Country Status (7)

Country Link
US (1) US20210202350A1 (zh)
EP (1) EP3208841B1 (zh)
JP (1) JP2019508250A (zh)
KR (1) KR20180097703A (zh)
CN (1) CN108701665A (zh)
TW (1) TWI648115B (zh)
WO (1) WO2017140571A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110170719A (zh) * 2018-12-11 2019-08-27 苏州赛特锐精密机械配件有限公司 一种可伐合金与钨铜合金联接的方法
JP6786090B2 (ja) * 2019-03-11 2020-11-18 ザ グッドシステム コーポレーション 放熱板材
JP7255397B2 (ja) 2019-07-10 2023-04-11 株式会社デンソー 電子装置
US11587799B2 (en) * 2019-12-02 2023-02-21 Applied Materials, Inc. Methods and apparatus for processing a substrate
JP6871524B1 (ja) * 2020-03-23 2021-05-12 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール
US11582866B1 (en) 2021-07-22 2023-02-14 Toyota Motor Engineering & Manufacturing North America, Inc. Systems including a power device-embedded PCB directly joined with a cooling assembly and method of forming the same
CN114029354A (zh) * 2021-10-19 2022-02-11 武汉理工大学 一种可控直径比Kovar合金包裹Cu芯复合棒材挤压装置及其制备工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0550999A1 (en) * 1992-01-06 1993-07-14 Texas Instruments Incorporated A heat-transferring circuit substrate with limited thermal expansion and method for making same
EP2400571A1 (en) * 2009-02-18 2011-12-28 Showa Denko K.K. Light-emitting diode, light-emitting diode lamp, and method for producing light-emitting diode
JP2015213097A (ja) * 2014-05-01 2015-11-26 パナソニックＩｐマネジメント株式会社 放熱体、その製造方法および半導体素子収納用パッケージ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN168174B (zh) * 1986-04-22 1991-02-16 Siemens Ag
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
JP4770533B2 (ja) * 2005-05-16 2011-09-14 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2008010703A (ja) * 2006-06-30 2008-01-17 Fuji Electric Holdings Co Ltd 半導体装置の部品間接合方法
JP2011139000A (ja) * 2010-01-04 2011-07-14 Denki Kagaku Kogyo Kk パワーモジュール構造体及びその製造方法
DE102010021765B4 (de) * 2010-05-27 2014-06-12 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren zur Anordnung zweier Verbindungspartner mittels einer Niedertemperatur Drucksinterverbindung
DE102012211952B4 (de) * 2012-07-09 2019-04-25 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
US8946894B2 (en) * 2013-02-18 2015-02-03 Triquint Semiconductor, Inc. Package for high-power semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0550999A1 (en) * 1992-01-06 1993-07-14 Texas Instruments Incorporated A heat-transferring circuit substrate with limited thermal expansion and method for making same
EP2400571A1 (en) * 2009-02-18 2011-12-28 Showa Denko K.K. Light-emitting diode, light-emitting diode lamp, and method for producing light-emitting diode
JP2015213097A (ja) * 2014-05-01 2015-11-26 パナソニックＩｐマネジメント株式会社 放熱体、その製造方法および半導体素子収納用パッケージ

Also Published As

Publication number Publication date
US20210202350A1 (en) 2021-07-01
KR20180097703A (ko) 2018-08-31
WO2017140571A1 (de) 2017-08-24
EP3208841A1 (de) 2017-08-23
TW201739551A (zh) 2017-11-16
EP3208841B1 (de) 2020-12-09
CN108701665A (zh) 2018-10-23
JP2019508250A (ja) 2019-03-28

Similar Documents

Publication Publication Date Title
TWI648115B (zh) 用於製造散熱板之方法、散熱板、用於製造半導體模組之方法及半導體模組
JP6488917B2 (ja) 放熱板付パワーモジュール用基板及びパワーモジュール
JP6171622B2 (ja) パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板を製造する方法
CN106165090B (zh) 功率模块用基板单元及功率模块
CN102574361B (zh) 层合材料及其制造方法
JP6361532B2 (ja) 放熱板付パワーモジュール用基板の製造方法
WO2019189329A1 (ja) ヒートシンク付き絶縁回路基板
TWI657514B (zh) 生產電路載體的方法、電路載體、生產半導體模組的方法、及半導體模組
JP6040803B2 (ja) パワーモジュール
US12021043B2 (en) Semiconductor device and method for manufacturing semiconductor device
WO2019167942A1 (ja) 絶縁回路基板
JP5786569B2 (ja) パワーモジュール用基板の製造方法
JP2011230954A (ja) セラミック部材とフィン付き放熱部材との接合体の製造方法
CN103057202A (zh) 层叠结构热沉材料及制备方法
JP6020256B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
TW201802958A (zh) 製造基板的方法、基板、製造半導體模組的方法、及半導體模組
JP6259625B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
JP4146736B2 (ja) 半導体装置の製造方法
JP5303936B2 (ja) パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法
WO2019188884A1 (ja) ヒートシンク付き絶縁回路基板
JP2021118257A (ja) ヒートシンク付絶縁回路基板、電子部品及びヒートシンク付絶縁回路基板の製造方法
KR20220022667A (ko) 파워모듈 및 그 제조방법
KR20220023023A (ko) 파워모듈 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees