KR20180097703A - 열-확전 판 제조 방법, 열-확전 판, 반도체 모듈 제조 방법 및 반도체 모듈 - Google Patents

열-확전 판 제조 방법, 열-확전 판, 반도체 모듈 제조 방법 및 반도체 모듈 Download PDF

Info

Publication number
KR20180097703A
KR20180097703A KR1020187021209A KR20187021209A KR20180097703A KR 20180097703 A KR20180097703 A KR 20180097703A KR 1020187021209 A KR1020187021209 A KR 1020187021209A KR 20187021209 A KR20187021209 A KR 20187021209A KR 20180097703 A KR20180097703 A KR 20180097703A
Authority
KR
South Korea
Prior art keywords
layer
heat
bonding
plate
circuit carrier
Prior art date
Application number
KR1020187021209A
Other languages
English (en)
Inventor
로날드 에이슬레
Original Assignee
헤레우스 도이칠란트 게엠베하 운트 코. 카게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헤레우스 도이칠란트 게엠베하 운트 코. 카게 filed Critical 헤레우스 도이칠란트 게엠베하 운트 코. 카게
Publication of KR20180097703A publication Critical patent/KR20180097703A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B23K20/026—Thermo-compression bonding with diffusion of soldering material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/013—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium
    • B32B15/015—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium the said other metal being copper or nickel or an alloy thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/02—Iron or ferrous alloys
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/08—Non-ferrous metals or alloys
    • B23K2103/12—Copper or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/18—Dissimilar materials
    • B23K2103/22—Ferrous alloys and copper or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

본 발명은 회로 운반체(80)용 열-확전 판(10)을 제조하기 위한 방법에 관한 것으로서, - 제1 팽창 계수를 가지는 제1 재료(M1)로 제조된 적어도 하나의 제1 층(20) 및 - 제1 팽창 계수보다 작은 제2 팽창 계수를 가지는 제2의 저-연신성의 재료(M2)로 제조된 적어도 하나의 제2 층(30)이, 특히 저온 소결 방법에 의해서, 150 ℃ 내지 300 ℃의 결합 온도에서 서로 결합되고, 결합 재료(VM)로 제조된 적어도 하나의 제1 결합 층(40)이 제1 층(20)과 제2 층(30) 사이에 형성되고, 결합 온도는, 제조된 열-확전 판(10)을 적어도 하나의 회로 운반체(80)에 대해 연결하는 동안의 장착 온도에 실질적으로 상응한다.

Description

열-확전 판 제조 방법, 열-확전 판, 반도체 모듈 제조 방법 및 반도체 모듈
본 발명은 회로 운반체용 열-확전 판을 제조하기 위한 방법에 관한 것이다. 또한, 본 발명은 열-확전 판에 관한 것이다. 또한, 본 발명은 반도체 모듈 제조 방법뿐만 아니라 반도체 모듈에 관한 것이다.
전력 전자 상부 구조(power electronic superstructure) 내의 전도체 트랙 및 열-확전 판은 일반적으로 구리로 구성된다. 구리는 양호한 전류 및 열 전도 성질을 갖는다. 또한, 이는 매우 저렴한 재료이다. 은은 보다 더 양호한 전류 및 열 전도 성질을 가지나, 구리보다 몇 배 더 비싸다. 전도체 트랙을 위한 0.2 내지 2.0 mm의 또는 열-확전 판을 위한 1.5 내지 5 mm의 요구되는 두께를 달성하기 위해서 은을 이용하는 것은 수용할 수 없을 정도로 고비용적일 수 있다. 전력 반도체는 규소, 규소 탄화물 또는 갈륨 질화물로 전형적으로 구성된다. 전력 반도체의 재료 및 세라믹 회로 운반체의 재료는 구리보다 확실히 작은 열 팽창 계수를 나타낸다. 구리는 17.8 ppm/K의 팽창 계수를 가지는 반면, 전형적인 세라믹 회로 운반체는 2.5 내지 7.1 ppm/K의 열 팽창 계수를 갖는다.
구리 전도체 트랙 및 구리 열-확전 판의 열 팽창을 감소시키기 위해서, 저-연신성의(low-stretch) 금속을 포함하는 구리 합금 및 구리 도금이 이미 이용되고 있다. 예를 들어, 구리 텅스텐 합금(CuW) 및 구리 몰리브덴 합금(CuMo)이 있다. Cu-Mo―Cu 도금이 또한 알려져 있다. 결과적인 열 팽창은 8 ppm 내지 12 ppm/K이다.
기술적 관점에서 볼 때, CuW 및 CuMo 합금뿐만 아니라 Cu-Mo-Cu 합금은 제조하기가 어렵고 매우 고비용적이다. 특히, 구리와 텅스텐(W) 및 몰리브덴(Mo)의 합금 성분 사이의 큰 융점차를 고려하면, 합금의 생산은, 성공적인 합금이 얻어질 때까지, 매우 복잡한 방법 단계를 필요로 한다. 또한, 순수 구리의 열 전도도는 합금의 제조에 의해서 크게 감소된다. 이는 비용이 많이 드는 합금의 실질적인 단점을 나타낸다.
구리 및 몰리브덴의 도금은, 화합물-형성 확산을 지원하기 위해서, 예를 들어 600 ℃ 내지 800 ℃의 매우 고온에서 실행되어야 한다. 이러한 고온 프로세스 중에, 구리 재료의 파괴적 산화를 방지하는 것이 중요하고, 이는 비용이 많이 드는 수단을 요구한다.
확산-어닐링된 층-시퀀스(layer-sequence)의 추가적인 단점은, 확산 온도로부터 상온/열-확전 판에 연결된 전력-전자 조립체의 동작 온도까지 냉각시킨 후에 발생되는 큰 변형 및 왜곡에 있다. 평면형 열-확전 판을 제조하기 위해서, 이들을 롤러 세트 내에서 연신-롤링하여야 한다. 이는 확산 층의 부분적인 기계적 파괴를 초래한다. 확산-어닐링을 이용한 구리 층 및 몰리브덴 층의 비대칭적인 층상화된 시퀀스는 그에 따라 실현될 수 없다.
이러한 기술 수준을 기초로, 본 발명의 목적은, 실행이 매우 용이하고 비용-효과적이며 최적화된 열-확전 판의 제조에 도움을 주는, 열-확전 판 제조 방법을 제시하는 것이다.
또한, 극히 저-연신성의 그리고 동시에 비용-효과적인 열-확전 판을 제안하는 것이 본 발명의 목적이다. 또한, 본 발명에 따른 열-확전 판의 도움으로, 열-확전 판의 작은 그러나 제어 가능한 전체적인 변형을 달성할 수 있을 것이다.
또한, 본 발명의 목적은 반도체 모듈을 생성하기 위한 방법을 제안한다. 또한, 본 발명의 목적은 더 발전된 반도체 모듈을 제안하는 것이고, 그러한 반도체 모듈은 연결된 회로 운반체와 함께 열-확전 판의 작은 그러나 제어 가능한 전체적인 변형을 허용하는 극히 저-연신성을 갖는다.
본 발명에 따라, 그러한 목적은 열-확전 판 제조 방법과 관련하여 제1항의 청구 대상에 의해서, 회로 운반체를 위한 열-확전 판과 관련하여 제6항의 청구 대상에 의해서, 열-확전 판 및 적어도 하나의 회로 운반체를 포함하는 반도체 모듈을 제조하기 위한 방법과 관련하여 제15항의 청구 대상에 의해서, 그리고 열-확전 판 및 적어도 하나의 회로 운반체를 포함하는 반도체 모듈과 관련하여 제18항의 청구 대상에 의해서 달성된다.
본 발명은 회로 운반체를 위한 열-확전 판을 제조하기 위한 방법을 제안하기 위한 아이디어를 기초로 하고, 제1 팽창 계수를 가지는 제1 재료로 제조된 적어도 하나의 제1 층 및 제1 팽창 계수보다 작은 제2 팽창 계수를 가지는 제2의 저-연신성의 재료로 제조된 적어도 하나의 제2 층이 150 ℃ 내지 300 ℃의 결합 온도에서 서로 결합된다. 특히 바람직하게, 제1 재료로 제조된 제1 층을 제2 재료로 제조된 제2 층에 결합하기 위해서, 저온 소결 프로세스가 이용된다.
본 발명에 따라, 결합 재료로 제조된 적어도 하나의 제1 결합 층이 제1 층과 제2 층 사이에 형성된다.
결합 온도는, 제조된 열-확전 판을 적어도 하나의 회로 운반체에 연결할 때의 장착 온도에 실질적으로 상응한다.
본 발명에 따른 방법의 일 실시예에서, 결합 온도가 200 ℃ 내지 280 ℃, 특히 220 ℃ 내지 270 ℃, 특히 240 ℃ 내지 260 ℃, 특히 250 ℃일 수 있다.
결합 층의 결합 재료가 바람직하게, 전술한 결합 온도보다 높은 온도를 견딜 수 있는 결합을 생성할 수 있다. 바람직하게, 결합 재료는 확산 재료, 특히 은(Ag) 및/또는 은 합금 및/또는 금(Au) 및/또는 금 합금 및/또는 구리(Cu) 및/또는 구리 합금을 포함한다.
적어도 제1 층의 제1 팽창 계수를 가지는 제1 재료는 바람직하게는 구리 및/또는 구리 합금을 포함한다.
적어도 제2 층의 제2 팽창 계수를 가지는 제2의 저-연신성의 재료는 바람직하게는 니켈 합금, 특히 Invar(Fe65Ni35) 또는 Invar 36(Fe64Ni36) 또는 Kovar(Fe54Ni29Co17) 및/또는 텅스텐(W) 및/또는 철-니켈-코발트 합금(FeNiCo 합금)을 포함한다. 적어도 제2 층의 제2 재료와 관련하여 특히 바람직한 재료가 몰리브덴(Mo) 또는 몰리브덴 합금인 것으로 입증되었다.
원칙적으로, 이용되는 제2 재료는, 제1 재료의 금속보다 작은 팽창 계수를 가지는 임의 금속일 수 있다. 제1 재료가 구리 또는 구리 합금인 한, 또는 제1 층이 구리 또는 구리 합금으로 구성되는 한, 구리보다 작은 팽창 계수를 가지는 모든 금속이 제2 금속으로 적합하다.
제2 재료의 팽창 계수가 작을수록 그리고 동시에 제2 재료의 열 전도도가 클수록, 이러한 재료를 제2 재료로서 이용하기에 적합하다. 전기 전도도는 열 전도도에 물리적으로 연결된다. 그에 따라, 양호한 열 전도도 및/또는 전기 전도도뿐만 아니라 작은 열 팽창을 가지는 모든 금속이 제2 재료로서 이용하기에 또는 제2 재료 내에서 이용하기에 매우 적합하다.
이하에 기재된 표는, 6행에서, 1행에서 명명된 재료의 팽창 계수를 보여준다. 따라서, 구리보다 작은 팽창 계수를 가지는 모든 재료가 제2 재료로서의 역할을 하기에 적합하고/제2 재료로서 이용된다.
Figure pct00001
적어도 제1 층을 적어도 제2 층에 그리고 결합 층에 결합하는 것은 압력 인가에 의해서, 특히 5 MPa 내지 30 MPa, 특히 10 MPa 내지 28 MPa, 특히 25 MPa의 압력에서 실시될 수 있다.
적어도 제1 및 적어도 제2 층 그리고 적어도 하나의 결합 층을 결합하기 위한 저온 소결은 바람직하게는 150 ℃ 내지 300 ℃의 온도에서 그리고 5 MPa 내지 30 MPa의 인가 압력에서 실시된다. 특히 바람직하게는 저온 소결은 250 ℃의 온도 및 25 MPa의 압력에서 실시되고, 소결은 바람직하게는 1 내지 10 분, 예를 들어 4분의 지속시간 동안 실행된다.
열-확전 판 제조 방법에서, 결합 온도는 본질적으로, 제조된 열-확전 판을 적어도 하나의 회로 운반체에 연결할 때의 장착 온도에 상응한다. 결합 온도는 장착 온도에 정확하게 상응할 수 있다. 또한, 결합 온도가 장착 온도와 최대 20 %, 특히 최대 15 %, 특히 최대 10 %, 특히 최대 5 %만큼 다를 수 있다. 장착 온도와 결합 온도의 백분율 차이의 계산은, 켈빈(Kelvine)의 결합 온도와 켈빈의 장착 온도 사이의 차이의 계산을 기초로 이루어진다.
저온 소결을 실시하는 것 이외에, 확산 솔더링(diffusion soldering)에 의해서 열-확전 판의 개별적인 층들을 서로 결합할 수 있고, 고-융점 포인트 중간 상(high-melting-point point intermetallic phases)이 형성된다. 다른 가능성은, 열-확전 판의 개별적인 층들을 서로 접착하기 위해서 접착제를 이용하는 것이다.
바람직하게, 결합 재료가 소결 재료로서 또는 소결 재료의 성분으로서 적어도 제1 층과 적어도 제2 층 사이에 도포된다. 그에 따라, 전도성 층을 소결할 수 있는 화합물을 이용하여, 결합하고자 하는 2개의 층들 사이에 소결 결합을 형성할 수 있다. 여전히 소결 가능한 화합물이 잉크, 페이스트, 또는 층상화되고 프레스된 부분 형태의 소결 예비체(preform)의 형태로 도포될 수 있다. 소결 예비체는 금속 페이스트/금속 소결 페이스트의 도포 및 건조를 통해서 생성된다. 그러한 소결 예비체는 여전히 소결될 수 있다. 대안적으로, 호일로, 특히 금속 호일로 그리고 이러한 호일의 경우에, 특히 금속 호일로 형성하고자 하는 결합 재료를 제1 층과 제2 층 사이에 배열할 수 있다.
결합 재료를 포함하고/결합 재료로 이루어진 소결 페이스트를 인쇄, 특히 스크린 인쇄 또는 스텐실 인쇄에 의해서 제1 층 및/또는 제2 층에 도포할 수 있다. 선택적으로, 소결 페이스트/금속 소결 페이스트가, 그와 같은 소결 프로세스의 실시에 앞서서, 건조될 수 있다. 액체 상태를 거치지 않고, 소결 페이스트의 금속 입자들이 확산에 의해서 소결 중에 서로 결합되어, 적어도 제1 층과 적어도 제2 층 사이에서 단단한 금속성 결합/금속 결합을 형성하고, 이들 모두는 전류-전도 및 열-전도적이다. 특히 바람직하게, 적어도 제1 층 및 적어도 제2 층의 결합이, 은 및/또는 은 합금 및/또는 탄산은 및/또는 은 산화물을 포함하는 소결 페이스트를 이용하여 실시된다.
본 발명의 추가적인 실시예에서, 결합 층 도포 전에, 결합 층/밀봉 층의 부착을 개선하는 역할을 하는 예를 들어 전기 도금 또는 스퍼터링에 의해서 도포된 층을, 제1 층 및/또는 제2 층에, 바람직하게는 제2 층에 도포할 수 있다. 제2 층이 몰리브덴 층인 한/몰리브덴을 포함하는 한, 니켈-은 층(NiAg 층)이, 전기 도금에 의해서, 결합하고자 하는 제2 층의 측면에 도포될 수 있다. 결합 재료, 특히 은은 이러한 니켈-은 층에 특히 양호하게 부착될 수 있다.
또한, 본 발명은 회로 운반체를 위한 열-확전 판을 제안하기 위한 아이디어를 기초로 하고, 열-확전 판은 바람직하게는 본 발명에 따른 전술한 방법을 이용하여 제조된다.
본 발명에 따른 열-확전 판은:
- 제1 팽창 계수를 가지는 제1 재료로 제조된 적어도 하나의 제1 층, 및
- 제1 팽창 계수보다 작은 제2 팽창 계수를 가지는 제2의 저-연신성의 재료로 제조된 적어도 하나의 제2 층을 포함하고,
- 제1 층과 제2 층 사이에, 적어도 하나의 제1 결합 층이 형성되고, 결합 층은 확산 금속, 특히 은(Ag) 및/또는 은 합금 및/또는 금(Au) 및/또는 금 합금 및/또는 구리(Cu) 및/또는 구리 합금을 포함한다.
제1 재료는 바람직하게는 금속을 포함하거나 금속으로 이루어진다. 특히, 제1 재료가 구리를 포함하거나, 제1 재료가 구리 또는 구리 합금이다. 제2 재료가 니켈 합금, 특히 Invar(Fe65Ni35) 또는 Invar 36(Fe64Ni36) 또는 Kovar(Fe54Ni29Co17) 및/또는 텅스텐(W) 및/또는 철-니켈-코발트 합금(FeNiCo 합금)일 수 있다. 바람직하게, 제2 재료가 니켈 합금, 특히 Invar(Fe65Ni35) 또는 Invar 36(Fe64Ni36) 또는 Kovar(Fe54Ni29Co17) 및/또는 텅스텐(W) 및/또는 철-니켈-코발트 합금(FeNiCo 합금)이다.
본 발명의 특히 바람직한 실시예에서, 제2 재료가 몰리브덴(Mo)을 포함한다. 본 발명의 특히 바람직한 실시예에서, 제2 재료가 몰리브덴(Mo)이다. 또한, 제2 재료가 몰리브덴 합금을 포함하거나 몰리브덴 합금일 수 있다.
적어도 하나의 결합 층이 제1 층 및/또는 제2 층의 경계 층으로서 형성될 수 있다.
결합 층이 독립적인 가시적 층일 수 있다. 결합 재료가 본 발명에 따른 열-확전 판의 제조 중에 매우 얇게만 도포된다면, 제조된 제품 내의, 즉 제조된 열-확전 판 내의 결합 층이 제1 층 및/또는 제2 층의 경계 층으로서 구성될 수 있다. 결합 재료는, 예를 들어, 적어도 섹션 내에서, 제1 층 및/또는 제2 층 내로 확산될 수 있다.
특히 바람직하게, 결합 층의 결합 재료가 은 또는 은 합금이고, 그에 따라 은 또는 은 합금은, 결합 층이 경계 층으로서 구성되는 경우에, 제1 층 및/또는 제2 층 내로 섹션-방식으로 확산된다.
본 발명의 추가적인 실시예에서, 열-확전 판은 적어도 하나의 제3 층을 포함하고, 제3 층은 제1 재료로 이루어진다. 제3 층은 바람직하게, 결합 재료로 제조된 제2 결합 층에 의해서, 제2의 저-연신성의 재료로 제조된 제2 층에 결합된다. 그에 따라, 열-확전 판은, 2개의 결합 층에 의해서 서로 결합된 3개의 층을 포함할 수 있다.
본 발명의 추가적인 실시예에서, 열-확전 판은, 제2 재료로 제조된 적어도 하나의 제4 층을 포함할 수 있다. 제4 층은 바람직하게, 결합 재료로 제조된 제3 결합 층에 의해서, 제1 재료로 제조된 제3 층에 결합된다. 본 발명의 이러한 실시예에서, 열-확전 판은, 제1 재료 또는 제2 재료로 형성된 제4 층을 포함하고, 이러한 제4 층들은 적어도 3개의 결합 층에 의해서 서로 결합된다.
열-확전 판은 개별적인 층 및 결합 층의 대칭적 배열체(arrangement)를 포함할 수 있다. 바람직하게, 평면형 열-확전 판이 형성되도록, 개별적인 층 및 결합 층(들)의 대칭적 배열체가 구성된다. 개별적인 층의 대칭적 배열체는, 열-확전 판을 통해서 연장되는 이론적 대칭 축에 대해서, 정합되는 재료 및 층 두께를 가지는 개별적인 층 및 결합 층(들)의 대칭적 배열체가 대칭 축의 위와 아래 모두에 형성되는 것으로 이해된다. 대칭 축은, 열-확전 판의 전체 두께와 관련하여 개별적인 층의 배열체를 반분하고, 열-확전 판의 전체 두께는 개별적인 층 두께의 총합에 의해서 형성된다.
개별적인 층 및 결합 층(들)의 대칭적 배열체 형성에서, 평면형 열-확전 판을 형성할 수 있다. 열-확전 판의 개별적인 도포는, 회로 운반체가 완전히 평면적으로 장착되게 하는 표면을 요구할 수 있다. 이는, 예를 들어, 땜납이 이동되는 것을 방지할 뿐만 아니라, 회로 운반체가, 땜납에 의해서 연결되는 열-확전 판에서 "미끄러지는 것"을 방지한다. 땜납 이외의 접촉 재료가 또한 이용될 수 있다.
본 발명의 대안적인 실시예에서, 개별적인 층 및 결합 층(들)을 비대칭적으로 배열할 수 있다. 볼록하게 또는 오목하게 형성된 열-확전 판이 생성되도록, 개별적인 층 및 결합 층(들)이, 특히, 비대칭적으로 배열된다. 볼록하게 또는 오목하게 형성된 열-확전 판은 또한 곡률/곡선형 측면을 가지는 열-확전 판으로 지칭될 수 있다. 바람직하게, 열-확전 판은 제어된 볼록 또는 오목 형상을 포함한다. 다시 말해서, 곡률 최대치가 규정된다.
비대칭적인 배열체는 이론적으로 형성된 대칭 축에 의해서 가시화될 수 있다. 대칭 축은, 열-확전 판의 개별적인 층의 배열체의 전체 두께를 반분하고, 전체 두께는 개별적인 층 두께의 총합에 의해서 규정된다. 바람직하게, 열-확전 판의 곡률/볼록 또는 오목 형상은, 저-연신성의 재료인, 제2 재료로 제2 층 및/또는 제4 층을 구성 및/또는 형성하는 것에 의해서 제어된다. 바람직하게, 대칭 축이 제조된 열-확전 판의 목표로 하는 연신성의 결과가 되도록, 제2 층 및/또는 적어도 제4 층이, 모든 층 및 결합 층(들)의 전체 배열체와 관련하여, 비대칭적으로 형성된다.
각각의 적용예에 따라, 최종 냉각 후의, 저-연신성의 제2 재료의 제2 층 및/또는 적어도 제4 층의 위치 및/또는 포메이션(formation)으로 인해서, 곡선화된 열-확전 판 윤곽이 성취될 수 있다. 이를 위해서, 본 발명에 따른 열-확전 판은, 회로 운반체를 가지는 반도체 모듈을 제조하기 위한 본 발명에 따른 전술한 방법의 도움으로, 제조된다.
본 발명의 추가적인 실시예에서, 제2 층 및/또는 적어도 제4 층이 제1 재료로 제조된 층 내에 내재될 수 있다. 제1 재료로 제조된 층이 제1 층 및/또는 제3 층일 수 있다.
본 발명의 추가적인 실시예에서, 제2 층 및/또는 적어도 제4 층은 프레임과 같이 및/또는 격자와 같이 및/또는 와이어와 같이 구성된다. 바람직하게, 제2 층 및/또는 제4 층의 이러한 구성은, 각각의 층을 제1 재료로 제조된 층 내에 내재시키는 것과 조합되어, 이루어진다.
본 발명은 또한, 열-확전 판 및 적어도 하나의 반도체 구성요소를 지지하는 적어도 하나의 회로 운반체를 포함하는, 반도체 모듈을 제조하는 방법을 제안하는 아이디어를 기초로 한다. 바람직하게, 열-확전 판은 본 발명에 따른 전술한 열-확전 판이거나 본 발명에 따른 전술한 방법에 의해서 제조된 열-확전 판이다.
반도체 모듈을 제조하기 위한 본 발명에 따른 방법은 150 ℃ 내지 300 ℃의 장착 온도에서 접촉 층에 의해서 열-확전 판에 연결되는 회로 운반체를 기초로 하고, 장착 온도는 열-확전 판의 층(들)을 서로 결합하는 동안에 이용되는 결합 온도에 실질적으로 상응한다. 다시 말해서, 회로 운반체를 열-확전 판에 연결하는 동안의 장착 온도는, 열-확전 판의 제조 중에 유효한 결합 온도에 실질적으로 상응한다.
장착 온도는 결합 온도에 정확하게 상응할 수 있다. 바람직하게, 장착 온도가 결합 온도와 최대 20 %, 특히 최대 15 %, 특히 최대 10 %, 특히 최대 5 % 초과만큼 상이하지 않다. 결합 온도와 장착 온도의 백분율 차이의 계산은, 켈빈(Kelvine)의 장착 온도와 켈빈의 결합 온도 사이의 차이의 계산을 기초로 이루어진다.
장착 온도가 200 ℃ 내지 280 ℃, 특히 220 ℃ 내지 270 ℃, 특히 240 ℃ 내지 260 ℃, 특히 250 ℃일 수 있다.
회로 운반체는 바람직하게는 열-확전 판의 표면에 장착/연결되고, 그러한 표면은, 제1 재료로 이루어진, 층, 특히 제1 층 또는 제3 층에 의해서 형성된다. 표면은 또한 열-확전 판의 최상단 측면으로 지칭될 수 있다.
접촉 층은 예를 들어 소결 페이스트이다. 또한, 접촉 층이 접착제 층 또는 땜납 층일 수 있다.
본 발명의 일 실시예에서, 열-확전 판의 층들의 결합 및 열-확전 판에 대한 회로 운반체의 연결이 동시에 실행될 수 있다. 이러한 실시예에서, 연결하고자 하는 모든 층, 결합 층(들)뿐만 아니라 회로 운반체가 서로의 상단에 배열되고, 예를 들어, 저온 소결 프로세스에 의해서 서로 동시에 연결된다.
열-확전 판을 제조하기 위한 본 발명에 따른 방법과 반도체 모듈을 제조하기 위한 본 발명에 따른 방법을 조합함으로써, 열-확전 판의 규정된 볼록 또는 오목 변형, 다시 말해서 규정된 곡률 최대치가 생성되는 방식으로, 층 및 결합 층(들)의 비대칭적인 배열체를 가지는 열-확전 판을 제조할 수 있다. 개별적인 층 및 연결 층(들)이 서로에 대해서 비대칭적으로 배열된다. 비대칭성은 층의 수 및/또는 층 두께에 의해서 제어될 수 있다.
층 및 결합 층(들)의 비대칭적인 배열체는, 열-확전 판과 회로 운반체의 장착 온도에 본질적으로 상응하는 결합 온도에서 함께 결합된다.
다음에, 기재 판을 열-확전 판에 연결하는 것이 실행된다. 이는, 제조된 비대칭적인 열-확전 판이 재가열될 때, 오목 또는 볼록 변형이 감소되고, 그리고 열-확전 판을 기재 판에 연결한 후에, 요건에 적합한 새로운 응력 평형에서 온도-안정적 최종 형상을 갖는다는 것을 보여준다. 온도-안정적 최종 형상은 규정된 곡률 최대치일 수 있다. 규정된 곡률 최대치가 예를 들어 100 ㎛이다.
또한, 본 발명은 반도체 모듈 제안의 아이디어를 기초로 하고, 반도체 모듈은 바람직하게는 본 발명에 따른 전술한 방법에 의해서 제조된다. 반도체 모듈은 열-확전 판, 및 적어도 하나의 반도체 구성요소를 지지하는 적어도 하나의 회로 운반체를 포함한다. 열-확전 판은 바람직하게는 본 발명에 따른 열-확전 판이거나 본 발명에 따른 전술한 방법에 의해서 제조된 열-확전 판이다.
회로 운반체는 바람직하게는 DCB(직접적 구리 결합) 기재로서 구성된다. 특히, 회로 운반체는 알루미늄 산화물(Al2O3) 및/또는 알루미늄 질화물(AlN) 및/또는 규소 질화물(Si3N4) 및/또는 지르코니아 인성 강화 알루미나(ZTA)로 제조된 기재 판으로서 구성된다. 이러한 종류의 회로 운반체는 비교적 작은 팽창 계수를 갖는다.
본 발명의 추가적인 실시예에서, 반도체 모듈의 열-확전 판이 냉각기에 연결될 수 있고, 열-전도 페이스트가 바람직하게는 열-확전 판과 냉각기 사이에 형성된다. 열-확전 판을 냉각기 상에 장착하는 것은, 열-확전 판을 통해서 냉각기로, 주위로 반도체 모듈의 전력 손실(power loss)의 집중적이고 필요한 냉각을 허용한다. 이러한 배열체에서, 가능한 경우에 공기 간극 또는 공기 함입이 없이, 열-확전 판이 냉각기의 표면에, 특히 장착 판에, 형상-결합되는 것이 중요하다. 바람직하게, 열-전도 페이스트, 특히 플라스틱 열-전도 페이스트가 그에 따라 열-확전 판과 냉각기의 표면/냉각기의 장착판 사이에 형성된다. 열-전도 페이스트가 열-확전 판과 냉각기의 표면/장착 판 사이에서 가능한 한 얇게 그리고 공기 함입이 없이 도포된다.
바람직하게, 열-확전 판의 곡률이 단지 작다. 본 발명에 따른 열-확전 판의 도움으로/전술한 방법의 도움으로, 작은 또는 정확하게 규정된 곡률을 가지는 열-확전 판이 제조될 수 있다.
열-확전 판은 바람직하게, 그 곡선형 측면으로, 냉각기의 장착 판/표면 상에 장착된다. 회로 운반체가 위에 장착된 열-확전 판이, 예를 들어, 나사에 의해서 냉각기 상으로 또는 냉각기에 대하여 가압될 수 있다. 바람직하게, 가압은 서서히 증가되는 장력하에서 그리고 선택된 압력 위치에서 실행된다. 열-확전 판의 오목한 또는 볼록한 성형 또는, 다시 말해서, 곡선형 성형은 초기에 최대 접촉 압력이 냉각기의 중심에 인가되게 하고, 장착 압력이 상승됨에 따라, 열-전도 페이스트가 내측으로부터 외측으로 서서히 압착된다. 바람직하게, 이는 열-확전 판과 냉각기의 표면/냉각기의 장착 판 사이의 간극이 열-전도 페이스트로 충진되게 한다. 이러한 장착 과정을 이용하여 잉여 열-전도 페이스트를 제거할 수 있다. 그에 따라, 열-확전 판과 냉각기의 표면/냉각기의 장착 판 사이의 유해한 열-전도 페이스트의 축적이 방지된다.
이러한 방식으로, 열적으로 유리한 형상-결합 및 동시에 해제 가능한 연결이 열-확전 판과 냉각기 사이에서 생성된다.
이제, 예시적인 실시예로서 첨부된 개략적 도면을 참조하여 본 발명을 더 구체적으로 설명할 것이다.
도 1a는 제1 실시예의 열-확전 판의 개별적인 층의 배열체를 도시한다.
도 1b는 도 1a의 열-확전 판을 결합된 상태에서 도시한다.
도 2a는 제2 실시예의 본 발명에 따른 열-확전 판의 개별적인 층의 배열체를 도시한다.
도 2b는 제3 실시예의 본 발명에 따른 열-확전 판의 개별적인 층의 배열체를 도시한다.
도 3a 및 도 3b는 본 발명에 따른 열-확전 판의 추가적인 실시예를 도시한다.
도 4a 및 도 4b는 미연결 상태 및 연결 상태에서 제1 실시예의 회로 운반체를 가지는 본 발명에 따른 열-확전 판의 개별적인 층의 배열체를 도시한다.
도 5a 및 도 5b는 미연결 상태 및 연결 상태에서 추가적인 실시예의 회로 운반체를 가지는 본 발명에 따른 열-확전 판의 개별적인 층의 배열체를 도시한다.
도 6은 추가적인 실시예의 회로 운반체를 가지는 본 발명에 따른 열-확전 판의 개별적인 층의 배열체를 도시한다.
도 7a 및 도 7b는 미연결 상태 및 연결 상태에서 추가적인 실시예의 회로 운반체를 가지는 본 발명에 따른 열-확전 판의 개별적인 층의 배열체를 도시한다.
도 8a 내지 도 8c는 여러 실시예에서 열-확전 판 및 그 위에 배열된 회로 운반체의 볼록 포메이션을 도시한다.
도 9는 냉각기에 연결된 반도체 모듈을 도시한다.
이하에서, 동일한 그리고 기능적으로 동일한 부분이 동일한 참조 심볼로 표시되어 있다.
도 1a는 통상적인 열-확전 판(10)(도 1b 참조)의 개별적인 층을 도시한다. 따라서, 제조하고자 하는 열-확전 판은 제1 재료(M1)로 제조된 제1 층(20), 제2 재료(M2)로 제조된 제2 층(30), 및 제1 재료(M1)로 또한 제조된 제3 층(25)을 포함한다. 재료(M1)는 바람직하게는 금속, 특히 구리 또는 구리 합금이다. 다른 한편으로, 재료(M2)는, 제1 재료(M1)의 제1 팽창 계수보다 작은 제2 팽창 계수를 가지는 저-연신성의 재료이다. 제2 재료(M2)가 니켈 합금, 특히 Invar 또는 Invar 36 또는 Kovar 및/또는 텅스텐 및/또는 철-니켈-코발트 합금일 수 있다. 본 실시예에서, 재료(M2)는 몰리브덴이다.
결합 재료(VM)의 제1 결합 층(40)이 제1 층(20)과 제2 층(30) 사이에 제공된다. 결합 재료(VM)의 제2 결합 층(41)이 제2 층(30)과 제3 층(25) 사이에 제공된다. 결합 층(40 및 41)의 결합 재료(VM)는 층(20, 25 및 30) 사이에 결합을 생성하고, 이러한 결합은 결합 온도 초과의 온도를 견딘다. 바람직하게, 결합 층은 확산 금속, 특히 은 및/또는 은 합금 및/또는 금 및/또는 금 합금 및/또는 구리 및/또는 구리 합금을 포함한다.
바람직하게는 결합 층은 소결 층, 특히 소결 페이스트로 형성된다. 바람직하게는 지명된 확산 금속 중 하나를 포함하는 이러한 소결 페이스트는, 예를 들어, 인쇄 프로세스에 의해서 도포될 수 있다.
바람직하게, 층(20, 25 및 30)은, 150 ℃ 내지 300 ℃의 결합 온도에서 저온 방법에 의해서 서로 결합된다. 특히 바람직하게, 결합 온도가 250 ℃이다. 결합 층(40 및 41)의 도움으로 층(20, 25 및 30)을 결합시키기 위한 결합 온도는, 제조된 열-확전 판(10)을 피장착 회로 운반체에 연결하는 동안의 장착 온도에 실질적으로 상응한다.
도 1b는 제조된 열-확전 판(10)을 도시한다. 결합 층(40 및 41)이 인식될 수 있다. 결합 층(40 및 41)이 제1 층(20), 제3 층(25) 및 제2 층(30)의 경계 층으로서 설계될 수 있다.
제1 층(20)을 제2 층(30) 및 제3 층(25)에 결합하는 것은 바람직하게는 압력 인가에 의해서, 특히 5 MPa 내지 30 MPa, 특히 10 MPa 내지 28 MPa, 특히 25 MPa의 압력에서 실시될 수 있다.
도 1a 및 도 1b로부터 인식될 수 있는 바와 같이, 제1 층(20)의 층 두께(d1), 제2 층(30)의 두께(d2) 및 제3 층(25)의 두께(d3)가 동일하다. 도 1b에 도시된 대칭 축(S)의 도움으로, 열-확전 판(10)이 개별적인 층(20, 25 및 30)뿐만 아니라 결합 층(40 및 41)으로 대칭적으로 구축된다는 것이 확인될 수 있다. 대칭 축(S)은 열-확전 판(10)의 전체 두께(D)를 반분한다. 전체적인 두께(D)는 층 두께(d1, d2 및 d3)의 총합에 의해서 형성된다. 대칭 축(S)의 위 및 아래에서, 열-확전 판(10)의 대칭적인 구조가 명확하다. 그러한 열-확전 판의 이용은 열-확전 판(10)의 평면형 구조/평면형 성형을 허용한다.
대조적으로, 도 2a는 개별적인 층(20, 25 및 30) 및 결합 층(40 및 41)의 비대칭적인 배열체를 도시한다. 개별적인 층(20, 25 및 30)의 재료 및 결합 선택사항과 관련하여, 도 1a 및 도 1b를 참조한 전술한 설명을 참조하여야 한다.
제1 층(20)의 층 두께(d1)가 제2 층(30)의 층 두께(d2) 뿐만 아니라 제3 층(25)의 층 두께(d3)보다 두껍다는 것을 볼 수 있다. 열-확전 판(10)의 전체적인 두께(D)를 반분하는 표시된 대칭 축(S)은, 형성하고자 하는 열-확전 판(10)이 대칭 축(S) 위 및 아래에서 개별적인 층의 비대칭적인 배열체를 포함한다는 것을 보여준다. 바람직하게, 층 두께(d1)는 0.2 mm 내지 3.0 mm인 반면, 층 두께(d2)는 0.1 mm 내지 2.0 mm이다. 제1 결합 층(40) 및/또는 제2 결합 층(41)의 두께는 예를 들어 1 ㎛ 내지 50 ㎛이다. 층 두께(d3)는 0.2 mm 내지 3.0 mm일 수 있다.
대조적으로, 도 2b는 개별적인 층(20, 25, 26, 30, 35) 및 결합 층(40, 41, 42, 43)의 대칭적 구조/대칭적 배열체를 도시한다. 제조하고자 하는 열-확전 판(10)이 또한 제2의 저-연신성의 재료(M2)로 제조된 2개의 층을 포함할 수 있다는 것이 인식될 수 있다. 이들은 제2 층(30) 및 제4 층(35)이다. 제2 층(30) 및 제4 층(35)의 위와 아래에, 각각 제1 층(20), 제3 층(25)뿐만 아니라 제5 층(26)인, 제1 재료(M1)의 층이 각각 제공된다. 제1 재료(M1)로 이루어진 개별적인 층 즉, 층(20, 25 및 26)은, 결합 층(40, 41, 42 및 43)에 의해서, 제2의 저-연신성의 재료(M2)로 이루어진 층, 즉 제2 층(30) 및 제4 층(35)에 결합된다. 결합 층(40, 41, 42 및 43)은 바람직하게는 동일한 결합 재료(VM)를 포함한다. 바람직하게, 이는, 예를 들어 은 및/또는 은 산화물 및/또는 탄산은을 포함하는, 소결 재료, 특히 소결 페이스트이다.
표시된 대칭 축(S)은, 도 2b에 도시된 실시예가 층(20, 25, 26, 30, 35) 및 결합 층(40 내지 43)의 대칭적 배열체를 나타낸다는 것을 보여준다. 열-확전 판(10)의 도움으로, 도 2b에 도시된 바와 같이, 바람직하게는 구리로 이루어진 가장자리 층(20 및 26)의 연신 감소를 달성할 수 있다. 이는, 저-연신성의 재료, 특히 몰리브덴으로 이루어진, 2개의 이격된 층(20 및 35)의 도움으로 이루어진다.
도 3a는 열-확전 판(10)의 추가적인 실시예를 도시한다. 여기에서, 제2 층(30)은 격자로서 구성된다. 격자는, 상단으로부터 제1 층(20)의 제1 측면(15)으로 볼 때, 가시적일 수 있다. 제2 층(30)은 제1 재료(M1)로 제조된 제1 층(20) 내에 내재된다. 반-원형 함몰부(22)가 열-확전 판(10)의 제1 측면(15)에 대향되는 측면(16) 상에 형성된다.
열-확전 판(10)의 도 3b에 도시된 실시예에 따라, 제2 층(30)이 제1 층(20) 내에 내재되는 것이 다시 제공된다. 열-확전 판(10)의 제1 측면(15)에 대향되는 측면(16) 상에서, 함몰부(22) 및 돌부(23) 모두가 형성된다. 제2 층(30)은 상부 부분(36) 및 하부 부분(37)으로부터 형성된다. 하부 부분(37)은 와이어와 유사하게 형성된다. 와이어의 횡단면이 인식될 수 있다. 하부 부분(37)의 와이어가 돌부(23) 내에 배치된다. 대조적으로, 상부 부분(36)은 판과 같이 성형되나, 제1 층(20)보다 좁은 폭을 갖는다.
도 4a에서, 제조하고자 하는 개별적인 층/반도체 모듈의 구성요소가 도시되어 있다. 그에 따라, 열-확전 판(10)은 제1 재료(M1)의 제1 층(20) 및 제2 재료(M2)의 제2 층(30)으로 형성된다. 결합 층(40)은 제1 층(20)과 제2 층(30) 사이에 형성된다. 이러한 결합 층은 바람직하게, 결합 재료(VM) 즉, 은을 포함하는 소결 층이다.
제2 층(30)의 제1 측면(31) 상에, 결합-개선 층(50)이 도포된다. 제2 층(30)의 제1 측면(31)은 제1 층(20)에 대면되는 제2 층(30)의 측면이다. 결합-개선 층(50)은 바람직하게는 전기도금에 의해서 제2 층(30) 상에 도포된다. 결합-개선 층(50)은 예를 들어 니켈-은 층이다. 결합-개선 층(50)의 도움으로, 제2 층(30)과 결합 층(40) 사이의 부착이 개선될 수 있다. 결합된 상태(도 4b 참조)에서, 조합된 결합 층(45)이 생성된다. 결합 층(40) 및 결합-개선 층(50)은 저온 소결 프로세스를 이용하여 함께 가압되고, 그에 따라 조합된 결합 층(45)이 형성된다.
도 4b의 표시된 대칭 축(S)은, 열-확전 판(10)이 비대칭적 구조를 갖는다는 것을 인식하는데 도움을 준다. 대칭 축(S)과 관련하여, 선행 설명이 적용된다. 비대칭적 구조는 제1 층(20) 및 제2 층(30)의 상이한 층 두께들에 의해서 달성된다. 제1 층(20)의 층 두께(d1)는 제2 층(30)의 층 두께(d2)보다 두껍다.
회로 운반체(80)는 예를 들어 소위 DCB 기재이다. 이는 알루미늄 산화물 및/또는 규소 질화물 및/또는 지르코니아-인성 강화 알루미나로 제조된 기재 판으로서 구성될 수 있다.
회로 운반체(80)를 열-확전 판(10)에 연결하기 위해서 접촉 층(60)이 제공된다. 이러한 접촉 층(60)은 예를 들어 소결 페이스트일 수 있다. 또한, 접촉 층(60)이 접착제 층 또는 땜납 층일 수 있다. 회로 운반체(80)는, 접촉 층(60)에 의해서, 회로 운반체(80)에 대면되는 열-확전 판(10)의 측면(15)에 부착된다. 회로 운반체(80)에 연결하고자 하는 열-확전 판(10)의 표면(15)은 제1 층(20)의 제1 측면(15)이고, 제1 층(20)의 제1 측면(15)은 제2 층(30)으로부터 멀어지는 쪽으로 대면되도록 구성된다.
회로 운반체(80)를 열-확전 판(10)에 연결하는 것은 150 ℃ 내지 300 ℃의 장착 온도를 배열체에 인가하는 것에 의해서 실행되고, 장착 온도는, 열-확전 판(10)의 층(20 및 30)을 결합할 때의 결합 온도에 실질적으로 상응한다. 양 층(20 및 30)뿐만 아니라 회로 운반체(80)가 단일 단계에서 즉, 동시에 함께 연결될 수 있다.
도 4a 및 도 4b에 도시된 본 발명의 실시예는, 회로 운반체(80)에 연결될 수 있는, 열-확전 판(10)과 관련된 가능한 한 가장 작은 열 적층체(thermal stack)를 나타낸다.
도 5a 및 도 5b는 또한 열-확전 판(10)의 비대칭적인 구조를 도시한다. 도 4a 및 도 4b의 실시예와 대조적으로, 열-확전 판(10)은 여기에서 제1 층(20), 제2 층(30) 및 제3 층(25)으로 이루어진다. 제1 층(20) 및 제3 층(25)은 제1 재료(M1)를 포함한다. 재료는 바람직하게는 구리이다. 층 두께(d1 및 d3)가 상이한 이러한 2개의 층들(20 및 25) 사이에서, 제2 재료(M2)의 제2 층(30)이 형성된다. 제2 재료(M2)는 저-연신성의 재료로 구성되고/제2 재료(M2)의 팽창 계수는 제1 재료(M1)의 팽창 계수보다 작다. 비대칭적인 열-확전 판(10)은 다시 그 위에 형성된 회로 운반체(80)를 가지고, 그에 따라, 반도체 구성요소(90)(미도시)와 함게, 반도체 모듈(100)을 형성한다.
도 6에 도시된 반도체 모듈의 실시예는 또한 비대칭적인 열-확전 판(10)을 기초로 한다. 구리와 같은 제1 재료(M1)의 제1 층(20)이, 제2의 저-연신성의 재료(M2)의 제2 층(30)에 결합된다. 이를 위해서, 결합 층(40)이 2개의 층(20 및 30) 사이에 제공된다. 제1 층(20)의 층 두께(d1)는 제2 층(30)의 층 두께(d2)의 6배이다. 다시, 회로 운반체(80)는 접촉 층(60)의 도움으로 제1 층(20)의 제1 측면(15)에 부착될 수 있다.
제2 층(30)은 또한 제1 층(20)보다 좁은 폭을 갖는다. 제2 층(30)의 폭은 접촉 층(60)의 폭에 대략적으로 상응한다.
도 7a 및 도 7b에 도시된 실시예에서, 열-확전 판(10) 및 회로 운반체(80)로 이루어진 추가적인 배열체가 도시되어 있다. 도 7a는 2개의 구성요소를 미연결 상태에서 도시한다.
열-확전 판(10)은 제1 층(20)뿐만 아니라 제2 층(30)을 포함한다. 제2 층(30)은, 제1 재료(M1)로 이루어진 제1 층(20) 내에 내재된다. 그에 따라, 기하형태적으로 더 작은 층(30)이 제1 층(20)의 중공부 내로 배치되고, 결합 층(40)에 의해서 연결된다. 제2 층(30)의 폭(b1)은 접촉 층(60)의 폭(b2)에 실질적으로 상응한다. 회로 운반체(80), 특히 접촉 층(60)이 제2 층(30)과 동일한 크기 및 형태로(congruently) 구성되도록, 회로 운반체(80)가 제2 층(30) 위에 배열된다.
열-확전 판(10)은 또한 상승된 편평부(plateau)(29)를 포함한다. 회로 운반체(80)는 이러한 편평부(29) 상에서 최상단 측면(15)에 부착될 수 있다. 상승된 편평부(29)는 장착 보조부로서의 역할을 할 수 있다. 또한, 이러한 편평부(29)는 열-확전 판(10)의 개별적인 층의 비대칭적인 배열체에 기여한다. 편평부는, 예를 들어, 도 6에 도시된 층(20 및 30)을 함께 가압하는 것에 의해서 생성될 수 있다.
도 8a는 반도체 모듈(100)을 도시하고, 열-확전 판(10)은 오목 형상을 갖는다. 열-확전 판(10)의 오목 형상은 열-확전 판(10)의 비대칭적인 구조의 결과이다. 제3 층(25)의 층 두께(d3)는 제1 층(20)의 층 두께(d1)보다 얇고, 그에 따라 열-확전 판(10)은 일반적으로 제3 층(25)의 방향으로 굽혀진다. 반도체 구성요소(90)가 부착된 회로 운반체(80)가 열-확전 판(10)의 제1 층의 제1 측면(15)에, 즉 열-확전 판(10)의 최상단 측면(15)에 연결된다. 열-확전 판(10)의 오목 형상으로 인해서 생성되는 요홈부(70)가 회로 운반체(80)의 중앙 위치를 표시하도록, 회로 운반체(80)가 열-확전 판(10)에 연결된다.
도 8b는 추가적인 반도체 모듈(100)을 도시한다. 이러한 실시예에서, 열-확전 판(10)은 냉각 핀(cooling fin)(110)을 포함한다. 다른 면에서, 도 8b의 반도체 모듈(100)의 구조는 도 8a에 도시된 실시예의 구조와 동일하다.
도 8c는, 열-확전 판(10)이 많은 수의 오목 중공부를 포함할 수 있고 그에 의해서 도시된 예에서 3개의 요홈부(70)를 형성할 수 있다는 것을 보여주고, 3개의 회로 운반체(80) 각각은 제1 층(20)의 제1 측면(15) 상의 요홈부(70)에 대해서 중앙에 배열된다. 열-확전 판(10)의 오목 중공부/곡선형 측면(75)이 형성되고, 제2 층(30)의 3개의 부분은 제1 재료(M1)로 이루어진 제1 층(20) 내에 내재된다. 곡선형 측면/요홈부(70)가 각각의 제2 층(30)의 위치의 위/아래에 형성되도록, 제2 층(30)이 배열된다.
3개의 상호 독립적인 반도체 모듈(100)이 형성되도록, 도 8c의 배열체를 분할할 수 있을 것이다.
도 9는, 오목하게 성형된 열-확전 판(10), 회로 운반체(80), 냉각기(120), 및 회로 운반체(80) 상에 배치되고 그에 연결된 반도체 구성요소(90)를 포함하는, 반도체 모듈(100)을 도시한다. 열-전도 페이스트(130)가 열-확전 판(10)과 냉각기(120) 사이에 도포된다. 열-전도 페이스트(130)는 바람직하게, 가능한 한 얇게 도포되고 열-확전 판(10)과 냉각기(120) 사이에 함입 공기를 가지지 않는, 플라스틱 페이스트이다. 곡선형 측면(75)/요홈부(70)에 대향되는 열-확전 판(10)의 측면이 냉각기(120)의 표면(125) 상으로 장착된다.
열-확전 판(10)은, 클램핑 장치로서 작용하는 나사(140)의 도움으로, 냉각기(120)의 표면(125) 상으로 가압된다. 장착 압력이 높아짐에 따라, 열-전도 페이스트(130)가 내측으로부터 외측으로 압착되고, 이러한 방식으로 열-확전 판(10)과 냉각기(120)의 표면(125) 사이의 간극을 충진한다.
도 9는 단지 부분적으로 장착된 상태를 도시한다. 완전 장착 상태에서, 열-확전 판(10)은 바람직하게는 냉각기(120)의 표면(125)에 대해서 완전히 지지된다. 거친 표면(125) 또는 열-확전 판(10) 및 냉각기(120)의 윤곽 오류가 열-전도 페이스트(130)에 의해서 보상된다. 도시된 냉각기(120)는 소위 공기 냉각기이다.
10 열-확전 판
15 제1 층의 제1 측면
16 열-확전 판의 측면
20 제1 층
22 함몰부
23 돌부
25 제3 층
26 제4 층
29 편평부
30 제2 층
31 제3 층의 제1 측면
35 제4 층
36 상부 부분
37 하부 부분
40 제1 결합 층
41 제2 결합 층
42 제3 결합 층
43 제4 결합 층
45 조합된 결합 층
50 결합-개선 층
60 접촉 층
70 요홈부
75 곡선형 측면
80 회로 운반체
90 반도체 구성요소
100 반도체 모듈
110 냉각 핀
120 냉각기
125 냉각기 표면
130 열-전도 페이스트
140 나사
b1 제2 층의 폭
b2 접촉 층의 폭
d1 제1 층의 층 두께
d2 제2 층의 층 두께
d3 제3 층의 층 두께
d4 제4 층의 층 두께
d5 제5 층의 층 두께
D 열-확전 판의 전체적인 두께
M1 제1 재료
M2 제2 재료
S 대칭 축
VM 결합 재료

Claims (20)

  1. 회로 운반체(80)용 열-확전 판(10)을 제조하기 위한 방법에 있어서,
    150 ℃ 내지 300 ℃의 결합 온도에서, 특히 저온 소결 프로세스에 의해서,
    제1 팽창 계수를 가지는 제1 재료(M1)로 제조된 적어도 하나의 제1 층(20), 및
    제1 팽창 계수보다 작은 제2 팽창 계수를 가지는 제2의 저-연신성의 재료(M2)로 제조된 적어도 하나의 제2 층(30)이 서로 결합되고,
    결합 재료(VM)의 적어도 하나의 제1 결합 층(40)이 상기 제1 층(20)과 상기 제2 층(30) 사이에 형성되고, 상기 결합 온도는, 상기 제조된 열-확전 판(10)을 적어도 하나의 회로 운반체(80)에 연결하는 동안의 장착 온도에 실질적으로 상응하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 결합 온도가 200 ℃ 내지 280 ℃, 특히 220 ℃ 내지 270 ℃, 특히 240 ℃ 내지 260 ℃, 특히 250 ℃인 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 결합 층(40, 41, 42, 43)의 결합 재료(VM)는, 결합 온도 초과의 온도를 견딜 수 있는 결합을 생성하고, 확산 금속, 특히 은(Ag) 및/또는 은 합금 및/또는 금(Au) 및/또는 금 합금 및/또는 구리(Cu) 및/또는 구리 합금을 포함하는 것을 특징으로 하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 재료(M1)가 금속, 특히 구리(Cu) 또는 구리 합금을 포함하고, 상기 제2 재료(M2)가 니켈 합금, 특히 Invar(Fe65Ni35) 또는 Invar 36(Fe64Ni36) 또는 Kovar(Fe54Ni29Co17) 및/또는 텅스텐(W) 및/또는 철-니켈-코발트 합금(FeNiCo 합금), 특히 바람직하게는 몰리브덴(Mo)을 포함하는 것을 특징으로 하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 적어도 제1 층(20)을 상기 적어도 제2 층(30) 및 상기 적어도 제1 결합 층(40)에 결합하는 것은 압력 인가에 의해서, 특히 5 MPa 내지 30 MPa, 특히 10 MPa 내지 28 MPa, 특히 25 MPa의 압력에서 실시되는 것을 특징으로 하는 방법.
  6. 특히 제1항 내지 제5항 중 어느 한 항에 따른 방법에 의해서 제조되는 회로 운반체(80)용 열-확전 판(10)으로서:
    - 제1 팽창 계수를 가지는 제1 재료(M1)로 제조된 적어도 하나의 제1 층(20),
    - 상기 제1 팽창 계수보다 작은 제2 팽창 계수를 가지는 제2의 저-연신성의 재료(M2)로 제조된 적어도 하나의 제2 층(20)을 포함하고,
    - 적어도 하나의 제1 결합 층(40)이 상기 제1 층(20)과 상기 제2 층(30) 사이에 형성되고, 상기 결합 층(40)은 확산 금속, 특히 은(Ag) 및/또는 은 합금 및/또는 금(Au) 및/또는 금 합금 및/또는 구리(Cu) 및/또는 구리 합금을 포함하는, 열-확전 판(10).
  7. 제6항에 있어서,
    상기 적어도 제1 결합 층(40)이 상기 제1 층(20) 및/또는 상기 제2 층(30)의 경계 층으로서 구성되는 것을 특징으로 하는 열-확전 판(10).
  8. 제6항 또는 제7항에 있어서,
    상기 제1 재료(M1)가, 특히 구리(Cu) 또는 구리 합금을 포함하고, 상기 제2 재료(M2)가 니켈 합금, 특히 Invar(Fe65Ni35) 또는 Invar 36(Fe64Ni36) 또는 Kovar(Fe54Ni29Co17) 및/또는 텅스텐(W) 및/또는 철-니켈-코발트 합금(FeNiCo 합금), 특히 바람직하게는 몰리브덴(Mo)을 포함하는 것을 특징으로 하는 열-확전 판(10).
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    결합 재료(VM)의 제2 결합 층(41)에 의해서 제2의 저-연신성의 재료(M2)의 제2 층(30)에 결합되는, 제1 재료(M1)의 적어도 하나의 제3 층(25)을 특징으로 하는 열-확전 판(10).
  10. 제9항에 있어서,
    결합 재료(VM)의 제3 결합 층(42)에 의해서 제1 재료(M1)의 제3 층(25)에 결합되는, 제2 재료(M2)의 적어도 하나의 제4 층(35)을 특징으로 하는 열-확전 판(10).
  11. 제6항 내지 제10항 중 어느 한 항에 있어서, 특히 제9항 또는 제10항에 있어서,
    특히 평면형 열-확전 판(10)이 형성되게 하는, 개별적인 층(20, 25, 26, 30, 35) 및 결합 층(들)(40, 41, 42, 43)의 대칭적인 배열체를 특징으로 하는 열-확전 판(10).
  12. 제6항 내지 제10항 중 어느 한 항에 있어서, 특히 제9항 또는 제10항에 있어서,
    특히 볼록하게 또는 오목하게 성형된 열-확전 판(10)이 형성되게 하는, 개별적인 층(20, 25, 26, 30, 35) 및 결합 층(들)(40, 41, 42, 43)의 비대칭적인 배열체를 특징으로 하는 열-확전 판(10).
  13. 제6항 내지 제12항 중 어느 한 항에 있어서,
    상기 제2 층(30) 및/또는 상기 제4 층(35)이 상기 제1 재료(M1)의 층(20, 25, 26) 내에 내재되는 것을 특징으로 하는 열-확전 판(10).
  14. 제6항 내지 제13항 중 어느 한 항에 있어서,
    상기 제2 층(30) 및/또는 상기 제4 층(35)이 프레임과 같이 및/또는 격자와 같이 및/또는 와이어와 같이 성형되는 것을 특징으로 하는 열-확전 판(10).
  15. 특히 제6항 내지 제14항 중 어느 한 항에 따른 열-확전 판(10) 또는 제1항 내지 제5항 중 어느 한 항에 따른 방법에 의해서 제조된 열-확전 판, 및 적어도 하나의 반도체 구성요소(90)를 지지하는 적어도 하나의 회로 운반체(80)를 포함하는, 반도체 모듈(100)을 제조하기 위한 방법에 있어서,
    상기 회로 운반체(80)가, 접촉 층(60)에 의해서, 150 ℃ 내지 300 ℃의 장착 온도에서 상기 열-확전 판(10)에 연결되고, 상기 장착 온도는, 상기 열-확전 판(10)의 층(20, 25, 26, 30, 35, 40, 41, 42, 43)이 함께 결합되는 결합 온도에 본질적으로 상응하는 것을 특징으로 하는 방법.
  16. 제15항에 있어서,
    상기 열-확전 판(10)의 층(20, 25, 26, 30, 35, 40, 41, 42, 43)의 결합 및 상기 열-확전 판(10)에 대한 상기 회로 운반체(80)의 결합이 동시에 실행되는 것을 특징으로 하는 방법.
  17. 제15항 또는 제16항에 있어서,
    상기 장착 온도가 200 ℃ 내지 280 ℃, 특히 220 ℃ 내지 270 ℃, 특히 240 ℃ 내지 260 ℃, 특히 250 ℃인 것을 특징으로 하는 방법.
  18. 특히 제15항 내지 제17항 중 어느 한 항에 따라 제조된 반도체 모듈(100)로서,
    제6항 내지 제14항 중 어느 한 항에 따른 열-확전 판(10) 또는
    제1항 내지 제5항 중 어느 한 항에 따른 방법에 의해서 제조된 열-확전 판(10), 및
    적어도 하나의 반도체 구성요소(90)를 지지하는 적어도 하나의 회로 운반체(80)를 포함하는, 반도체 모듈(100).
  19. 제18항에 있어서,
    상기 회로 운반체(80)가, 알루미늄 산화물(Al2O3) 및/또는 알루미늄 질화물(AlN) 및/또는 규소 질화물(Si3N4) 및/또는 지르코니아 인성 강화 알루미나(ZTA)로부터, DCB 기재로서 구성되는 것을 특징으로 하는 반도체 모듈(100).
  20. 제18항 또는 제19항에 있어서,
    상기 열-확전 판(10)이 냉각기(120)에 연결되고, 열-전도 페이스트(130)가 바람직하게는 상기 열-확전 판(10)과 상기 냉각기(120) 사이에 형성되는 것을 특징으로 하는 반도체 모듈(100).
KR1020187021209A 2016-02-19 2017-02-09 열-확전 판 제조 방법, 열-확전 판, 반도체 모듈 제조 방법 및 반도체 모듈 KR20180097703A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16156488.5 2016-02-19
EP16156488.5A EP3208841B1 (de) 2016-02-19 2016-02-19 Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
PCT/EP2017/052862 WO2017140571A1 (de) 2016-02-19 2017-02-09 Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul

Publications (1)

Publication Number Publication Date
KR20180097703A true KR20180097703A (ko) 2018-08-31

Family

ID=55405191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187021209A KR20180097703A (ko) 2016-02-19 2017-02-09 열-확전 판 제조 방법, 열-확전 판, 반도체 모듈 제조 방법 및 반도체 모듈

Country Status (7)

Country Link
US (1) US20210202350A1 (ko)
EP (1) EP3208841B1 (ko)
JP (1) JP2019508250A (ko)
KR (1) KR20180097703A (ko)
CN (1) CN108701665A (ko)
TW (1) TWI648115B (ko)
WO (1) WO2017140571A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110170719A (zh) * 2018-12-11 2019-08-27 苏州赛特锐精密机械配件有限公司 一种可伐合金与钨铜合金联接的方法
JP6786090B2 (ja) * 2019-03-11 2020-11-18 ザ グッドシステム コーポレーション 放熱板材
JP7255397B2 (ja) 2019-07-10 2023-04-11 株式会社デンソー 電子装置
US11587799B2 (en) * 2019-12-02 2023-02-21 Applied Materials, Inc. Methods and apparatus for processing a substrate
JP6871524B1 (ja) * 2020-03-23 2021-05-12 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール
US11582866B1 (en) 2021-07-22 2023-02-14 Toyota Motor Engineering & Manufacturing North America, Inc. Systems including a power device-embedded PCB directly joined with a cooling assembly and method of forming the same
CN114029354A (zh) * 2021-10-19 2022-02-11 武汉理工大学 一种可控直径比Kovar合金包裹Cu芯复合棒材挤压装置及其制备工艺

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN168174B (ko) * 1986-04-22 1991-02-16 Siemens Ag
US5156923A (en) * 1992-01-06 1992-10-20 Texas Instruments Incorporated Heat-transferring circuit substrate with limited thermal expansion and method for making
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
JP4770533B2 (ja) * 2005-05-16 2011-09-14 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2008010703A (ja) * 2006-06-30 2008-01-17 Fuji Electric Holdings Co Ltd 半導体装置の部品間接合方法
JP2010192701A (ja) * 2009-02-18 2010-09-02 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法
JP2011139000A (ja) * 2010-01-04 2011-07-14 Denki Kagaku Kogyo Kk パワーモジュール構造体及びその製造方法
DE102010021765B4 (de) * 2010-05-27 2014-06-12 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren zur Anordnung zweier Verbindungspartner mittels einer Niedertemperatur Drucksinterverbindung
DE102012211952B4 (de) * 2012-07-09 2019-04-25 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
US8946894B2 (en) * 2013-02-18 2015-02-03 Triquint Semiconductor, Inc. Package for high-power semiconductor devices
JP2015213097A (ja) * 2014-05-01 2015-11-26 パナソニックＩｐマネジメント株式会社 放熱体、その製造方法および半導体素子収納用パッケージ

Also Published As

Publication number Publication date
US20210202350A1 (en) 2021-07-01
WO2017140571A1 (de) 2017-08-24
EP3208841A1 (de) 2017-08-23
TW201739551A (zh) 2017-11-16
EP3208841B1 (de) 2020-12-09
CN108701665A (zh) 2018-10-23
JP2019508250A (ja) 2019-03-28
TWI648115B (zh) 2019-01-21

Similar Documents

Publication Publication Date Title
KR20180097703A (ko) 열-확전 판 제조 방법, 열-확전 판, 반도체 모듈 제조 방법 및 반도체 모듈
KR100762195B1 (ko) 히트 스프레더 모듈 및 그 제조 방법
JP4692708B2 (ja) セラミックス回路基板およびパワーモジュール
JP6168268B2 (ja) 金属−セラミック基板及びそのような基板を製造するための方法
US10727167B2 (en) Power semiconductor device and method for manufacturing power semiconductor device
JP5837697B2 (ja) 太径ワイヤ又はストリップに接するための金属成形体を備えたパワー半導体チップ及びその製造方法
KR101015749B1 (ko) 비-세라믹 기반 윈도우 프레임을 갖는 반도체 패키지
JPH07169781A (ja) 半導体モジュールの製造方法
EP3716322A1 (en) Power semiconductor module package and manufacturing method of same
KR20180103097A (ko) 회로 캐리어를 제조하는 방법, 회로 캐리어, 반도체 모듈을 제조하는 방법, 및 반도체 모듈
US10290602B2 (en) Semiconductor device and method of making semiconductor device
US20200312740A1 (en) Low thermal resistance power module packaging
JPH0769750A (ja) セラミック接合構造体
US20210210416A1 (en) Method for producing a substrate plate, substrate plate, method for producing a semiconductor module and semiconductor module
JPH10144967A (ja) 冷却用熱電素子モジュール
JP4244723B2 (ja) パワーモジュール及びその製造方法
CN112086372B (zh) 一种用于高结温功率模块芯片正面连接的封装材料结构层及其制作方法
JPH03218031A (ja) 半導体集積回路装置およびそれに用いられるプリフォーム接合材
WO2016171122A1 (ja) 半導体装置及びその製造方法
JP4146736B2 (ja) 半導体装置の製造方法
JP7238621B2 (ja) 半導体装置、焼結シートの製造方法、半導体装置の製造方法
JP6952552B2 (ja) 接続材料および熱電変換モジュールならびに電子装置
JP4277582B2 (ja) 半導体装置
CN117043931A (zh) 电源模块及其制造方法
JP2016201505A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination