KR101015749B1 - 비-세라믹 기반 윈도우 프레임을 갖는 반도체 패키지 - Google Patents

비-세라믹 기반 윈도우 프레임을 갖는 반도체 패키지 Download PDF

Info

Publication number
KR101015749B1
KR101015749B1 KR1020057012830A KR20057012830A KR101015749B1 KR 101015749 B1 KR101015749 B1 KR 101015749B1 KR 1020057012830 A KR1020057012830 A KR 1020057012830A KR 20057012830 A KR20057012830 A KR 20057012830A KR 101015749 B1 KR101015749 B1 KR 101015749B1
Authority
KR
South Korea
Prior art keywords
window frame
flange
semiconductor package
ceramic based
die
Prior art date
Application number
KR1020057012830A
Other languages
English (en)
Other versions
KR20050105168A (ko
Inventor
제프리 베네가스
폴 갈랜드
조슈아 롭싱어
린다 루
Original Assignee
교세라 아메리카 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 교세라 아메리카 인코포레이티드 filed Critical 교세라 아메리카 인코포레이티드
Publication of KR20050105168A publication Critical patent/KR20050105168A/ko
Application granted granted Critical
Publication of KR101015749B1 publication Critical patent/KR101015749B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 파워 트랜지스터 등에 사용되는 반도체에 관한 것으로, 이 반도체는 하나 이상의 다이가 장착되는 열 싱크 플랜지와, 다이에 인접하여 플랜지 상에 장착되는 비-세라믹 윈도우 프레임과, 윈도우 프레임 상에 장착되며 와이어 본딩에 의해 다이와 전기적으로 접속되는 복수의 리드를 갖는다. 이 비-세라믹 기반 윈도우 프레임은 플랜지용으로 전형적으로 사용되는 구리 또는 기타 높은 전도성 물질과 열적으로 일치하여, 고온에서의 반도체 패키지 조립을 용이하게 한다. 이 비-세라믹 기반 윈도우 프레임은 유연하며 높은 전도성 플랜지와 열적으로 일치하여 플랜지와 유사한 비율로 팽창 및 수축하므로 반도체 패키지 조립 동안의 고장을 방지한다. 윈도우 프레임의 비-세라믹 기반 물질은, 유리 섬유 또는 세라믹 섬유일 수 있는 섬유로 채워지는 PTFE(polytetrafluorethylene)와 같은 주로 유기적인 물질의 매트릭스를 포함한다. 매트릭스는 구리 또는 알루미늄과 같은 금속 내에서 피복될 수 있으며, 니켈 또는 금으로 코팅되어 윈도우 프레임을 플랜지 및 리드에 금/게르마늄 땜납을 이용하여 접합시키는 것을 돕는다. 윈도우 프레임은 에폭시를 이용하여 플랜지에 접합될 수도 있다. 윈도우 프레임의 피복은 구리 또는 기타 피복 물질을 충분한 두께를 가지고 매트릭스 상에 적층하여 플랜지를 형성하도록 함으로써 수행될 수 있다. 플랜지에는 중심부에서 평평한 상부면으로부터 위쪽으로 연장되어 플랜지 상에 다이를 장착시키는 다이 부착 영역을 정의하고 윈도우 프레임을 플랜지로 결합시키는 데 이용되는 납땜 물질에 대한 장벽을 형성하는 받침대가 제공될 수 있다.

Description

비-세라믹 기반 윈도우 프레임을 갖는 반도체 패키지{SEMICONDUCTOR PACKAGE HAVING NON-CERAMIC BASED WINDOW FRAME}
본 발명은 반도체 패키지에 관한 것으로, 특히 플랜지(flange) 상에 장착되고 자신 위에 리드(leads)가 장착된 윈도우 프레임(a window frame)의 개구 내의 플랜지 상에 하나 이상의 다이(dies)가 장착되는 패키지에 관한 것이다.
이 기술 분야에 있어서 하나 이상의 반도체 다이가 복수의 리드를 장착 및 절연하는 윈도우 프레임의 개구 내의 열 싱크 플랜지(a heat sink flange) 상에 장착되는 반도체 패키지를 제공하는 것이 알려져 있다. 이 다이는 LDMOS(lateral diffusion metal oxide semiconductor) 종류일 수 있으며 LDMOS 파워 트랜지스터를 패키징하기 위한 종류의 패키지일 수 있다. 전형적으로 알루미나(alumina)와 같은 세라믹 기반 물질로 구성되는 윈도우 프레임은 리드를 반도체 패키지 상에 장착하고 열 싱크 플랜지 및 패키지 기타 부분으로부터 리드를 절연하는 기능을 한다. 윈도우 프레임은 반도체 다이를 포위하는 개구를 내부에 갖는다. 다이는 와이어 본드(wire bond) 등에 의해 도전체에 전기적으로 접속된다.
전술한 종류의 반도체 패키지에서, 플랜지, 윈도우 프레임 및 리드를 포함하는 그 구성 요소 부품은 납땜/땜납(brazing/soldering) 등에 의해 함께 결합되어 헤더(a header)를 형성한다. 그 후 하나 이상의 다이는 납땜/땜납/접착 등에 의해 헤더에 장착되며 와이어 본딩(wire bonding) 등에 의해 리드에 전기적으로 부착된다. 헤더의 조립동안, 반도체 패키지는 납땜을 수행하기 위해 전형적으로 약 700-900℃의 매우 높은 온도를 필요로 한다. 이러한 고온은 특히 열 싱크 플랜지 및 윈도우 프레임을 포함하여 결합되는 물질이 동일한 열 팽창 계수(CTE)를 가질 것을 필요로 한다. 이상적으로는, 플랜지는 구리와 같은 높은 전도성 물질로 구성된다. 그러나, 윈도우 프레임의 알루미나 또는 기타 세라믹 물질은 훨씬 낮은 열 팽창률을 가지기 때문에, 종종 윈도우 프레임의 세라믹 물질에 보다 근사한 CTE 일치를 갖도록 낮은 전도성 물질의 플랜지를 구성할 필요가 있다. 이러한 근사한 CTE 일치가 없으면, 플랜지 및 윈도우 프레임이 실질적으로 상이한 비율로 팽창 및 수축하여 패키지에 실질적인 스트레스을 가하게 된다. 이러한 상황을 악화시키는 것은 윈도우 프레임의 세라믹 물질의 연약한 성질이며, 이러한 스트레스의 결과로서 파손되거나 고장나게 한다.
그러므로, 순수한 구리와 같은 높은 전도성 물질을 열 싱크 플랜지용으로 사용할 수 있는 반도체 패키지를 제공하는 것이 바람직하다. 윈도우 프레임의 물질은 플랜지와 근사한 CTE 일치를 제공해야 하며, 이상적으로는 유연하며 패키지 조립 동안 가해질 수 있는 스트레스를 잘 견디기 위해 연약하지 않아야 한다.
헤더 조립 동안에 다른 문제점들이 발생할 수 있는데, 특히 납땜하여 부품들 을 함께 결합하는 경우에 그러하다. 윈도우 프레임의 개구 내의 플랜지의 상부면은 하나 이상의 다이를 장착하기 위한 다이 부착 영역을 형성한다. 이러한 다이 부착 영역은 다이를 적합하게 부착하기 위해 부드러워야 하며 납땜 물질이 유입되지 않아야 한다. 그러나, 헤더 조립 동안, 윈도우 프레임과 플랜지 사이의 표면의 납땜 물질이 다이 부착 영역으로 유입되어 이러한 영역 내의 후속 다이 부착을 방해할 수 있다. 그러므로, 헤더 조립 동안 이러한 납땜 물질이 다이 부착 영역으로 유입되는 것을 방지하는 것이 바람직하다.
본 발명은 향상된 반도체 패키징 구조를 제공한다. 특히, 본 발명은 열 싱크 플랜지에 높은 전도성 물질을 사용하는 동시에 조립 과정 동안 과도한 스트레스 및 고장을 방지할 수 있는 향상된 윈도우 프레임을 제공한다.
본 발명에 따르면, 윈도우 프레임은 유리 섬유를 이용하는 PTFE와 같은 비-세라믹 기반 물질로 구성된다. 아래의 표 1에 나타난 바와 같이, 유리 섬유를 이용하는 PTFE로 구성되는 비-세라믹 기반 윈도우 프레임에 대한 탄성 계수는 알루미나로 구성되는 전형적인 윈도우 프레임보다 현저히 낮다. 낮은 탄성 계수는 물질이 덜 경직되며 고장날 확률이 낮다는 것을 의미한다.
Figure 112005037106332-pct00001
또한 본 발명에 따른 반도체 패키징 구조는 그 중심부에 상승 받침대(a raised pedestal)를 제공하여 윈도우 프레임의 개구 내에 분리된 상승 다이 부착 영역을 정의한다. 이 받침대는 헤더 조립 동안 납땜 물질이 다이 부착 영역으로 유입되는 것을 방지한다.
본 발명에 따른 반도체 패키지는 표 1에 도시된 바와 같이 열 싱크 플랜지를 형성하는 데 사용될 수 있는 순수한 구리 또는 기타 높은 전도성 물질에 근사한 CTE 일치를 제공하는 비-세라믹 기반 물질로 구성되는 윈도우 프레임을 포함한다. 2개의 접합 구성 요소간의 차이가 증가함에 따라, 이 구성 요소 내의 스트레스도 증가한다. 순수한 구리 또는 기타 높은 열 전도성 물질은 전자 패키지의 동작 성능의 현저한 향상을 제공한다. 알루미나 윈도우 프레임을 사용하는 전형적 패키지는 CTE에 보다 잘 일치하기 위해 구리 텅스텐과 같은 낮은 전도성의 열 싱크 플랜지로 제한된다. 비-세라믹 기반 물질은 섬유 또는 기타 기하학적 충진제(geometrical fillers)로 채워지는 주로 유기적인 물질로 구성되는 매트릭스를 포함한다. 이 매트릭스는 PTFE(polytetrafluorethylene) 또는 에폭시로 구성될 수 있으며, 섬유는 유리 또는 세라믹 섬유/충진제로 구성될 수 있다. 바람직하게는, 비-세라믹 기반 물질은 금속으로 피복되어 윈도우 프레임을 헤더의 다른 구성 요소에 납땜/땜납 또는 기타 접합하기 위해 웨팅 가능한 표면을 제공한다. 땜납/납땜/접착의 인가 온도는 비-세라믹 윈도우 프레임의 변질(decomposition) 온도보다 낮아야 한다. 어느 것을 선택하느냐에 따라 피복의 표면 조건이 그에 대응하여 코팅될 수 있다. 금/게르마늄 땜납 물질의 경우, 바람직하게는 피복은 니켈 및 금으로 코팅될 수 있으며, 특히, 가장 바람직하게는 윈도우 프레임을 다른 구성요소로 결합시키는 데 금/게르마늄 땜납이 사용되는 경우에 그러하다. 바람직하게는 매트릭스 피복에 사용되는 금속은 구리 또는 알루미늄을 포함한다.
본 발명에 따른 윈도우 프레임의 비-세라믹 기반 물질은, 열 싱크 플랜지로서 바람직한 비교적 순수한 구리 또는 기타 높은 전도성 물질과 근사한 CTE 일치를 제공하는 열적 특성을 갖는다. 이러한 일치로 인해, 불균일한 열 팽창 및 수축으로 초래될 수 있는 스트레스를 피할 수 있다. 또한, 윈도우 프레임의 비-세라믹 기반 물질은 유연한 성질을 가지므로 초래될 수 있는 파손 또는 고장 가능성을 더 감소시킨다.
본 발명에 따른 윈도우 프레임의 비-세라믹 기반 물질은 납땜 등에 의해 플랜지 및 리드에 부착될 수 있다. 납땜(braze)/땜납(solder)/접착(adhesive) 물질이 부품들을 결합하는 데 사용될 수 있는데, 결과적으로 이 경우에 종래 헤더에 비해 낮은 용융점을 갖는 물질로 다이가 플랜지에 접합되어 패키지 조립 동안 발생되는 접합을 방해하지 않게 된다. 예로서 표 2를 참조한다.
Figure 112008076926349-pct00011
윈도우 프레임의 비-세라믹 기반 물질은 적층(lamination), 롤링(rolling),오토클레이브(autoclave) 또는 도금(plating)과 같은 다양한 방법에 의해 피복될 수 있다. 윈도우 프레임의 비-세라믹 기반 물질에 대한 피복용으로 적합한 두께의 구리 또는 기타 금속을 선택함으로써, 이 금속도 열 싱크 플랜지 및/또는 리드를 형성하여 원하는 구조를 생성할 수 있다. 전기 절연 스페이싱(spacing)이 요구되는 경우, 비-세라믹 기반 물질에 부착되는 금속은 리소그래피적 노출(lithographic exposure) 또는 기계적 연마에 의해 패터닝될 수 있다. 바람직하게는, 금속이 부착되는 비-세라믹 기반 물질은 리소그래피적으로 처리되어 금속 패턴을 얻는다.
본 발명에 따르면, 플랜지는, 중심부에서 평평한 상부면으로부터 위쪽으로 연장되어 플랜지 상에 하나 이상의 다이를 장착시키는 다이 부착 영역을 정의하는 받침대를 구비하도록 형성될 수 있다. 상승 받침대는 윈도우 프레임의 개구 내에 들어맞으며 다이 부착 영역 주위의 납땜 물질에 대한 장벽을 형성한다. 플랜지에 윈도우 프레임을 납땜하는 동안, 이러한 장벽은 납땜 물질이 다이 부착 영역으로 유입되는 것을 방지한다.
첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명할 것이다.
도 1은 본 발명에 따른 반도체 패키지의 사시도이다.
도 2는 도 1의 반도체 패키지의 헤더를 형성하는 구성 요소의 분해 조립도이다.
도 3은 도 1의 반도체 패키지의 윈도우 프레임의 확대 사시도이다.
도 4(a) 및 도 4(b)는 도 1의 반도체 패키지에서 윈도우 프레임의 비-세라믹 기반 물질이 금속으로 피복되는 방식을 대폭 확대하여 도시한 단면도이다.
도 5는 본 발명에 따른 상승 받침대를 갖는 플랜지의 다른 실시예에 대한 사시도이다.
도 6(a) 및 도 6(b)는 도 5의 플랜지가 내부에 설치되는 반도체 패키지의 일부에 대한 단면도로서, 상승 받침대가 납땜 물질이 다이 부착 영역으로 유입되는 것을 방지하는 방식을 도시하고 있다.
도 7(a) 및 도 7(b)는 피복된 물질이 플랜지 및/또는 리드가 될 수 있는 방식을 도시한 반도체 패키지의 일부에 대한 단면도이다.
도 1은 본 발명에 따른 반도체 패키지(10)를 도시하고 있다. 도 1의 반도체 패키지(10)는 길게 연장되고 평탄하며 전체적으로 평면형 구성을 이루며 그 위에 윈도우 프레임(14)이 장착되는 열 싱크 플랜지(12)를 포함한다. 플랜지(12) 반대측의 윈도우 프레임(14) 상에 복수의 리드(16)가 장착된다. 윈도우 프레임(14)은 플랜지(12)의 일부를 노출시키는 개구(18)를 내부에 갖는다. 개구(18) 내의 플랜지(12) 상에 반도체 다이(20)가 장착되며 리드(16)와 전기적으로 접속된다. 이러한 전기적 접속은 와이어 본드(22)를 이용하여 달성될 수 있는데, 그 중 2개가 도 1에 도시되어 있다. 도시를 위해 하나의 다이(20)가 도시되었지만 원하는 경우에는 복수의 다이가 개구(18) 내에 장착될 수 있다. 리드(16) 상에 덮개(a lid, 도시 생략)가 장착될 수 있는데, 이는 연장되어 개구(18) 및 포함되는 다이(20)를 둘러싸게 된다.
도 2는 도 1의 반도체 패키지(10)의 여러 구성 요소의 분해 조립도로서 그들이 조립되어 헤더(header, 24)를 형성하는 방식을 도시하고 있다. 헤더(24)는 플랜지(12), 윈도우 프레임(14) 및 리드(16)를 포함한다. 윈도우 프레임(14)은 납땜 등에 의해 플랜지(12)로 결합되며, 이어서 유사한 방식으로 플랜지(12) 반대측의 윈도우 프레임(14) 상으로 리드(16)가 장착된다. 헤더(24)의 윈도우 프레임(14) 내에 하나 이상의 다이(20)를 장착하고 와이어 본딩에 의해 이 다이(20)를 리드(16)에 전기적으로 접속시킴으로써 반도체 패키지(10)가 완성된다. 그 후 에폭시 또는 기타 포팅 합성물(potting compound)이 개구(18)를 채우는 데 사용될 수 있으 며, 원하는 경우에는 패키지(10) 위에 덮개가 설치된다.
도 1의 반도체 패키지(10)는 윈도우 프레임(14)을 제외하고는 종래의 구성으로 이루어진다. 본 발명에 따르면, 도 3에서 확대되어 상세히 도시된 윈도우 프레임은 비-세라믹 기반 물질로 구성된다. 바람직하게는, 이러한 물질은 섬유 또는 기타 기하학적 충진제로 채워지는 주로 유기적인 물질의 매트릭스를 포함한다. 이 매트릭스는 PTFE 또는 에폭시를 포함할 수 있다. 섬유 또는 충진제는 유리 또는 세라믹으로 구성될 수 있다.
종래의 반도체 패키지에서 윈도우 프레임용으로 전형적으로 사용되는 알루미나 또는 기타 세라믹 기반 물질과는 달리, 본 발명에 따른 윈도우 프레임(14)의 비-세라믹 기반 물질은 많은 구별되는 장점들을 제공한다. 윈도우 프레임(14)의 비-세라믹 기반 물질은 바람직하게는 플랜지(12)용으로 사용되는 높은 전도성 구리 또는 기타 물질로의 근사한 열 팽창 또는 CTE 일치를 제공한다. 결과적으로, 이러한 구성 요소를 함께 납땜하여 헤더(24)를 형성하는 동안, 플랜지(12), 윈도우 프레임(14) 및 리드(16)에 전형적으로 약 400℃ 이상의 고온이 가해지는 경우에 윈도우 프레임(14)은 높은 전도성을 갖는 플랜지(12)의 비율과 유사한 비율로 열 팽창 및 수축을 겪게 된다. 결과적으로, 종래의 구조 및 방법에서 존재하는 높은 열적 스트레스를 피할 수 있다(세부사항은 표 1 참조). 또한, 종래 윈도우 프레임의 세라믹 기반 물질과는 달리, 본 발명에 따른 윈도우 프레임(14)의 비-세라믹 기반 물질은 연약하지 않으면서도 유연한 성질을 가지므로 종래 구조에서 발생하는 파손 및 기타 고장을 피할 수 있다.
다른 구성 요소로 납땜 또는 접합할 목적으로 웨팅 가능한(wetable) 표면을 갖는 윈도우 프레임(14)을 제공하기 위해, 바람직하게는 윈도우 프레임(14)은 구리 또는 알루미늄과 같은 금속층으로 피복(clad)된다. 윈도우 프레임(14)의 비-세라믹 기반 물질의 성질로 인해, 피복 금속과 비-세라믹 기반 물질간의 우수한 접합을 제공하기 어려울 수 있다. 그러나, 도 4(a) 및 4(b)에 도시된 기술에 의해 우수한 접합이 제공된다. 도 4(a)는 금속으로 이루어진 피복층(24)으로부터 떨어진 윈도우 프레임(14)을 도시하고 있다. 도 4(a)에 도시된 바와 같이, 피복층(24)이 윈도우 프레임(14)에 대해 접촉하여 배치되기 전에 피복층(24)의 표면(26)은 거칠게 된다. 그 후 압력 및 증가된 온도를 가함으로써 피복층(24)은 윈도우 프레임(14)으로 적층된다(laminated). 윈도우 프레임(14)의 비-세라믹 기반 물질은 피복층(24)의 거칠어진 표면(26)으로 유입된다. 충분한 시간이 경과한 후, 이 구조는 냉각되고 압력이 제거된다. 최종적인 적층된 산출물이 도 4(b)에 도시되어 있다. 도 4(b)에 도시된 바와 같이, 거칠어진 표면(26)은 윈도우 프레임(14)과 일체화되어 물질들간의 매우 강력한 접합을 형성하는데, 이 이외의 방식으로 이들 물질을 접합하기는 매우 어려운 것이다. 그 후 피복층(24)은 금/게르마늄 땜납과의 접합을 대비하여 니켈 및 금 등으로 도금될 수 있다. 바람직한 땜납은 88Au12Ge 합성물을 가질 수 있지만 다른 땜납도 이용될 수 있다.
본 발명의 한 특징에 따르면, 도 4(a) 및 4(b)에 도시된 피복 및 적층 과정은 피복층이 형성됨과 동시에 자신으로 부착되는 플랜지를 갖는 윈도우 프레임(14)을 제공하는 데 사용될 수 있다. 간단히 충분한 두께의 피복층(24)을 구성하여 적 합한 두께의 플랜지를 형성함으로써, 피복층(24)이 윈도우 프레임(14)에 접합될 때 이러한 플랜지가 윈도우 프레임(14)의 하부에 형성된다. 이로써 별도의 플랜지(12)를 형성하여 윈도우 프레임(14)에 부착시킬 필요가 없다.
본 발명에 따르면, 플랜지(12), 윈도우 프레임(14) 및 헤더(24)의 리드(16)는 다양한 과정을 통해 함께 결합될 수 있다. 전술한 바와 같이, 금/게르마늄 땜납은 윈도우 프레임(14)을 플랜지(12)와 리드(16) 모두에 결합하는 데 이용될 수 있다. 이러한 방법이 사용되는 경우, 바람직하게는 윈도우 프레임(14)은 금속 피복 후 니켈로 코팅되고 이어서 금이 코팅된다. 이와 달리, 땜납/납땜 없이 윈도우 프레임(14)이 접합될 수 있다. 이는 에폭시 또는 임의의 적합한 접착제를 사용하여 달성될 수 있다. 에폭시는 비-세라믹 기반 윈도우 프레임에 강한 접착을 갖는다. 동시에, 이들은 윈도우 프레임(14) 상의 니켈/금 도금뿐만 아니라 구리 또는 알루미늄 피복에 접합할 수도 있다. 윈도우 프레임(14)을 플랜지(12)와 리드(16) 모두에 접합시키는 데에도 에폭시가 사용될 수 있다.
전술한 바와 같이, 플랜지(12)를 윈도우 프레임(14)의 비-세라믹 기반 물질에 직접적으로 결합하는 데 적층 기술이 사용될 수 있다. 또한, 도 4(a) 및 4(b)를 참조하여 전술한 바와 같이, 피복층(24)에 충분한 두께가 제공되어 윈도우 프레임(14)으로 결합되는 경우에 플랜지(12)를 형성할 수 있다.
도 5는 본 발명에 따른 플랜지(30)의 다른 실시예를 도시하고 있다. 이 플랜지(30)는 길게 연장되며, 상대적으로 얇고, 전체적으로 평면형 구성으로 이루어지고 그 위에 평평한 상부면(32)을 갖는다는 점에서 도 1 및 2의 플랜지(12)와 동 일하다. 그러나 도 1 및 2의 플랜지와는 달리, 도 5의 플랜지(30)는 평평한 상부면(32)의 중심부로부터 위쪽으로 연장되는 상승부 또는 받침대(34)를 갖는다. 이 받침대(34)는 윈도우 프레임(14)이 플랜지(30) 상에 장착되는 경우에 그 외부 주변부가 윈도우 프레임(14)의 개구(18) 내에 들어맞도록 구성된다. 이 받침대(34) 자체가 다이 부착 영역을 정의하는 평평한 상부면(36)을 갖는다.
도 6(a) 및 6(b)는 도 1의 패키지(10)와 유사하지만 내부에서 사용되는 플랜지(30)를 갖는 반도체 패키지의 일부에 대한 단면도이다. 그 상승 받침대(34)를 갖는 플랜지(30)가 도 6(b)의 아래쪽 부분에 도시되어 있다. 윈도우 프레임(14)의 일부는 도 6(b)의 위쪽 우측 부분에 도시되어 있다. 리드(16)는 윈도우 프레임(14)의 상부 상에 접합된다. 도 6(a) 및 6(b)의 예에서, 윈도우 프레임(14), 리드(16) 및 플랜지(30)가 납땜에 의해 함께 접합된다. 도 6(b)에서 볼 수 있는 바와 같이, 납땜 물질로 이루어진 얇은 층(38)이 윈도우 프레임(14)과 리드(16) 사이에 배치되어 이러한 구성 요소를 함께 결합시킨다. 이와 유사하게, 납땜 물질로 이루어진 얇은 층(40)이 윈도우 프레임(14)과 플랜지(30) 사이의 접촉면을 따라 연장된다. 윈도우 프레임(14)을 플랜지(30)에 접합하는 동안, 이 층(40)의 납땜 물질이 도시된 바와 같이 그 사이의 접촉면을 따라 연장된다. 그러나, 이 받침대(34)의 평평한 상부면(36)에 의해 형성되는 다이 부착 영역 상으로 납땜 물질이 유입되는 것을 상승 받침대(34)가 방지한다.
헤더(24)에 부착되는 다이는 상대적으로 부드러운 표면을 요구하는데, 전형적으로 40u보다 작은 표면 거칠기를 갖는다. 플랜지(30)의 받침대(34)의 상승된 주변부는 장벽으로서 기능하여 다이 부착 영역을 형성하는 평평한 상부면(36)으로 납땜 물질이 유입되는 것을 방지한다. 플랜지(30)의 받침대(34)는 기계 가공 또는 스탬핑(stamping)과 같은 임의의 적합한 기술에 의해 형성될 수 있다. 선택적 코팅을 이용하는 피복 물질(42)이 납땜층(38)과 윈도우 프레임(14) 사이 및 납땜층(40)과 윈도우 프레임(14) 사이에 나타난다.
재차 전술한 바와 같이, 플랜지를 윈도우 프레임의 비-세라믹 기반 물질에 직접적으로 결합하는 데 적층 기술이 사용될 수 있다. 또한, 피복층에 충분한 두께가 제공되어 윈도우 프레임으로 결합되는 경우에 플랜지를 형성할 수 있다. 도 7(a)는 받침대를 갖지 않는 전술한 플랜지(12)를 갖는 반도체 패키지(10)의 단면도이다. 도 7(b)에서, 윈도우는 피복에 의해 리드(16) 및 플랜지(12)에 접착된 채로 도시되어 있다. 이 피복은 윈도우 프레임(14)의 반대면의 접촉면(44)에 강한 접착을 제공한다.
전술한 실시예들은 도시적인 것으로 제한적인 것이 아니며, 본 발명의 범위는 전술한 설명이 아닌 첨부된 청구 범위에 의해 정의될 것이므로, 청구 범위와 동등한 의미 및 범위 내에서 이루어지는 모든 변경은 그 안에 포함되는 것으로 의도된 것이다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 반도체 패키지로서,
    열 싱크 플랜지(a heat sink flange)와, 상기 열 싱크 플랜지 상에 장착된 비-세라믹 기반의 전기적 절연 물질의 윈도우 프레임, 및 상기 윈도우 프레임 상에 장착된 리드(lead)를 포함하되,
    상기 윈도우 프레임은 섬유로 충진되는 PTFE(polytetrafluoroethylene)의 매트릭스로 구성되고 금속으로 피복되며(clad),
    상기 금속 피복은 니켈 또는 금 또는 니켈 및 금으로 도금되고, 상기 윈도우 프레임은 납땜(braze) 또는 땜납(solder) 또는 접착 물질을 이용하여 상기 플랜지 및 상기 리드에 납땜되는
    반도체 패키지.
  11. 제 10 항에 있어서,
    상기 윈도우 프레임은 구리로 피복되며, 상기 플랜지와 상기 리드 중 적어도 하나는 상기 윈도우 프레임의 구리 피복의 일부를 포함하는
    반도체 패키지.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제 10 항에 있어서,
    상기 윈도우 프레임은 용융점을 갖는 금과 게르마늄의 땜납(gold/germanium solder)을 이용하여 상기 플랜지에 접합되며,
    상기 반도체 패키지는
    상기 금과 게르마늄의 땜납의 용융점보다 낮은 용융점을 갖는 금과 주석의 혼합물(gold/tin mixture)을 이용하여 상기 플랜지에 접합되는 다이를 더 포함하는
    반도체 패키지.
KR1020057012830A 2003-01-10 2004-01-09 비-세라믹 기반 윈도우 프레임을 갖는 반도체 패키지 KR101015749B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/339,834 US7298046B2 (en) 2003-01-10 2003-01-10 Semiconductor package having non-ceramic based window frame
US10/339,834 2003-01-10

Publications (2)

Publication Number Publication Date
KR20050105168A KR20050105168A (ko) 2005-11-03
KR101015749B1 true KR101015749B1 (ko) 2011-02-22

Family

ID=32711185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057012830A KR101015749B1 (ko) 2003-01-10 2004-01-09 비-세라믹 기반 윈도우 프레임을 갖는 반도체 패키지

Country Status (10)

Country Link
US (2) US7298046B2 (ko)
EP (1) EP1584101B1 (ko)
JP (1) JP4466645B2 (ko)
KR (1) KR101015749B1 (ko)
CN (1) CN101080800B (ko)
AT (1) ATE515053T1 (ko)
CA (1) CA2512845C (ko)
HK (1) HK1082591A1 (ko)
IL (1) IL169543A (ko)
WO (1) WO2004064120A2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
DE602006001393D1 (de) * 2006-03-06 2008-07-17 Umicore Ag & Co Kg Zusammensetzung zur Befestigung von Hochleistungshalbleiter
US20080006204A1 (en) * 2006-07-06 2008-01-10 General Electric Company Corrosion resistant wafer processing apparatus and method for making thereof
US20080016684A1 (en) * 2006-07-06 2008-01-24 General Electric Company Corrosion resistant wafer processing apparatus and method for making thereof
US7961470B2 (en) * 2006-07-19 2011-06-14 Infineon Technologies Ag Power amplifier
US7952188B2 (en) * 2007-01-08 2011-05-31 Infineon Technologies Ag Semiconductor module with a dielectric layer including a fluorocarbon compound on a chip
CN101399237B (zh) * 2008-10-24 2010-06-02 江阴市赛英电子有限公司 全压接快速散热型陶瓷外壳
US20100139885A1 (en) * 2008-12-09 2010-06-10 Renewable Thermodynamics, Llc Sintered diamond heat exchanger apparatus
WO2011119891A2 (en) * 2010-03-25 2011-09-29 Anwar Abdul Mohammed High performance low cost open air cavity ceramic power packages for high temperature die attach processes
US8907467B2 (en) 2012-03-28 2014-12-09 Infineon Technologies Ag PCB based RF-power package window frame
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
EP2757582A1 (en) * 2013-01-17 2014-07-23 Nxp B.V. Packaged electrical components
US9879722B2 (en) * 2013-03-11 2018-01-30 Bell Helicopter Textron Inc. Low shear modulus transition shim for elastomeric bearing bonding in torsional applications
US20160071777A1 (en) * 2013-03-28 2016-03-10 Panasonic Intellectual Property Management Co., Ltd. Semiconductor package and semiconductor device
US10468399B2 (en) 2015-03-31 2019-11-05 Cree, Inc. Multi-cavity package having single metal flange
US9629246B2 (en) 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
US9997476B2 (en) 2015-10-30 2018-06-12 Infineon Technologies Ag Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange
US10225922B2 (en) 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10332847B2 (en) * 2017-06-01 2019-06-25 Infineon Technologies Ag Semiconductor package with integrated harmonic termination feature
CN109037161A (zh) * 2018-06-15 2018-12-18 华为技术有限公司 一种法兰和半导体功率器件
JP7083898B2 (ja) * 2018-06-28 2022-06-13 京セラ株式会社 基体および半導体装置
CN114582826A (zh) * 2020-11-30 2022-06-03 上海华为技术有限公司 一种封装结构、封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995015007A1 (en) * 1993-11-29 1995-06-01 Rogers Corporation Electronic chip carrier package and method of making thereof
US6332720B1 (en) * 1998-09-17 2001-12-25 Hitachi, Ltd. Semiconductor laser coupling device and method for assembling the same on circuit board
US6365961B1 (en) * 1997-02-27 2002-04-02 Kyocera Corporation High-frequency input/output feedthrough and package for housing high-frequency semiconductor element using same
US6462413B1 (en) * 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767839A (en) * 1971-06-04 1973-10-23 Wells Plastics Of California I Plastic micro-electronic packages
US4385342A (en) * 1980-05-12 1983-05-24 Sprague Electric Company Flat electrolytic capacitor
US4784974A (en) * 1982-08-05 1988-11-15 Olin Corporation Method of making a hermetically sealed semiconductor casing
JPS59214243A (ja) * 1983-05-20 1984-12-04 Nec Corp 半導体装置
US4725347A (en) * 1986-05-02 1988-02-16 The Dow Chemical Company Reinforced bipolar electrolytic cell frame
JPS63109104A (ja) * 1986-10-28 1988-05-13 Nippon Steel Corp チタンの積層鋼板の製造方法
US4930857A (en) * 1989-05-19 1990-06-05 At&T Bell Laboratories Hybrid package arrangement
US5045972A (en) * 1990-08-27 1991-09-03 The Standard Oil Company High thermal conductivity metal matrix composite
US5650592A (en) * 1993-04-05 1997-07-22 Olin Corporation Graphite composites for electronic packaging
JPH0831480A (ja) * 1994-07-15 1996-02-02 Fuji Denka:Kk 気密端子
US5686172A (en) * 1994-11-30 1997-11-11 Mitsubishi Gas Chemical Company, Inc. Metal-foil-clad composite ceramic board and process for the production thereof
EP0764393B1 (en) * 1995-03-02 2001-07-04 Circuit Components, Incorporated A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology
WO1996037915A1 (en) * 1995-05-26 1996-11-28 Sheldahl, Inc. Adherent film with low thermal impedance and high electrical impedance used in an electronic assembly with a heat sink
US6056186A (en) * 1996-06-25 2000-05-02 Brush Wellman Inc. Method for bonding a ceramic to a metal with a copper-containing shim
US5792984A (en) * 1996-07-01 1998-08-11 Cts Corporation Molded aluminum nitride packages
AU4902897A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for improving reliability of thin circuit substrates by increasing the T of the substrate
JP3617232B2 (ja) * 1997-02-06 2005-02-02 住友電気工業株式会社 半導体用ヒートシンクおよびその製造方法ならびにそれを用いた半導体パッケージ
US5926372A (en) * 1997-12-23 1999-07-20 Ford Global Technologies, Inc. Power block assembly and method of making same
US6211463B1 (en) * 1998-01-26 2001-04-03 Saint-Gobain Industrial Ceramics, Inc. Electronic circuit package with diamond film heat conductor
JP2000077462A (ja) * 1998-08-28 2000-03-14 Nec Eng Ltd Ｔａｂテープ貼付装置
US6114048A (en) * 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
JP3457901B2 (ja) * 1998-11-18 2003-10-20 京セラ株式会社 光半導体素子収納用パッケージ
US6683325B2 (en) * 1999-01-26 2004-01-27 Patent-Treuhand-Gesellschaft-für Elektrische Glühlampen mbH Thermal expansion compensated opto-electronic semiconductor element, particularly ultraviolet (UV) light emitting diode, and method of its manufacture
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6261868B1 (en) * 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6414389B1 (en) * 2000-01-28 2002-07-02 Ericsson Inc. Alignment pedestals in an LDMOS power package
JP2002252299A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2002368168A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
US6500529B1 (en) * 2001-09-14 2002-12-31 Tonoga, Ltd. Low signal loss bonding ply for multilayer circuit boards
US20030131476A1 (en) * 2001-09-28 2003-07-17 Vlad Ocher Heat conduits and terminal radiator for microcircuit packaging and manufacturing process
AT5972U1 (de) * 2002-03-22 2003-02-25 Plansee Ag Package mit substrat hoher wärmeleitfähigkeit
US6671449B1 (en) * 2002-06-13 2003-12-30 Agilent Technologies, Inc. Optical packaging assembly including a hermetically sealed optical device housing and method of making the same
US20040046247A1 (en) * 2002-09-09 2004-03-11 Olin Corporation, A Corporation Of The Commonwealth Of Virginia Hermetic semiconductor package
US6727117B1 (en) * 2002-11-07 2004-04-27 Kyocera America, Inc. Semiconductor substrate having copper/diamond composite material and method of making same
US7105931B2 (en) * 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
US6982483B2 (en) * 2003-05-30 2006-01-03 Freescale Semiconductor, Inc. High impedance radio frequency power plastic package
US20040246682A1 (en) * 2003-06-09 2004-12-09 Sumitomo Metal (Smi) Eectronics Devices Inc. Apparatus and package for high frequency usages and their manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995015007A1 (en) * 1993-11-29 1995-06-01 Rogers Corporation Electronic chip carrier package and method of making thereof
US6365961B1 (en) * 1997-02-27 2002-04-02 Kyocera Corporation High-frequency input/output feedthrough and package for housing high-frequency semiconductor element using same
US6332720B1 (en) * 1998-09-17 2001-12-25 Hitachi, Ltd. Semiconductor laser coupling device and method for assembling the same on circuit board
US6462413B1 (en) * 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method

Also Published As

Publication number Publication date
HK1082591A1 (en) 2006-06-09
WO2004064120A3 (en) 2005-09-01
CN101080800A (zh) 2007-11-28
ATE515053T1 (de) 2011-07-15
US20080142963A1 (en) 2008-06-19
IL169543A0 (en) 2007-07-04
EP1584101B1 (en) 2011-06-29
KR20050105168A (ko) 2005-11-03
EP1584101A4 (en) 2008-11-26
US7582964B2 (en) 2009-09-01
CA2512845A1 (en) 2004-07-29
IL169543A (en) 2016-06-30
US20040195662A1 (en) 2004-10-07
CA2512845C (en) 2012-07-03
US7298046B2 (en) 2007-11-20
EP1584101A2 (en) 2005-10-12
JP2006516361A (ja) 2006-06-29
WO2004064120A2 (en) 2004-07-29
JP4466645B2 (ja) 2010-05-26
CN101080800B (zh) 2012-02-22

Similar Documents

Publication Publication Date Title
KR101015749B1 (ko) 비-세라믹 기반 윈도우 프레임을 갖는 반도체 패키지
CN109478521B (zh) 半导体装置
JP2000223634A (ja) 半導体装置
JP5091459B2 (ja) 高放熱型電子部品収納用パッケージの製造方法
JP2008258547A (ja) 半導体装置およびその製造方法
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
JP3336982B2 (ja) 半導体装置およびその製造方法
JP2000340876A (ja) 光半導体素子用パッケージおよびその製造方法
JPH10144967A (ja) 冷却用熱電素子モジュール
JP2006525660A (ja) ケース型熱管理素子およびその製造方法
JP4920214B2 (ja) 電子部品用パッケージとその製造方法
JP6935976B2 (ja) パワーモジュール及びパワーモジュールを製造する方法
JP2868007B1 (ja) 半導体装置及びその製造方法
KR102684858B1 (ko) 열방출 포스트 접합 반도체 패키지 및 이의 제조방법
CN118116894A (zh) 功率半导体封装结构、装置及其烧结方法
JPH0756886B2 (ja) 半導体パッケージの製造方法
JP2000183236A (ja) 半導体素子収納用パッケージ
CN117043931A (zh) 电源模块及其制造方法
JPH04267360A (ja) 半導体装置
JP2000183199A (ja) 半導体素子収納用パッケージ
JP2003060279A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2000133756A (ja) 半導体素子収納用パッケージ
JP2003332479A (ja) 半導体素子収納用パッケージおよびその製造方法
JP2000183197A (ja) 半導体素子収納用パッケージ
JPS63245875A (ja) 電気回路部材

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150203

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200130

Year of fee payment: 10