JP2006516361A - 非セラミック系窓枠を有する半導体パッケージ - Google Patents

非セラミック系窓枠を有する半導体パッケージ Download PDF

Info

Publication number
JP2006516361A
JP2006516361A JP2006500897A JP2006500897A JP2006516361A JP 2006516361 A JP2006516361 A JP 2006516361A JP 2006500897 A JP2006500897 A JP 2006500897A JP 2006500897 A JP2006500897 A JP 2006500897A JP 2006516361 A JP2006516361 A JP 2006516361A
Authority
JP
Japan
Prior art keywords
window frame
flange
semiconductor package
die
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006500897A
Other languages
English (en)
Other versions
JP4466645B2 (ja
JP2006516361A5 (ja
Inventor
ジェフリー ベネガス
ポール ガーランド
ジョシュア ロブシンガー
リンダ ルー
Original Assignee
キョウセラ アメリカ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キョウセラ アメリカ インコーポレーテッド filed Critical キョウセラ アメリカ インコーポレーテッド
Publication of JP2006516361A publication Critical patent/JP2006516361A/ja
Publication of JP2006516361A5 publication Critical patent/JP2006516361A5/ja
Application granted granted Critical
Publication of JP4466645B2 publication Critical patent/JP4466645B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/36Mechanical coupling means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Abstract

電力トランジスタなど用の半導体が、少なくとも1つのダイがその上にマウントされる熱シンクフランジと、ダイに隣接して熱シンクフランジ上にマウントされた非セラミック窓枠と、窓枠上にマウントされてワイヤ結合によってダイに電気的に結合された複数のリードと、を有する。非セラミック系窓枠は、フランジに通常用いられる銅または高伝導性材料と熱的に一致して、高温での半導体パッケージの組み立てを容易にする。非セラミック系窓枠は柔軟であって高伝導性フランジと熱的に一致して、フランジと同様の割合で膨張しかつ収縮し、半導体パッケージの組み立ての間、損傷を防止する。窓枠の非セラミック系材料は、グラスファイバまたはセラミックファイバであってもよいファイバで充てんされた、ポリテトラフルオロエチレンなどの主に有機材料のマトリクスを含む。マトリクスは、銅またはアルミニウムなどの金属で被覆され、さらに、金/ゲルマニウムはんだを用いて窓枠をフランジ及びリードへ結合することを容易にするためにニッケル及びゲルマニウムで覆われてもよい。窓枠は、エポキシを用いてフランジに同様に結合されてもよい。窓枠の被覆加工は、十分な厚さのマトリクス上で銅または他の被覆加工材料をラミネート加工することによって行われてフランジを形成してもよい。その中心部分で上面から上方へ伸びてダイ取付領域を画定して、窓枠をフランジに結合させるために用いられるろう付け材料に対するバリアを形成するペデスタルを、フランジに設けてもよい。

Description

本発明は半導体パッケージに関し、特に、1つ以上のダイが、フランジ上にマウントされていてマウントされているリードをその上に有する窓枠の開口部内で、フランジ上にマウントされているパッケージに関する。
複数のリードをマウントして絶縁する窓枠の開口部内で熱シンクフランジ上に、1つ以上の半導体ダイがマウントされている半導体パッケージを設けることは、先行技術において公知である。ダイは、LDMOS(縦型拡散酸化金属半導体)タイプ及びLDMOS電力トランジスタをパッケージするタイプのパッケージであってもよい。通常、アルミナなどのセラミック系材料でできている窓枠は、半導体パッケージ上にリードをマウントし、パッケージの熱シンクフランジ及び他の部分からリードを絶縁するのに役立つ。窓枠は半導体ダイを取り囲む開口部をその中に有する。ダイはワイヤボンディングなどによって伝導体に電気的に結合される。
説明したタイプの半導体パッケージでは、フランジ、窓枠及びリードを含むその構成部分が、ろう付け/はんだ付けなどによって結合されてヘッダが形成される。次に、1つ以上のダイがろう付け/はんだ付け/接着などによってヘッダにマウントされ、さらにワイヤボンディングなどによってリードに電気的に取り付けられる。ヘッダの組み立ての間、通常、半導体パッケージは、ろう付けを行うためにおよそ700−900℃の超高温にさらされる。熱シンクフラジと窓枠とを特に含む結合される材料が、同じような熱膨張係数(CTE)を有するということを、かかる高温が決定付ける。フランジは、銅などの高伝導性材料でできていることが理想である。しかしながら、窓枠のアルミナまたは他のセラミック材料はかなり低い熱膨張率を有しているので、窓枠のセラミック材料により近いCTE適合を有するより低い導電性材料のフランジを作ることがしばしば必要である。かかる近似のCTE適合がなければ、フランジ及び窓枠は実質的に異なる割合で膨張しかつ収縮して、実質的なストレスをパッケージ上に課す。かかる状況を複雑にするのは、窓枠のセラミック材料の脆弱な性質であって、かかるストレスの結果として窓枠を壊すかそうでなければ役に立たなくさせる。
従って、熱シンクフランジに対して純銅などの高導電性材料の使用を可能にする半導体パッケージを提供することが望ましい。窓枠の材料はフランジと近似のCTE適合を提供すべきであり、パッケージの組み立ての間生ずるかもしれないストレスによりよく耐えるために柔軟であって脆弱でないことが理想である。
更なる問題が、ヘッダの組み立ての間、特に、ろう付けが用いられて部品を結合する場合に生ずるかもしれない。窓枠内の開口部内でフランジの上面が、ダイ取付領域を形成して1つ以上のダイがマウントされる。かかるダイ取付領域は、ダイをそこに適当に取り付けるために、滑らかであってろう付け材料がついていない状態でなければならない。しかしながら、ヘッダの組み立ての間、窓枠とフランジとの間の接合部分においてろう付け材料がダイ取付領域へフローして、かかる領域内でその後のダイのマウンティングを妨げるかもしれない。従って、ヘッダの組み立ての間、かかるろう付け材料がダイ取付領域へフローするのを防止することが望ましい。
本発明は、改善された半導体パッケージング構造を提供する。より具体的には、本発明は、熱シンクフランジにおいて高導電性材料の使用を可能にし、同時に、組み立て処理の間、過度のストレス及び破損を防ぐ改善された窓枠を提供する。
本発明によると、窓枠はグラスファイバと共にPTFEなどの非セラミック系材料でできている。下の表1に示したように、グラスファイバとともにPTFEでできている非セラミック系窓枠に対する弾性係数は、アルミナでできた従来の窓枠より明らかに小さい。より小さい係数は、材料がより固くてなくてより損傷が起こりにくいということを示す。
Figure 2006516361
本発明に基づく半導体パッケージ構造は、その中心部分に高くなったペデスタルを有する改善されたフランジも提供し、窓枠の開口部内に別個の高くなったダイ取付領域を画定する。ペデスタルは、ヘッダの組み立ての間、ろう付け材料がダイ取付領域上へフローすることを防止する。
本発明による半導体パッケージは、表1に示した熱シンクフランジを形成するために用いられてもよい純銅または他の高伝導性材料に近似のCTE適合を提供する非セラミック系材料からなる窓枠を含む。2つの結合するコンポーネントの間のCTEにおける差が増すにつれて、コンポーネント内のストレスが同様に増す。純銅または他の高熱伝導性材料が、電子パッケージの動作性能に対する明らかな機能強化を提供する。アルミナ窓枠を用いる従来のパッケージは、CTEによりよく適合するタングステン銅などのより低伝導性の熱シンクフランジに限定されている。非セラミック系材料は、ファイバまたは他の幾何学的配列の充てん材で充てんされた主に有機材料からなるマトリクスを含む。マトリクスは、ポリテトラフルオロエチレン(PTFE)またはエポキシから成っていてもよく、ファイバはガラスまたはセラミックのファイバ/充てん材であってもよい。非セラミック系材料が金属で被覆されて、窓枠のろう付け/はんだ付けまたは他の結合用の濡らすことができる表面をヘッダの他のコンポーネントへ提供することが望ましい。はんだ付け/ろう付け/接着剤の適用温度は、非セラミック窓枠の分解温度より低くなければならない。被覆加工の表面の状態が適宜に被覆されることが選択されてもよい。金/ゲルマニウムのはんだ付け材料の場合、被覆加工がニッケルまたは金で塗られることが望ましい。特に、金/ゲルマニウムのはんだが用いられて窓枠を他のコンポーネントに結合されることが最も望ましい。マトリクスの被覆加工に用いられる金属は、銅またはアルミニウムのいずれかを含むことが望ましい。
本発明による窓枠の非セラミック系材料は、熱シンクフランジとして使用するのが好ましい比較的混じりけのない銅または他の高伝導性材料に近似のCTE適合を提供する熱特性を有する。かかる適合のために、熱膨張及び熱収縮の不規則な量に起因してそうでなければ生ずるかもしれないストレスが避けられる。さらに、窓枠の非セラミック系材料が性質上柔軟であって、そうでなければ生ずるかもしれない亀裂または損傷の可能性をさらに減少させる。
本発明による窓枠の非セラミック系材料は、ろう付けなどによってフランジ及びリードに取り付けられてもよい。ろう付け/はんだ付け/接着剤が用いられて部品を結合してもよい。その場合、ダイは、従来のヘッダの組み立てと比較してより低い融解温度を有する材料を用いてフランジにその後結合され、パッケージの組み立ての間行われる結合を妨げない。例として表2を参照せよ。
Figure 2006516361
窓枠の非セラミック系材料が、ラミネート加工、ローリング、オートクレーブまたはめっきなどの様々な方法で被覆されてもよい。窓枠の非セラミック系材料に被覆する適当な厚さの銅または他の金属を選択することによって、かかる金属が熱シンクフランジ及び/またはリードも形成して、所望の構造を形成する。電気的絶縁空間が必要な場合、非セラミック系材料に取り付けられた金属が、リソグラフ露出または機械研磨によってパターン形成されてもよい。取り付けられた金属を備えた非セラミック系材料をリソグラフ処理して金型を得てもよい。
本発明によれば、フランジが、その中心部分において平らな上面から上方へ伸びる高くなったペデスタルで形成されて、フランジ上で1つ以上のダイをマウントするダイ取付領域を画定してもよい。高くなったペデスタルは窓枠の開口部内で適合し、ダイ取付領域の周囲でろう付け材料に対するバリアを形成する。窓枠をフランジにろう付けする間、かかるバリアによって、ろう付け材料がダイ取付領域上へフローするのが防止される。
本発明の好適実施例についての詳細な説明が添付図面を参照して行われる。
発明を実施するための形態
図1は本発明による半導体パッケージ10を示す。図1のパッケージ10は、細長くて平らなおおむね平面的な構造の熱シンクフランジ12を含み、そこにマウントされた窓枠14を有する。複数のリード16がフランジ12に向かい合った窓枠14上にマウントされる。窓枠14は開口部18をその中に有してフランジ12の一部を露出させる。半導体ダイ20は開口部18内でフランジ12上にマウントされ、リード16に電気的に結合される。かかる電気的結合はワイヤ結合22で実施されてもよく、そのうちの2つが説明のために図1に示されている。単一のダイ20が説明の目的で示されており、複数のダイが、所望すれば開口部18内にマウントされてもよい。(図示されていない)ふたがリード16上にマウントされ、開口部18及び含まれるダイ20に亘って封止してもよい。
図2は、図1の半導体パッケージ10のいくつかのコンポーネントの分解組み立て図であって、コンポーネントが組み立てられてヘッダ24を形成する方法を示す。ヘッダ24は、フランジ12、窓枠14及びリード16を含む。窓枠14はろう付けなどによってフランジ12に結合されて、続いてリード16がフランジ12向かい合った窓枠14上に同様の方法でマウントされる。半導体パッケージ10は、ヘッダ24の窓枠14内に1つ以上のダイ20をマウントし、ダイ20をワイヤボンディングによってリード16に電気的に結合して完成される。次に、エポキシまたは他の注封化合物が開口部18を充てんするために用いられてもよい。そのときふたが所望通りパッケージ10に亘って取り付けられてもよい。
図1の半導体パッケージ10は、窓枠14を除き従来の構造のものである。本発明によれば、図3の拡大して詳細な方法で示された窓枠14が、非セラミック系材料でできている。かかる材料が、ファイバまたは他の幾何学的配列の充てん剤で充てんされた主に有機材料のマトリクスを含む。マトリクスはPTFEまたはエポキシを含んでもよい。ファイバまたは充てん剤はガラスまたはセラミックから成っていてもよい。
従来の半導体パッケージの窓枠に通常用いられるアルミナまたは他のセラミックに基づく材料と異なり、本発明の窓枠14の非セラミック系材料は多くのはっきりとした利点を提供する。窓枠14の非セラミック系材料が、フランジ12に用いられることが望ましい高伝導性の銅または他の材料に対して近似の熱膨張またはCTE適合を提供する。結果として、フランジ12、窓枠14及びリード16が、ヘッダ24を形成するためにかかるコンポーネントを一緒にろう付けする間、通常400℃かそれ以上である高温に曝される場合に、かかるコンポーネントの間で一緒に曝されてヘッダ24を形成する間に、窓枠14は高伝導性フランジ12の割合と同様の割合で熱膨張及び熱収縮を受ける。結果として、従来技術の構造及び方法に現れる高い熱ストレスが避けられる(詳細は表1を参照せよ)。さらに、従来の窓枠のセラミック系材料とは異なって、本発明による窓枠14の非セラミック系材料は脆弱ではないが、むしろ性質上柔軟であって、従来の構造で生ずる破砕及び他の破損をさらに避ける。
他のコンポーネントにろう付けするかそうでなければ結合するように濡らすことができる表面を備えた窓枠14を提供するために、窓枠14が銅またはアルミニウムなどの金属の層で被覆されることが望ましい。窓枠14の非セラミック系材料の性質により、被覆材料と非セラミック系材料との間の望ましい結合を設けることが難しいことがある。しかしながら、望ましい結合が図4A及び4Bに示した技術によって提供される。図4Aは、金属の被覆加工層24と間隔をあけた窓枠14を示す。被覆加工層24が窓枠14に対して配置される前に、被覆加工層24の表面26は、図4Aに示したように、起伏をつけられる。次に層24が、圧力と高温とを用いることによって窓枠14にラミネート加工される。窓枠14の非セラミック系材料が、被覆加工層24の起伏を付けられた表面26へフローする。十分な時間の後、構造が冷却されて圧力が取り除かれる。最終のラミネート加工された製品が図4Bに示される。図4Bに示したように、起伏を付けられた表面26が窓枠14と一体化されて、そうでなければ一緒に結合するのが難しい材料の間に大変強力な結合を形成する。次に、被覆加工層24が、金/ゲルマニウムのはんだを用いた結合の用意において、ニッケル及び金などでめっきされてもよい。好適なはんだは、組成88Au12Geを有するが、他のはんだが用いられてもよい。
本発明の特徴に基づいて、図4A及び4Bに示した被覆加工及びラミネーティング操作が用いられて、そこに取り付けられるフランジを窓枠14に設け、同時に被覆加工層が形成される。十分な厚さの被覆層24を形成して適当な厚さのフランジを形成することによって簡単に、被覆加工層24が窓枠14に結合されるときに、かかるフランジが窓枠14の底部に形成される。このことは、別個のフランジ12を形成してかかるフランジを窓枠14に取り付けることの必要性を排除する。
本発明によれば、ヘッダ24のフランジ12、窓枠14及びリード16が様々なプロセスを用いて結合されてもよい。先に述べたように、金/ゲルマニウムはんだが用いられてフランジ12及びリード16の両方に窓枠14を結合させてもよい。かかる方法が用いられる窓枠14は、その金属被覆加工に続いてニッケル、次に金で被覆されることが望ましい。替わりに、窓枠14がはんだ付け/ろう付けを用いずに結合されてもよい。このことはエポキシまたは何らかの適当な接着剤を用いて行われる。エポキシは非セラミック系窓枠に強力な粘着力を有する。同時に、それらは、窓枠14上のニッケル/金メッキ同様に銅またはアルミニウムの被覆加工に結合することができる。エポキシが用いられてフランジ12及びリード16の両方に窓枠14を結合してもよい。
先に述べたように、ラミネート加工技術を用いて窓枠14の非セラミック系材料にフランジ12を直接結合させてもよい。同様に、図4A及び4Bと関係して先に述べたように、被覆加工層24が十分な厚さを与えられて、窓枠14に結合される場合にフランジ12を形成してもよい。
図5は本発明によるフランジ30の替わりの実施例を示す。フランジ30は図1及び2のフランジ12と同様であり、その中でそれは細長くて相対的に薄い、大体平面の構造のものであって、その上に平らな上面32を有している。しかしながら、図1及び図2のフランジ12とは異なり、図5のフランジ30は、平らな上面32の中心部分から上方へ伸びている高くなった部分またはペデスタル34を有している。ペデスタル34は、窓枠14がフランジ30上にマウントされる場合、その外周が窓枠14の開口部18内で適合するように構成される。ペデスタル34自体は、ダイ取付領域を画定する平らな上面36を有する。
図6A及び図6Bは、図1のパッケージ10と同様であるがそこで用いられるフランジ30を備えた半導体パッケージ10の一部分の断面図である。その高くなったペデスタル34を備えたフランジ30が、図6Bのより低い部分に示されている。窓枠14の一部が、図6Bの上右手部分に示されている。リード16が窓枠14の頂部に結合される。図6A及び図6Bの例では、窓枠14、リード15及びフランジ30が、ろう付けによって一緒に結合されている。図6Bからわかるように、ろう付け材料の薄層38が窓枠14とリード16との間に配置されて、かかるコンポーネントを一緒に結合する。同様に、ろう付け材料の薄層40が、窓枠14とフランジ30との間の接合部分に沿って伸びている。窓枠14をフランジ30に結合する間、層40のろう付け材料が、示したようにそれらの間の接合部分に沿って伸びている。しかしながら、高くなったペデスタル34によって、ろう付け材料がペデスタル34の平らな上面36により形成されるダイ取付領域上にフローするのを防止される。
ヘッダ24に取り付けられたダイは、40μより小さい表面粗度を通常有する相対的に滑らかな表面を必要とする。フランジ30のペデスタル34の高くなった外周がバリアとして働き、ろう付け材料が、ダイ取付領域を形成するその平らな上面36上へフローするのを防止する。フランジ30のペデスタル34は、機械加工や箔押しなどの適当な技術によって形成されてもよい。任意の被覆を備えた被覆加工材料42がろう付け層38と窓枠14との間及びろう付け層40と窓枠14との間に示されている。
前述のようにもう一度、ラミネート加工技術が用いられて、窓枠の非セラミック系材料にフランジを直接結合してもよい。同様に、被覆加工層に十分な厚さが与えられて、窓枠に結合されるときにフランジを形成してもよい。図7Aは、ペデスタルを有さない前述のフランジ12を備えた半導体パッケージ10の断面図である。図7Bでは、窓が、被覆加工によってリード16及びフランジ12に接着されて示されている。被覆加工は窓枠14の対向する表面において接合部分44における接着を設ける。
ここで開示した実施例が、全ての点で、説明としてかつ限定的でないとしてみなされるべきである。本発明の目的は、前述の説明よりはむしろ、添付の請求項によって示されている。請求項の意味及び同等の範囲内で生ずるすべての変化形はよってこの中に包含されているよう意図されている。
本発明による半導体パッケージの斜視図である。 図1の半導体パッケージのヘッダを形成するコンポーネントの分解組み立て図である。 図1の半導体パッケージの窓枠の拡大斜視図である。 図1の半導体パッケージにおいて、窓枠の非セラミック系材料が金属で被覆される方法を示す超拡大断面図である。 図1の半導体パッケージにおいて、窓枠の非セラミック系材料が金属で被覆される方法を示す別の超拡大断面図である。 本発明による高くなったペデスタルを有するフランジの替わりの実施例の斜視図である。 半導体パッケージの一部とその中に搭載された図5のフランジの断面図であり、ペデスタルによって、ろう付け材料がフランジのダイ取付領域へフローするのを防止される方法を示している。 半導体パッケージの一部とその中に搭載された図5のフランジの断面図であり、ペデスタルによって、ろう付け材料がフランジのダイ取付領域へフローするのを防止される方法をさらに示している。 被覆加工材料がフランジ及び/またはリードになる方法を示す半導体パッケージの一部の断面図である。 被覆加工材料がフランジ及び/またはリードになる方法を示す半導体パッケージの一部の別の断面図である。

Claims (14)

  1. 半導体パッケージであって、ファイバまたは他の幾何学的配列の充てん剤で充てんされた主に有機材料のマトリクスを含む非セラミック系材料からなる窓枠を含む半導体パッケージ。
  2. 前記マトリクスが、ポリテトラフルオロエチレン及びエポキシから成るグループから選択され、前記充てん剤が、ガラス、セラミックファイバ及び他の幾何学的配列形状から成るグループから選択されていることを特徴とする請求項1記載の半導体パッケージ。
  3. 前記非セラミック系材料が、金属で被覆されていることを特徴とする請求項1記載の半導体パッケージ。
  4. 前記金属が、銅及びアルミニウムから成るグループから選択されていることを特徴とする請求項3記載の半導体パッケージ。
  5. 前記窓枠がその上にマウントされたフランジと、前記窓枠上にマウントされた複数のリードと、前記窓枠の開口部内で前記フランジ上にマウントされて前記複数のリードに電気的に結合されているダイと、をさらに含む請求項1記載の半導体パッケージ。
  6. フランジと、前記フランジ上にマウントされた非セラミック系材料からなる窓枠と、前記窓枠上にマウントされたリードと、を含み、前記窓枠がファイバで充てんされた主に有機材料のマトリクスを含む半導体パッケージ。
  7. 前記窓枠が前記エポキシを用いて前記フランジに結合されていることを特徴とする請求項6記載の半導体パッケージ。
  8. 前記窓枠がファイバで充てんされて金属で被覆されたポリテトラフルオロエチレンのマトリクスでできていることを特徴とする請求項6記載の半導体パッケージ。
  9. 前記窓枠が銅で被覆され、前記フランジ及び前記リード線のうちの少なくとも1つが前記窓枠の前記銅被覆の一部であることを特徴とする請求項8記載の半導体パッケージ。
  10. 該金属被覆加工が、ニッケル及び/または金のめっきによってなされ、前記窓枠が前記フランジ及び前記リードにろう付け/はんだ付け/接着剤を用いてろう付けされていることを特徴とする請求項8記載の半導体パッケージ。
  11. 前記金/ゲルマニウムはんだが所定の融解温度を有し、前記金/ゲルマニウムはんだの前記所定の融解温度より低い融解温度を有する金/スズ混合物で前記フランジに結合されるダイをさらに含むことを特徴とする請求項11記載の半導体パッケージ。
  12. 半導体パッケージであって、平らな上面を有するフランジと、その中心部分において前記平らな上面から上方へ延びかつ前記フランジ上でダイをマウントするダイ取付領域を画定するペデスタルと、を含む半導体パッケージ。
  13. ろう付け材料層によって前記フランジ上にマウントされた窓枠をさらに含み、前記ペデスタルが前記ダイ取付領域の周囲で前記ろう付け材料に対するバリアを形成することを特徴とする請求項12記載の半導体パッケージ。
  14. 前記窓枠が、前記フランジ上にマウントされるべき少なくとも1つのダイを受ける開口部を有し、前記ペデスタルが前記フランジの前記中心部分において高くなった部分を含み前記高くなった部分が前記窓枠の前記開口部内で適合するよう構成されていることを特徴とする請求項13記載の半導体パッケージ。
JP2006500897A 2003-01-10 2004-01-09 非セラミック系窓枠を有する半導体パッケージ Expired - Fee Related JP4466645B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/339,834 US7298046B2 (en) 2003-01-10 2003-01-10 Semiconductor package having non-ceramic based window frame
PCT/US2004/000621 WO2004064120A2 (en) 2003-01-10 2004-01-09 Semiconductor package having non-ceramic based window frame

Publications (3)

Publication Number Publication Date
JP2006516361A true JP2006516361A (ja) 2006-06-29
JP2006516361A5 JP2006516361A5 (ja) 2007-09-20
JP4466645B2 JP4466645B2 (ja) 2010-05-26

Family

ID=32711185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006500897A Expired - Fee Related JP4466645B2 (ja) 2003-01-10 2004-01-09 非セラミック系窓枠を有する半導体パッケージ

Country Status (10)

Country Link
US (2) US7298046B2 (ja)
EP (1) EP1584101B1 (ja)
JP (1) JP4466645B2 (ja)
KR (1) KR101015749B1 (ja)
CN (1) CN101080800B (ja)
AT (1) ATE515053T1 (ja)
CA (1) CA2512845C (ja)
HK (1) HK1082591A1 (ja)
IL (1) IL169543A (ja)
WO (1) WO2004064120A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014156029A1 (ja) * 2013-03-28 2017-02-16 パナソニックIpマネジメント株式会社 半導体パッケージおよび半導体デバイス

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
EP1837383B1 (en) * 2006-03-06 2008-06-04 Umicore AG & Co. KG Die-attach composition for high power semiconductors
US20080016684A1 (en) * 2006-07-06 2008-01-24 General Electric Company Corrosion resistant wafer processing apparatus and method for making thereof
US20080006204A1 (en) * 2006-07-06 2008-01-10 General Electric Company Corrosion resistant wafer processing apparatus and method for making thereof
US7961470B2 (en) * 2006-07-19 2011-06-14 Infineon Technologies Ag Power amplifier
US7952188B2 (en) * 2007-01-08 2011-05-31 Infineon Technologies Ag Semiconductor module with a dielectric layer including a fluorocarbon compound on a chip
CN101399237B (zh) * 2008-10-24 2010-06-02 江阴市赛英电子有限公司 全压接快速散热型陶瓷外壳
US20100139885A1 (en) * 2008-12-09 2010-06-10 Renewable Thermodynamics, Llc Sintered diamond heat exchanger apparatus
WO2011119891A2 (en) * 2010-03-25 2011-09-29 Anwar Abdul Mohammed High performance low cost open air cavity ceramic power packages for high temperature die attach processes
US8907467B2 (en) * 2012-03-28 2014-12-09 Infineon Technologies Ag PCB based RF-power package window frame
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
EP2757582A1 (en) * 2013-01-17 2014-07-23 Nxp B.V. Packaged electrical components
US9879722B2 (en) * 2013-03-11 2018-01-30 Bell Helicopter Textron Inc. Low shear modulus transition shim for elastomeric bearing bonding in torsional applications
US10468399B2 (en) 2015-03-31 2019-11-05 Cree, Inc. Multi-cavity package having single metal flange
US9629246B2 (en) 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
US9997476B2 (en) 2015-10-30 2018-06-12 Infineon Technologies Ag Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange
US10225922B2 (en) 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10332847B2 (en) * 2017-06-01 2019-06-25 Infineon Technologies Ag Semiconductor package with integrated harmonic termination feature
CN109037161A (zh) * 2018-06-15 2018-12-18 华为技术有限公司 一种法兰和半导体功率器件
JP7083898B2 (ja) * 2018-06-28 2022-06-13 京セラ株式会社 基体および半導体装置
CN114582826A (zh) * 2020-11-30 2022-06-03 上海华为技术有限公司 一种封装结构、封装方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767839A (en) * 1971-06-04 1973-10-23 Wells Plastics Of California I Plastic micro-electronic packages
US4385342A (en) * 1980-05-12 1983-05-24 Sprague Electric Company Flat electrolytic capacitor
US4784974A (en) * 1982-08-05 1988-11-15 Olin Corporation Method of making a hermetically sealed semiconductor casing
JPS59214243A (ja) * 1983-05-20 1984-12-04 Nec Corp 半導体装置
US4725347A (en) * 1986-05-02 1988-02-16 The Dow Chemical Company Reinforced bipolar electrolytic cell frame
JPS63109104A (ja) * 1986-10-28 1988-05-13 Nippon Steel Corp チタンの積層鋼板の製造方法
US4930857A (en) * 1989-05-19 1990-06-05 At&T Bell Laboratories Hybrid package arrangement
US5045972A (en) * 1990-08-27 1991-09-03 The Standard Oil Company High thermal conductivity metal matrix composite
US5650592A (en) * 1993-04-05 1997-07-22 Olin Corporation Graphite composites for electronic packaging
EP0681741A4 (en) * 1993-11-29 1996-06-05 Rogers Corp ENCLOSURE FOR AN ELECTRONIC CHIP CARRIER AND PRODUCTION METHOD.
JPH0831480A (ja) * 1994-07-15 1996-02-02 Fuji Denka:Kk 気密端子
TW350194B (en) * 1994-11-30 1999-01-11 Mitsubishi Gas Chemical Co Metal-foil-clad composite ceramic board and process for the production thereof the invention relates to the metal-foil-clad composite ceramic board and process for the production
CN1166912A (zh) * 1995-03-02 1997-12-03 电路元件股份有限公司 供频率范围高达90GHz的微波电路用低成本、高性能封装
WO1996037915A1 (en) * 1995-05-26 1996-11-28 Sheldahl, Inc. Adherent film with low thermal impedance and high electrical impedance used in an electronic assembly with a heat sink
US6056186A (en) * 1996-06-25 2000-05-02 Brush Wellman Inc. Method for bonding a ceramic to a metal with a copper-containing shim
US5792984A (en) * 1996-07-01 1998-08-11 Cts Corporation Molded aluminum nitride packages
AU4902897A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for improving reliability of thin circuit substrates by increasing the T of the substrate
JP3617232B2 (ja) * 1997-02-06 2005-02-02 住友電気工業株式会社 半導体用ヒートシンクおよびその製造方法ならびにそれを用いた半導体パッケージ
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
US5926372A (en) * 1997-12-23 1999-07-20 Ford Global Technologies, Inc. Power block assembly and method of making same
US6211463B1 (en) * 1998-01-26 2001-04-03 Saint-Gobain Industrial Ceramics, Inc. Electronic circuit package with diamond film heat conductor
JP2000077462A (ja) * 1998-08-28 2000-03-14 Nec Eng Ltd Tabテープ貼付装置
US6114048A (en) * 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
JP3684305B2 (ja) * 1998-09-17 2005-08-17 日本オプネクスト株式会社 半導体レーザ結合装置および半導体受光装置
JP3457901B2 (ja) * 1998-11-18 2003-10-20 京セラ株式会社 光半導体素子収納用パッケージ
US6683325B2 (en) * 1999-01-26 2004-01-27 Patent-Treuhand-Gesellschaft-für Elektrische Glühlampen mbH Thermal expansion compensated opto-electronic semiconductor element, particularly ultraviolet (UV) light emitting diode, and method of its manufacture
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6261868B1 (en) * 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6462413B1 (en) * 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method
US6414389B1 (en) * 2000-01-28 2002-07-02 Ericsson Inc. Alignment pedestals in an LDMOS power package
JP2002252299A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2002368168A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
US6500529B1 (en) * 2001-09-14 2002-12-31 Tonoga, Ltd. Low signal loss bonding ply for multilayer circuit boards
US20030131476A1 (en) * 2001-09-28 2003-07-17 Vlad Ocher Heat conduits and terminal radiator for microcircuit packaging and manufacturing process
AT5972U1 (de) * 2002-03-22 2003-02-25 Plansee Ag Package mit substrat hoher wärmeleitfähigkeit
US6671449B1 (en) * 2002-06-13 2003-12-30 Agilent Technologies, Inc. Optical packaging assembly including a hermetically sealed optical device housing and method of making the same
US20040046247A1 (en) * 2002-09-09 2004-03-11 Olin Corporation, A Corporation Of The Commonwealth Of Virginia Hermetic semiconductor package
US6727117B1 (en) * 2002-11-07 2004-04-27 Kyocera America, Inc. Semiconductor substrate having copper/diamond composite material and method of making same
US7105931B2 (en) * 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
US6982483B2 (en) * 2003-05-30 2006-01-03 Freescale Semiconductor, Inc. High impedance radio frequency power plastic package
US20040246682A1 (en) * 2003-06-09 2004-12-09 Sumitomo Metal (Smi) Eectronics Devices Inc. Apparatus and package for high frequency usages and their manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014156029A1 (ja) * 2013-03-28 2017-02-16 パナソニックIpマネジメント株式会社 半導体パッケージおよび半導体デバイス

Also Published As

Publication number Publication date
JP4466645B2 (ja) 2010-05-26
CN101080800B (zh) 2012-02-22
EP1584101A4 (en) 2008-11-26
CN101080800A (zh) 2007-11-28
US7298046B2 (en) 2007-11-20
US20040195662A1 (en) 2004-10-07
KR101015749B1 (ko) 2011-02-22
IL169543A0 (en) 2007-07-04
US7582964B2 (en) 2009-09-01
US20080142963A1 (en) 2008-06-19
CA2512845C (en) 2012-07-03
EP1584101B1 (en) 2011-06-29
ATE515053T1 (de) 2011-07-15
WO2004064120A2 (en) 2004-07-29
WO2004064120A3 (en) 2005-09-01
EP1584101A2 (en) 2005-10-12
IL169543A (en) 2016-06-30
HK1082591A1 (en) 2006-06-09
KR20050105168A (ko) 2005-11-03
CA2512845A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
US7582964B2 (en) Semiconductor package having non-ceramic based window frame
TWI489602B (zh) 半導體結構及半導體封裝系統
US5844310A (en) Heat spreader semiconductor device with heat spreader and method for producing same
US7736573B2 (en) Thermoplastic material
TW200829361A (en) Connecting material, method for manufacturing connecting material, and semiconductor device
US9392713B2 (en) Low cost high strength surface mount package
JP2005311284A (ja) パワー半導体素子およびこれを用いた半導体装置
JPH0586662B2 (ja)
JP2001035977A (ja) 半導体装置用容器
JP3199028B2 (ja) 半導体装置及びその製造方法
US8159835B2 (en) Laser apparatus
JPH0780272B2 (ja) 熱伝導複合材料
JP2868007B1 (ja) 半導体装置及びその製造方法
JPH0786444A (ja) 半導体用複合放熱基板の製造方法
JP3313009B2 (ja) 放熱部材、リードフレーム及び半導体装置
JPH0645485A (ja) 高放熱性集積回路パッケージ
JPH07106458A (ja) 気密封止形半導体装置
JP2023082392A (ja) パッケージ
JP2675077B2 (ja) 半導体装置用リードフレーム
JPH06283621A (ja) 半導体装置実装用基板および半導体装置の実装構造
JPS63245875A (ja) 電気回路部材
JPH0563313A (ja) 電子部品搭載用基板
JPH01143241A (ja) 半導体装置用パッケージの製造方法
JP2003332479A (ja) 半導体素子収納用パッケージおよびその製造方法
JPS63244850A (ja) 電気回路部材

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100215

R150 Certificate of patent or registration of utility model

Ref document number: 4466645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees