CN109037161A - 一种法兰和半导体功率器件 - Google Patents

一种法兰和半导体功率器件 Download PDF

Info

Publication number
CN109037161A
CN109037161A CN201810618368.2A CN201810618368A CN109037161A CN 109037161 A CN109037161 A CN 109037161A CN 201810618368 A CN201810618368 A CN 201810618368A CN 109037161 A CN109037161 A CN 109037161A
Authority
CN
China
Prior art keywords
flange
inserts
flange body
power device
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810618368.2A
Other languages
English (en)
Inventor
袁昌发
曹梦逸
张宗民
谢荣华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810618368.2A priority Critical patent/CN109037161A/zh
Priority to CN201811460542.1A priority patent/CN109494199A/zh
Publication of CN109037161A publication Critical patent/CN109037161A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明实施例提供一种法兰和一种半导体功率器件，其中，所述法兰包括法兰本体和嵌件，所述嵌件嵌入所述法兰本体的上端面或下端面，并嵌绕于所述法兰本体的四周；其中，所述嵌件为适配于所述法兰本体端面形状；所述法兰本体的热膨胀系数高于所述嵌件的热膨胀系数。有效提高了法兰结构的机械可靠性，改善了半导体功率器件、集成电路板中法兰结构和芯片之间的CTE失配问题。

Description

一种法兰和半导体功率器件
技术领域
本发明涉及半导体技术领域，特别是涉及一种法兰、一种半导体功率器件和一种集成电路板。
背景技术
随着通信技术的不断演进，基站对功率放大器的功率、效率、带宽等性能要求越来越高。Si基LDMOS受到频率和功率密度的限制，性能已基本发挥到了极限。为了达到新的功率特性水平，满足未来通信的需求，氮化镓宽禁带半导体功率放大器逐渐成为基站功放的主流选择。由于具有禁带宽度大、击穿电场强度高、和电子饱和速度高等特性，氮化镓宽禁带半导体器件在功率应用方面具有得天独厚的优势，其功率密度可以达到Si基LDMOS的5倍以上，效率提升10％以上。
目前现有GaN功率放大器主要采用陶瓷空腔封装，器件法兰一般为金属材料，常用为CuW、CuMoCu等，作为器件载体并同时实现器件对外散热。其中CuW的热导率只有不到200W/m·K，CuMoCu也只有300W/m·K左右；且其中CuMoCu加工工艺复杂，成本高昂，因此本领域中常用的法兰器件通常具有散热性能较差且工艺复杂，成本高等问题。
对此，现有技术中给出了一些高散热性的封装方法。图1为一种现有功率封装结构，包括金属钼作为基体的法兰14与外表的铜覆层16，还具有一个金刚石衬底32和法兰结构(14、16)搭接在一起。底座法兰具有一个开口，电晶片通过软钎焊料(金铟铜)安装在金属化的金刚石衬底32表面上，具有很高的导热性能。
但上述方案结构成本很高，且存在中间位置(32位置)的金刚石热膨胀系数CTE(3-5x10-6/K)与16位置处所示的铜的CTE(17x10-6/K)不匹配的问题，即中间的CTE和四周的CTE不匹配，当高进行温粘结时，16位置所示的Cu材料由于CTE热膨胀更为明显，易出现CTE失配。
鉴于此，本发明提出一种新的封装方案来解决此类问题，通过使用一种新型的法兰结构，使得具备该法兰结构的功放器件在提升整体封装的热导率的同时具有较高的机械可靠性即不容易出现CTE失配。
发明内容
本发明实施例提供了一种法兰和半导体功率器件，能够有效降低法兰和半导体功率器件的成本和提高散热性以及机械可靠性。
本发明实施例的一方面，提供了一种法兰，包括法兰本体和嵌入所述法兰本体上端面或下端面的嵌件，其中：所述嵌件为适配于所述法兰本体端面的环形形状；法兰本体的CTE高于所述环形嵌件的热膨胀系数CTE。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数之间的绝对值小于设定值。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数接近。
本发明实施例的一方面，提供了一种法兰，包括法兰本体和嵌入所述法兰本体上端面或下端面的嵌件，其中：所述嵌件为包绕于所述法兰本体端面的环形形状；法兰本体的CTE高于所述环形嵌件的热膨胀系数CTE。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数之间的绝对值小于设定值。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数接近。
上述法兰包括以下可选实现方式：
上述法兰本体可以为金属Cu。
上述法兰本体可以为金属Cu合金。
在上述法兰，或者上述实现方式的基础上，所述环形嵌件可以为钼，或者为钨，或者为铁镍。
本发明实施例的一方面，提供了一种法兰，包括法兰本体和嵌入所述法兰本体上端面和下端面的嵌件，其中：所述嵌件为适配于所述法兰本体端面的环形形状；法兰本体的CTE高于所述环形嵌件的热膨胀系数CTE。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数之间的绝对值小于设定值。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数接近。
本发明实施例的一方面，提供了一种法兰，包括法兰本体和嵌入所述法兰本体上端面和下端面的嵌件，其中：所述嵌件为包绕于所述法兰本体端面的环形形状；法兰本体的CTE高于所述环形嵌件的热膨胀系数CTE。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数之间的绝对值小于设定值。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数接近。
本发明实施例另一方面，提供了一种半导体功率器件，包括：
法兰，所述法兰包括法兰本体和嵌入所述法兰本体上端面或下端面的嵌件，其中：所述嵌件为适配于所述法兰本体端面形状的环形结构；法兰本体的CTE高于适配于所述法兰本体端面形状的所述嵌件的CTE；
芯片，设置于所述法兰本体上；隔离环，环绕设置于法兰上端面。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数之间的绝对值小于设定值。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数接近。
本发明实施例另一方面，提供了一种半导体功率器件，包括：
法兰，所述法兰包括法兰本体和嵌入所述法兰本体上端面或下端面的嵌件，其中：所述嵌件为包绕于所述法兰本体端面形状的环形结构；法兰本体的CTE高于适配于所述法兰本体端面形状的所述嵌件的CTE；
芯片，设置于所述法兰本体上；隔离环，环绕设置于法兰上端面。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数之间的绝对值小于设定值。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数接近。
本发明实施例另一方面，提供了一种半导体功率器件，包括：
法兰，所述法兰包括法兰本体和嵌入所述法兰本体上端面或下端面的嵌件，其中：所述嵌件为适配于所述法兰本体端面的环形形状；法兰本体的CTE高于适配于所述法兰本体端面形状的所述嵌件的CTE；
芯片，设置于所述法兰本体上；隔离环，环绕设置于法兰上端面。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数之间的绝对值小于设定值。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数接近。
本发明实施例另一方面，提供了一种半导体功率器件，包括：
法兰，所述法兰包括法兰本体和嵌入所述法兰本体上端面或下端面的嵌件，其中：所述嵌件为包绕于所述法兰本体端面的环形形状；法兰本体的CTE高于适配于所述法兰本体端面形状的所述嵌件的CTE；
芯片，设置于所述法兰本体上；隔离环，环绕设置于法兰上端面。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数之间的绝对值小于设定值。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数接近。
可选的，所述隔离环为树脂材料或者树脂与玻璃纤维的混合材料。
本发明实施例另一方面，提供了一种半导体功率器件，包括一体化结构的法兰；设置于所述法兰上表面的芯片；以及环绕设置于法兰上表面的隔离环；其中所述隔离环为树脂材料或者树脂与玻璃纤维的混合材料。
本发明实施例另一方面，提供了一种集成电路板，包括印刷电路板、热沉以及半导体功率器件，其中：半导体功率器件，包括：法兰；芯片，设置于所述法兰本体上；隔离环，环绕设置于法兰上端面；所述印刷电路板具有连接引脚以及法兰装配孔；所述半导体功率器件的引脚与所述连接引脚对应连接，所述半导体功率器件中的法兰与所述法兰装配孔装配连接；所述热沉与所述半导体功率器件中的法兰连接。
可选的，所述法兰包括法兰本体和嵌入所述法兰本体上端面或下端面的嵌件，其中：所述嵌件为适配于所述法兰本体端面形状的环状结构；法兰本体的CTE高于包绕于其四周的所述环形嵌件的CTE。
可选的，所述法兰包括法兰本体和嵌入所述法兰本体上端面或下端面的嵌件，其中：所述嵌件为包绕于所述法兰本体端面形状的环状结构；法兰本体的CTE高于包绕于其四周的所述环形嵌件的CTE。
可选的，所述法兰包括法兰本体和嵌入所述法兰本体上端面和下端面的嵌件，其中：所述嵌件为适配于所述法兰本体端面形状的环状结构；法兰本体的CTE高于包绕于其四周的所述环形嵌件的CTE。
可选的，所述法兰包括法兰本体和嵌入所述法兰本体上端面和下端面的嵌件，其中：所述嵌件为包绕于所述法兰本体端面形状的环状结构；法兰本体的CTE高于包绕于其四周的所述环形嵌件的CTE。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数之间的绝对值小于设定值。
可选的，法兰用于与芯片粘接，所述嵌件的热膨胀系数与法兰所需粘接芯片的热膨胀系数接近。
可选的，所述法兰为一体化结构。
可选的，所述隔离环为树脂材料或者树脂与玻璃纤维的混合材料。
通过本发明实施例，在法兰主体上设置适配于法兰本体端面结构的嵌件，能够将法兰整体的CTE可以有效约束在一定的范围内，且更接近保护环的CTE，与芯片的CTE更加匹配。可以有效降低在加工过程中由于CTE失配带来的半导体功率器件的翘曲以及芯片或者粘接料的裂缝、分层问题，提升半导体功率器件及集成电路板的机械可靠性。通过采用树脂材料的隔离环能够有效改善法兰和隔离环之间的CTE失配问题，提高半导体功率器件及集成电路板的机械可靠性。
附图说明
图1：现有的一种功率封装结构示意图；
图2：本发明实施例的具体应用场景之一；
图3：本发明实施例的一种法兰结构；
图4：本发明实施例的另一种法兰结构；
图5：本发明实施例的又一种法兰结构；
图6：本发明实施例的一种半导体功率器件图；
图7：本发明实施例的一种集成电路版图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然地，所描述的实施例是本发明一部分实施例，而不是全部的实施例。需要说明的是，基于本发明的实施例，本领域普通技术人员在没有创造性劳动前提下所获得的所有其他实施例都属于本发明保护的范围。
随着半导体功率器件向着更高的输出功率发展，其内部芯片的热功耗可高达几十甚至上百瓦，因此也对半导体封装的散热性能和机械可靠性有着较高的要求。在射频功放管的封装结构中，芯片可以通硬焊料焊接到法兰上，法兰作为关键部件为芯片提供了机械支撑和散热，因此，控制法兰与芯片之间热膨胀系数(CTE)的匹配程度以及法兰的散热性能是影响封装性能的关键因素。
铜法兰的导热性能较好，但热膨胀系数较大，铜法兰的热膨胀系数与芯片的热膨胀系数失配严重，当芯片尺寸较大时，两者之间会产生较大的热应力，从而导致芯片或焊料的机械可靠性明显下降。本发明的实施例则提供了一种提高半导体封装的散热性和机械可靠性的法兰。
图3为本发明实施例的一种法兰结构，包括法兰本体307和嵌件302；其中，嵌件302嵌入法兰本体307的下端面，并嵌绕于所述法兰本体的下端面的四周；嵌件302可以为适配于法兰本体307的下端面形状的闭合环状结构，也可以是非闭合结构，如半环绕结构。嵌件302的嵌入方式可以是包绕嵌入于法兰本体307的下端面，且和下端面在一个平面上。
为了保证法兰的机械可靠性法兰本体307的热膨胀系数高于所述嵌件的热膨胀系数。嵌件302的热膨胀系数在满足高于所述嵌件的热膨胀系数的同时，可以选择与法兰本体307上所要粘接的芯片的热膨胀系数相近的材料。
法兰主体通常可以采用导热性较好的材质，例如金、银或者铜等，优选采用成本较低的铜材质，铜的导热率为380～390W/m·K，20℃温度条件下的热膨胀系数为18～19x10-6/K。图3中嵌件302的材质可以选择为钼、钨～铁镍钴合金、铁镍合金、镍、钨铜合金、钼铜合金、石墨或陶瓷等。其中嵌件302的热膨胀系数CTE低于法兰本体的CTE，由此嵌件302可以有效约束本发明上述实施例中法兰整体的CTE。嵌件302与法兰本体之间的连接方式不限，嵌件302可以采用焊接的方式与法兰本体307焊接连接，焊接的焊料可选用银铜合金焊料等。
图4为本发明的另一实施例的法兰结构，包括法兰本体407和嵌件402；其中，嵌件402嵌入法兰本体407的上端面，并嵌绕于所述法兰本体的上端面的四周；嵌件402可以为适配于法兰本体407的上端面形状的闭合环状结构，也可以是非闭合结构，如半环绕结构。嵌件402的嵌入方式可以是包绕嵌入于法兰本体407的上端面，且和上端面在一个平面上。
为了保证法兰的机械可靠性法兰本体407的热膨胀系数高于所述嵌件的热膨胀系数。嵌件402的热膨胀系数在满足高于所述嵌件的热膨胀系数的同时，可以选择与法兰本体407上所要粘接的芯片的热膨胀系数相近的材料。
法兰主体通常可以采用导热性较好的材质，例如金、银或者铜等，优选采用成本较低的铜材质，铜的导热率为380～390W/m·K，20℃温度条件下的热膨胀系数为18～19x10-6/K。图4中嵌件402的材质可以选择为钼、钨～铁镍钴合金、铁镍合金、镍、钨铜合金、钼铜合金、石墨或陶瓷等。其中嵌件402的热膨胀系数CTE低于法兰本体的CTE，由此嵌件402可以有效约束本发明上述实施例中法兰整体的CTE。嵌件402与法兰本体之间的连接方式不限，嵌件402可以采用焊接的方式与法兰本体407焊接连接，焊接的焊料可选用银铜合金焊料等。
图5为本发明的又一实施例的法兰结构，包括法兰本体507和嵌件502、508；其中，嵌件502嵌入法兰本体507的上端面，并嵌绕于所述法兰本体的上端面的四周；嵌件508嵌入法兰本体507的下端面，并嵌绕于所述法兰本体的下端面的四周；嵌件502、508可以为分别适配于法兰本体507的上、下端面形状的闭合环状结构，也可以是非闭合结构，如半环绕结构。嵌件502的嵌入方式可以是包绕嵌入于法兰本体507的上端面，且和上端面在一个平面上。嵌件508的嵌入方式可以是包绕嵌入于法兰本体507的下端面，且和下端面在一个平面上。
为了保证法兰的机械可靠性法兰本体507的热膨胀系数高于所述嵌件的热膨胀系数。嵌件502、508的热膨胀系数在满足高于所述嵌件的热膨胀系数的同时，可以选择与法兰本体507上所要粘接的芯片的热膨胀系数相近的材料。
法兰主体通常可以采用导热性较好的材质，例如金、银或者铜等，优选采用成本较低的铜材质，铜的导热率为380～390W/m·K，20℃温度条件下的热膨胀系数为18～19x10-6/K。图5中嵌件502、508的材质可以选择为钼、钨～铁镍钴合金、铁镍合金、镍、钨铜合金、钼铜合金、石墨或陶瓷等。其中嵌件502、508的热膨胀系数CTE低于法兰本体的CTE，由此嵌件502、508可以有效约束本发明上述实施例中法兰整体的CTE。嵌件502、508与法兰本体507之间的连接方式不限，嵌件502、508可以采用焊接的方式与法兰本体507焊接连接，焊接的焊料可选用银铜合金焊料等。
虽然上述实施例示图中的嵌件为闭合环形，但在实际应用中嵌件可以为其它任意的形状，如适配与法兰主体的上/下端面的形状，可以为闭合环绕也可以部分环绕。图3-5中法兰主体的具体形状不限，可根据其所应用于的半导体功率器件的具体规格进行相应设计；嵌件的具体形状由法兰主体的上下端面的形状而定。
通过上述图3-5的法兰结构，法兰整体的CTE可以有效约束在一定的范围内，且更接近保护环的CTE，与芯片的CTE更加匹配。可以有效降低在加工过程中由于CTE失配带来的半导体功率器件的翘曲以及芯片或者粘接料的裂缝、分层问题，提升产品可靠性。实践证实，使用现有的CuMoCu法兰，成本为A；如果使用该方案成本为0.3-0.5A。
上述在法兰主体的端面边缘使用嵌件的方式，可以使得内部布局芯片时布局更为灵活，节约空间，降低成本；同时因为嵌件在外侧仅与法兰本体单侧接触面接触，焊接面单侧受力，可靠性更高。当嵌件设置为环形时，环形嵌件的加工方式简单有效，成本低廉，不需要开槽等特殊加工工序，工程可制造性更高。
图6为本发明实施例的一种半导体功率器件结构图，示出了一种空腔封装的半导体功率器件600的剖面示意图，包括法兰结构601，隔离环603，引脚604，封装盖605，芯片606。法兰601的上表面中间区域粘接有芯片606；法兰601的上表面环绕粘接有隔离环603；隔离环603上设置封装盖605用于封装，和法兰601之间构成一密封空间；引脚604设置于于隔离环603和封装盖605之间。
芯片606通常可以采用硅、氮化镓等材质，其20℃温度条件下热膨胀系数为3～4x10-6/K。
法兰601可以为图3-5中的法兰结构和材质，也可以为一体化结构，即采用导热性较好的材质，例如金、银或者铜等，优选采用成本较低的铜材质。当法兰601为图3-5中的法兰结构，即法兰主体上嵌有适配于法兰主体形状的嵌件，嵌件的材质可以为钼、钨～铁镍钴合金、铁镍合金、镍、钨铜合金、钼铜合金、石墨或陶瓷等，这些材质与粘接芯片606的热膨胀系数较为接近(例如钼20℃温度条件下的热膨胀系数为5.5x10-6/K，钨20℃温度条件下的热膨胀系数为4.5x10-6/K)，嵌件的热膨胀系数CTE低于法兰本体的CTE，因此嵌件可以有效约束法兰601整体的CTE。
隔离环603的材质可以为陶瓷环，也可以为树脂环，其中使用树脂环可以有效降低陶瓷环带来的CTE失配问题，树脂材料例如FR4的CTE在12～16x10-6/K之间，陶瓷的CTE一般在2x10-6/K左右。当法兰采用一体化结构时，例如纯铜结构时，或采用本发明实施例图3-5所示的法兰结构时，采用树脂环的方案可以有效改善由于陶瓷环的CTE失配带来的结构翘曲，无法加工等。
封装盖605可以为陶瓷，也可以为树脂材料。
引脚604可以为PCB(树脂材料或者树脂与玻璃纤维的混合材料)，同时表面可以附有镀层保证键合可靠。
芯片与法兰之间的连接方式：芯片606可以使用烧结银进行粘接。
隔离环603与法兰601之间采用胶或者高温钎焊或者低温钎焊来进行粘接，其中使用低温钎焊可以避免使用胶水粘接带来的卤素对元器件可靠性的影响，同时提升了粘接效果，此外还能有效避免使用高温钎焊焊接时(700～800℃)带来的法兰601与隔离环603CTE失配带来的翘曲。当使用树脂隔离环，为了粘接效果良好，还需要对法兰表面进行刻蚀处理，增加表面粗糙度从而增加接触面积，以提升树脂隔离环与法兰的结合力。粗糙度优选的控制在100～500um。
采用树脂隔离环方案时还可以灵活配置引脚厚度与隔离环厚度，使得寄生参数可调，匹配效果好。另外，使用分离式的隔离环，通过隔离环的重新设计，可以实现批量同步并行加工，在不影响使用技术效果的同时提升生产效率。
其中图6的半导体功率器件的一种具体实施方式为，法兰601可以为图3-5所示的法兰结构。本发明实施例图3-5所示的法兰应用于半导体功率器件能够有效改善法兰和芯片之间的CTE失配问题。
图6的集成电路板的另一种具体实施方式为，法兰601可以为一体化结构的法兰，例如纯铜法兰，隔离环603为树脂环。通过采用树脂环和一体化结构的法兰，可以改善半导体功率器件由于陶瓷环和一体化法兰之间的CTE失配带来的结构翘曲，无法加工等问题。
图6的集成电路板的另一种具体实施方式为，法兰601可以为图3-5所示的法兰结构，也可以为一体化结构；隔离环603为树脂环。通过采用树脂环和本发明实施例图3-5结构的法兰，不但可以提升半导体功率器件中法兰的机械可靠性改善法兰和芯片间的CTE失配问题，还可以进一步有效改善半导体功率器件由于陶瓷环和法兰的CTE失配带来的结构翘曲，无法加工等问题。
本发明实施例的半导体功率器件的具体类型并不限于射频功放管，还可以为功率二极管、晶闸管等等。
图7为一种集成电路板，包括，印刷电路板702、热沉703以及半导体功率器件700，其中，印刷电路板702具有连接引脚707以及法兰装配孔708；半导体功率器件700的引脚701与连接引脚707对应连接，半导体功率器件700中的法兰704与法兰装配孔708装配连接；热沉703与半导体功率器件700中的法兰704连接。采用图6的半导体功率器件能够有效提高集成电路板的机械可靠性。
图2为本发明实施例的半导体功率器件的一种应用场景，示出了基站功放板的工作电路图。本发明实施例中提到的半导体功率器件可以应用在整个功放板上的末级功放器件中。图2中的PA为本发明实施例中提到的半导体功率器件应用在此功放板的位置。PA为末级功率放大器，起到射频信号放大的作用。在整个功放板中，末级功率放大器PA承受最大的耗散功率，是工作结温最高的有元器件。因此针对半导体功率器件的应用场景特点，使用本发明实施例示中提供的法兰结构封装的半导体功率器件可以有效提高整个功放板的性能和使用寿命。
采用了本发明实施例的法兰结构，能够有效约束法兰器件整体的CTE，因此使得采用了此类法兰的半导体功放器件、集成电路板具有较佳的散热性能，和稳定的机械结构可靠性。其中，半导体功率器件的结构中，嵌件约束了法兰主体的受热形变情况，且嵌件的热膨胀系数与芯片的热膨胀系数较为接近，因此可以减小法兰与芯片之间的热应力，降低法兰与芯片热膨胀的失配程度，提高法兰与芯片连接的机械可靠性，因此，集成电路板也具有较佳的机械可靠性，使用寿命较长。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种法兰，其特征在于，包括法兰本体和嵌件；
其中，所述嵌件嵌入所述法兰本体的上端面或下端面，并嵌绕于所述法兰本体的四周；其中，所述嵌件为适配于所述法兰本体端面的形状；所述法兰本体的热膨胀系数高于所述适配于所述法兰本体端面形状的嵌件的热膨胀系数。
2.根据权利要求1所述的法兰，所述嵌件嵌入所述法兰本体的上端面，所述嵌件的表面和所述法兰本体的上端面位于同一平面上。
3.根据权利要求1所述的法兰，所述嵌件嵌入所述法兰本体的下端面，所述嵌件的表面和所述法兰本体的下端面位于同一平面上。
4.根据权利要求1-3所述的法兰，其特征在于，所述嵌件材料为钼，或者为钨，或者为铁镍。
5.一种法兰，其特征在于，包括法兰本体，上嵌件和下嵌件，其中，所述上嵌件嵌入所述法兰本体的上端面，所述下嵌件嵌入所述法兰本体的下端面，所述上嵌件和下嵌件均嵌绕于所述法兰本体的四周；其中，所述上嵌件适配于所述法兰本体上端面形状；所述下嵌件为适配于所述法兰本体下端面形状；所述法兰本体的热膨胀系数高于所述嵌件的热膨胀系数。
6.根据权利要求5所述的法兰，所述上嵌件的表面和所述法兰本体的上端面位于同一平面上；所述下嵌件的表面和所述法兰本体的下端面位于同一平面上。
7.一种半导体功率器件，其特征在于，包括：
如权利要求1至6任一项所述的法兰；
芯片，所述芯片放置在法兰本体的上端面；
隔离环，所述隔离环环绕放置于法兰上端面；
引脚，所述引脚放置在隔离环上用于与芯片通信连接。
8.根据权利要求7所述的半导体功率器件，其特征在于，其中所述隔离环为树脂材料或者树脂与玻璃纤维的混合材料。
9.一种半导体功率器件，其特征在于，包括：
一体化结构的法兰；
芯片，所述芯片放置在法兰本体的上端面；
隔离环，所述隔离环环绕放置于法兰上端面；
引脚，所述引脚放置在隔离环上用于与芯片通信连接；
其中所述隔离环为树脂材料或者树脂与玻璃纤维的混合材料。
10.一种集成电路板，其特征在于，包括印刷电路板、热沉以及如权利要求8-10任一项所述的半导体功率器件，其中：所述印刷电路板具有连接引脚以及法兰装配孔；所述半导体功率器件的引脚与所述连接引脚对应连接，所述半导体功率器件中的法兰与所述法兰装配孔装配连接；所述热沉与所述半导体功率器件中的法兰连接。
CN201810618368.2A 2018-06-15 2018-06-15 一种法兰和半导体功率器件 Pending CN109037161A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810618368.2A CN109037161A (zh) 2018-06-15 2018-06-15 一种法兰和半导体功率器件
CN201811460542.1A CN109494199A (zh) 2018-06-15 2018-12-01 一种法兰和半导体功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810618368.2A CN109037161A (zh) 2018-06-15 2018-06-15 一种法兰和半导体功率器件

Publications (1)

Publication Number Publication Date
CN109037161A true CN109037161A (zh) 2018-12-18

Family

ID=64609349

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810618368.2A Pending CN109037161A (zh) 2018-06-15 2018-06-15 一种法兰和半导体功率器件
CN201811460542.1A Pending CN109494199A (zh) 2018-06-15 2018-12-01 一种法兰和半导体功率器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201811460542.1A Pending CN109494199A (zh) 2018-06-15 2018-12-01 一种法兰和半导体功率器件

Country Status (1)

Country Link
CN (2) CN109037161A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110719067A (zh) * 2019-09-05 2020-01-21 中国电子科技集团公司第十三研究所 具有热匹配结构的太赫兹倍频器
CN112951926A (zh) * 2021-01-31 2021-06-11 中国电子科技集团公司第十三研究所 激光探测器用陶瓷外壳、激光探测器及制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792638B2 (ja) * 1992-10-06 1998-09-03 京セラ株式会社 半導体素子収納用パッケージ
US7298046B2 (en) * 2003-01-10 2007-11-20 Kyocera America, Inc. Semiconductor package having non-ceramic based window frame
US6900525B2 (en) * 2003-05-21 2005-05-31 Kyocera America, Inc. Semiconductor package having filler metal of gold/silver/copper alloy
WO2011157171A2 (zh) * 2011-06-03 2011-12-22 华为技术有限公司 一种封装用绝缘环、绝缘环组合件和封装体
DE102011112090A1 (de) * 2011-09-04 2013-03-07 Schoeller-Electronics Gmbh Verfahren zur Bestückung einer Leiterplatte
CN103871972A (zh) * 2014-03-31 2014-06-18 华为技术有限公司 法兰、半导体功率器件和集成电路板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110719067A (zh) * 2019-09-05 2020-01-21 中国电子科技集团公司第十三研究所 具有热匹配结构的太赫兹倍频器
CN110719067B (zh) * 2019-09-05 2023-08-15 中国电子科技集团公司第十三研究所 具有热匹配结构的太赫兹倍频器
CN112951926A (zh) * 2021-01-31 2021-06-11 中国电子科技集团公司第十三研究所 激光探测器用陶瓷外壳、激光探测器及制备方法

Also Published As

Publication number Publication date
CN109494199A (zh) 2019-03-19

Similar Documents

Publication Publication Date Title
CN102208376B (zh) 半导体器件
US11004761B2 (en) Packaging of a semiconductor device with dual sealing materials
CN106663666B (zh) 包覆成型塑料封装的宽带隙功率晶体管及mmic
CN103904396B (zh) 一种基于siw的毫米波芯片气密性封装结构
JP6787180B2 (ja) 半導体装置およびその製造方法
TWI688062B (zh) 用於積體電路晶粒之鑽石基散熱基板、組裝積體電路晶粒之方法以及封裝積體電路裝置
CN109494199A (zh) 一种法兰和半导体功率器件
US20240096734A1 (en) Leadframe spacer for double-sided power module
JP2020181837A (ja) 半導体デバイスの放熱構造及びその製造方法、増幅器
CN104037152A (zh) 芯片载体结构、芯片封装及其制造方法
CN106463482B (zh) 用于宽带隙半导体装置的包覆成型封装
CN103871972A (zh) 法兰、半导体功率器件和集成电路板
CN110970372A (zh) 包括具有嵌入式半导体管芯的间隔件的半导体器件组件
US20190006254A1 (en) Microelectronic package construction enabled through ceramic insulator strengthening and design
JP2015170684A (ja) 半導体パッケージ
TWM625943U (zh) 封裝散熱結構及包含其的晶片
JP2003224234A (ja) 半導体装置
WO2022103732A1 (en) Packaged rf power device with pcb routing
KR101643463B1 (ko) 반도체 칩 패키지와 이의 제조 장치 및 방법
CN109427711B (zh) 集成电路芯片的基于金刚石的散热基板
CN112447615A (zh) 半导体器件封装组件及其制造方法
CN216648283U (zh) 封装散热结构及包含其的芯片
KR102616298B1 (ko) 양면냉각 전력모듈 및 이의 제조방법
KR102273299B1 (ko) 열 확산 및 임피던스 정합을 위한 GaN 기반 고출력 트랜지스터 구조체 및 이를 제조하는 방법
KR102305952B1 (ko) 플립 칩 본딩 기반 반도체 디바이스 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181218

WD01 Invention patent application deemed withdrawn after publication