AT5972U1 - Package mit substrat hoher wärmeleitfähigkeit - Google Patents

Package mit substrat hoher wärmeleitfähigkeit Download PDF

Info

Publication number
AT5972U1
AT5972U1 AT0018302U AT1832002U AT5972U1 AT 5972 U1 AT5972 U1 AT 5972U1 AT 0018302 U AT0018302 U AT 0018302U AT 1832002 U AT1832002 U AT 1832002U AT 5972 U1 AT5972 U1 AT 5972U1
Authority
AT
Austria
Prior art keywords
substrate
layer
thermal expansion
composite
coefficient
Prior art date
Application number
AT0018302U
Other languages
English (en)
Inventor
Arndt Dr Luedtke
Heiko Dr Wildner
Original Assignee
Plansee Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plansee Ag filed Critical Plansee Ag
Priority to AT0018302U priority Critical patent/AT5972U1/de
Publication of AT5972U1 publication Critical patent/AT5972U1/de
Priority to DE10310646A priority patent/DE10310646B4/de
Priority to JP2003077066A priority patent/JP2003297985A/ja
Priority to US10/395,426 priority patent/US6998180B2/en

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/407Copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12389All metal or with adjacent metals having variation in thickness
    • Y10T428/12403Longitudinally smooth and symmetrical
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12458All metal or with adjacent metals having composition, density, or hardness gradient
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12986Adjacent functionally defined components

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein als Verbundkomponente ausgeführtes Package, das zumindest aus einer Halbleiterkomponente, einem Substrat und einer Umhüllung besteht. Das Substrat, das die Funktion hat, die beim Betrieb der Halbleiterkomponente entstehende Wärme abzuführen, ist als Schichtverbund und/oder gradierter Werkstoff ausgeführt und weist einen, senkrecht zur Fügefläche asymmetrischen Ausdehnungskoeffizienten auf. Durch entsprechende Wahl der Schichtzusammensetzung oder der Gradierung ist es möglich, den Verzug der Verbundkomponente Substrat / Umhüllung / elektronische Komponente zu minimieren.

Description

AT 005 972 Ul
Die Erfindung betrifft ein Package, das zumindest aus einer Halbleiterkomponente, einem Substrat und einer Umhüllung besteht, wobei das Substrat die Funktion hat, die beim Betrieb der Halbleiterkomponente(n) entstehende Wärme abzuführen.
Substrat, Halbleiterkomponente und die mechanisch stabile Umhüllung sind die wesentlichen Bestandteile eines Package. Für das Substrat werden auch des öfteren die Bezeichnungen Wärmesenke, Wärmespreizeroder Trägerplatte verwendet. Die Halbleiterkomponente besteht beispielsweise aus einkristallinem Silizium oder Galliumarsenid. Diese ist mit dem Substrat verbunden, wobei als Fügetechnik üblicherweise Lötverfahren zum Einsatz kommen. Das Substrat hat die Funktion, die beim Betrieb der Halbleiterkomponente entstehende Wärme abzuleiten. Halbleiterkomponenten mit besonders hoher Wärmeentwicklung sind beispielsweise LDMOS (laterally diffused metal oxide semiconductor), Laserdioden, CPU (central Processing unit), MPU (microprocessor unit) oder HFAD (high frequency amplify device). Die geometrischen Ausführungen des Substrates sind anwendungsspezifisch und vielfältig. Einfache Formen sind flache Plättchen. Es werden jedoch auch komplex gestaltete Substrate mit Ausnehmungen und Stufen 2 AT 005 972 Ul eingesetzt. Das Substrat selbst wiederum ist mit einer mechanisch stabilen Umhüllung verbunden, die zum Beispiel in Form eines keramischen Rahmens ausgeführt sein kann. Als Fügetechnik werden auch zur Verbindung von Substrat und Umhüllung üblicherweise Lötverfahren eingesetzt. Bei thermisch hochbelasteten Packages ist dabei folgender Prozessablauf üblich. Zuerst wird der keramische Rahmen bei einer Temperatur von ca. 700°C mit Hilfe von Silberbasis-Loten auf dem Substrat aufgelötet. Auf der selben Substratseite werden in einem zweiten Prozessschritt die elektronische(n) Komponente(n) aufgelötet.
Die Wärmeausdehnungskoeffizienten der zum Einsatz kommenden Halbleiterwerkstoffe sind im Vergleich zu anderen Werkstoffen niedrig und werden in der Literatur für Silizium mit 2,1 x 10'6 K'1 bis 4,1 x 10'6 K'1 und für Galliumarsenid mit 5,6 x 10'6 K'1 bis 5,8 x 10'6 K'1 angegeben. Auch andere Halbleiterwerkstoffe, die großtechnisch noch nicht breit eingesetzt werden, wie z.B. Germanium, InGaAsP oder Siliziumkarbid, weisen ähnlich niedrige Ausdehnungskoeffizienten auf. Für die Umhüllung werden üblicherweise keramische Werkstoffe, Werkstoffverbunde oder auch Kunststoffe eingesetzt. Beispiele für keramische Werkstoffe sind AI2O3 mit einem Ausdehnungskoeffizienten von 6,5 x 10"6 K"1 oder Aluminiumnitrid mit einem Ausdehnungskoeffizienten von 4,5 x 10‘6 K'1.
Ist das Ausdehnungsverhalten der beteiligten Komponenten unterschiedlich, werden Spannungen im Verbund eingebaut, die zu Verwerfungen, zu Ablösungen oder zum Bruch der Komponente führen können. Spannungen können dabei bereits bei der Herstellung des Package entstehen, und zwar während der Abkühlphase von der Löttemperatur auf Raumtemperatur. Jedoch auch beim Betrieb des Package treten Temperaturschwankungen auf, die beispielsweise von -50°C bis 200°C reichen können und zu thermomechanischen Spannungen im Package führen können. 3 AT 005 972 Ul
Vergleicht man die Spannungen, die durch das Verbinden von Umhüllung und Substrat entstehen, mit denen, die durch das Verbinden von Substrat und elektronischer Komponenten verursacht werden, so überwiegen erstere bei weitem. Dass heißt, Verzug resultiert hauptsächlich aus dem Verbinden von Umhüllung und Substrat.
Aus den bisherigen Aussagen ergeben sich die Anforderungen an das Substratmaterial. Zum einen soll es eine möglichst hohe Wärmeleitfähigkeit aufweisen, um den Temperaturanstieg der Halbleiterkomponente während des Betriebes möglichst gering zu halten. Zum anderen ist es erforderlich, dass der Wärmeausdehnungskoeffizient möglichst gut sowohl an den der Halbleiterkomponente, als auch an den der Umhüllung angepasst ist.
Einphasige, metallische Werkstoffe erfüllen das geforderte Eigenschaftsprofil nicht ausreichend, da die Werkstoffe mit hoher Wärmeleitfähigkeit auch einen hohen Wärmeausdehnungskoeffizienten besitzen. So beträgt der Wärmeausdehnungskoeffizient von Kupfer 1,7 x 10'5 K'1, der von Aluminium 3 x 1CT5 K"1.
Um dem Anforderungsprofil gerecht zu werden, werden für die Herstellung des Substrates Verbundwerkstoffe und Werkstoffverbunde eingesetzt.
Ein metallischer Verbundwerkstoff ist in der EP 0 100 232^eschrieben. Dieser besteht aus einem Wolframskelett und eingelagertem Kupfer. Bei einer Zusammensetzung von beispielsweise W-10Gew.%Cu beträgt die Wärmeleitfähigkeit in Abhängigkeit vom Herstellverfahren 170 bis 200 W/mK, bei einem Wärmeausdehnungskoeffizienten von ca. 6,5 x 10'6 K‘1. Dieser Werkstoff wird heute verbreitet für Substrate eingesetzt, die mit einer keramischen Umhüllung verlötet werden. 4 AT 005 972 Ul
Neben Wolfram-Kupfer kommen auch Molybdän-Kupfer Verbundwerkstoffe zur Anwendung. Während Wolfram-Kupfer Werkstoffe nur durch pulvermetallurgische und spanende Verfahren formgebend verarbeitet werden können, werden Molybdän-Kupfer Werkstoffe zumeist durch Walzen zu Blechen verarbeitet, aus denen die Substrate durch Stanzen oder Laserschneiden gefertigt werden. Molybdän-Kupfer Werkstoffe sind sowohl als Verbundwerkstoffe, als auch als Laminat-Werkstoffverbunde verfügbar. Bei Molybdän-Kupfer Verbundwerkstoffen liegen die zwei Phasen fein verteilt vor, während der Laminat-Werkstoffverbund schichtförmig aufgebaut ist. Übliche Laminat-Werkstoffverbunde bestehen aus drei Lagen, wobei die beiden äußeren Lagen aus Kupfer und die mittlere Lage aus Molybdän aufgebaut ist. Der Wärmeausdehnungskoeffizient eines Mo-30Gew.%Cu Verbundwerkstoffes liegt bei 7,5 x 10'6 K"1, bei einer Wärmeleitfähigkeit senkrecht zur Substratoberfläche von 195 W/mK (jeweils bei Raumtemperatur gemessen).
Ein Verfahren zur Herstellung eines Mo-Cu Laminat-Werkstoffverbunde ist in der
US 4 950 554 sschrieben. Der Aufbau ist immer symmetrisch, d.h. die beiden äußeren Kupferlagen weisen die gleiche Dicke auf. Bei einem Dickenverhältnis Kupfer / Mo / Kupfer von 0,13 / 0,74 / 0,13 liegt die Wärmeleitfähigkeit senkrecht zur Substratoberfläche bei 170 W/mK, was für viele Anwendungen nicht ausreichend ist. Erhöht man die Dicke der Kupferlagen, steigt die Wärmeleitfähigkeit, jedoch auch der Wärmeausdehnungskoeffizient. Bei einem Dickenverhältnis Cu / Mo / Cu von 0,33 / 0,33 / 0,33 beträgt die Wärmeleitung senkrecht zur Substratebene 251 W/mK und der Wärmeausdehnungskoeffizient 8,6 x 10 6 K'1. Dieser Wert ist für die meisten Anwendungen bereits unzulässig hoch, sodass es beispielsweise beim Verlöten mit einer Aluminiumoxidumhüllung zu Verwerfungen des Substrats kommt, die ein 5 AT 005 972 Ul formschlüssiges Verbinden mit der Halbleiterkomponente erschweren bzw. überhaupt unmöglich machen. Für Packages mit Kunststoffumhüllung ist auch ein Laminat-Werkstoffverbund mit der ψ
Schichtfolge Cu - Mo-Cu - Cu in der US 5 493 153 beschrieben. Damit werden tendenziell bessere Daten erzielt, ohne jedoch für sehr hoch belastete Halbleiterkomponenten eine zuverlässig gute Wärmeabfuhr zu gewährleisten.
Ein Kühlkörper mit einer Schichtstruktur ist auch aus der DE 196 05 302^ekannt. Zwischen Kupferschichten ist eine Zwischenschicht eingelagert, die aus Molybdän, Wolfram, Aluminiumnitrid oder pyrolytischem Graphit besteht. Die Dicke der Zwischenschicht ist so gewählt, dass an der Montagefläche, wo das Substrat auf die Halbleiterkomponente aufgelötet wird, ein Wärmeausdehnungskoeffizient eingestellt wird, der von dem der Halbleiterkomponente um maximal 10 % abweicht. In den Beispielen ist ein symmetrisch aufgebauter Werkstoffverbund erwähnt, bei dem die Zwischenschicht aus Molybdän besteht und eine Dicke von 500 pm aufweist. Beidseitig ist eine Kupferschicht mit jeweils 50 pm aufgebracht. Damit gelingt es zwar das Wärmeausdehnungsverhalten anzupassen, jedoch ist die Wärmeabfuhr aufgrund der sehr dünnen Kupferschicht nicht ausreichend. Ψ
Die gleiche Einschränkung gilt auch für Substrate gemäß der EP 0 482 812'in der Multilagensubstrate beschrieben sind, bei denen die Kupferschichten über einen Schmelz-/lnfiltrationsprozess hergestellt werden. 6 AT 005 972 Ul
Die Verwendung von gradierten Schichten, die zwischen Kupfer und Wolfram gemäß der US 5 988 488 eingelagert sind, reduziert zwar die Schubspannungen in der Übergangsfläche, verbessert jedoch nicht die Wärmeabfuhr.
Aus dem gleichen Grund haben auch Substrate gemäß der DE 42 40 843fin der ein Mo-Cu / AI2O3 / Mo-Cu Laminat-Werkstoffverbund beschrieben ist, keine breite Anwendung gefunden.
In der US 5 681 663 ist ein Dreilagenschichtverbund beschrieben, bei dem die außenseitigen Lagen aus Kupfer bestehen. Um bei einer möglichst hohen Wärmeleitfähigkeit, die durch entsprechend dicke Kupferlagen erreicht werden kann, Verzug beim Verlöten zu vermeiden, ist ein Trägerstreifen mit niedrigerem Wärmeausdehnungskoeffizienten mit dem Dreilagenschichtverbund verschweißt. Dies löst jedoch innerhalb des Substrates thermomechanische Spannungen aus, die zu Verwerfungen führen können.
In der EP 0 521 4054st ein Substrat beschrieben, das auf der Seite, welche der Halbleiterkomponente zugewandt ist, eine polykristalline Diamantschicht aufweist. Durch die sehr hohe Wärmeleitfähigkeit von Diamant bekommt man eine entsprechend gut Wärmespreizung in der Ebene parallel zur Oberfläche. Durch das Fehlen einer plastischen Verformbarkeit der Diamantschicht kann es bereits beim Abkühlen von der Beschichtungstemperatur zu Rissen in der Diamantschicht kommen.
In den letzten Jahren ist die Prozessgeschwindigkeit und der Integrationsgrad der Halbleiterkomponenten stark angestiegen, was auch zu einer Zunahme der 7 AT 005 972 Ul Wärmeentwicklung im Package geführt hat. Ein optimales Wärmemanagement im Package stellt daher ein immer wesentlicheres Kriterium dar. Die Wärmeleitfähigkeit der oben beschriebenen Wolfram-Kupfer Werkstoffe und Laminat-Werkstoffverbunde reicht für eine Vielzahl von Anwendungen nicht mehr aus. Die Verfügbarkeit von verbesserten, kostengünstigen Substraten stellt eine Voraussetzung für eine weitere Optimierung von Packages dar.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Package bereitzustellen, das ein Substrat mit hoher Wärmeleitfähigkeit enthält, wobei sich das Substrat beim Fügeprozess mit der Umhüllung nicht in unzulässigem Maße verwirft, ablöst oder sonstige Fehler auftreten.
Gelöst wird diese Aufgabe durch ein Package in dem das Substrat als Schichtverbund mit zwei oder mehreren, formschlüssig verbundenen Lagen und/oder als gradiert aufgebauter Werkstoff ausgeführt ist, wobei das Substrat eine asymmetrische Wärmeausdehnung aufweist, dergestalt, dass sich der Wärmeausdehnungskoeffizient der Fügefläche und der Grundfläche um mindestens 2 % unterscheiden.
Bei allen bis dato bekannt gewordenen Lösungen wurde versucht, durch einen möglichst symmetrischen Substrataufbau einen bei Temperaturänderungen entstehenden Verzug des Substrates zu vermeiden. Bei einem Schichtverbund wird der Verzug zunächst von den Stärken der einzelnen Lagen bestimmt. Bei einem Dreilagen-Schichtverbund, bei dem die beiden äußeren Lagen aus dem selben Material bestehen, ist dabei die Dickendifferenz dieser äußeren Lagen entscheidend. Stand der Technik ist es, diese Dickendifferenz möglichst gering zu halten. Neben der Schichtstärke beeinflusst auch der Elastizitätsmodul, die Querkontraktionszahl 8 AT 005 972 Ul und der Ausdehnungskoeffizient den entstehenden Verzug, was besonders bei einem Verbund zu berücksichtigen ist, der im Werkstoffaufbau unsymmetrisch ausgeführt ist. Bei einem Schichtverbund kann der, einem Temperaturunterschied entsprechende Verzug durch einfache Modellrechnungen ermittelt werden. Bei einem komplizierteren Aufbau, wie dies beispielsweise bei gradiert ausgeführten Werkstoffen der Fall ist, liefern Finit-Element Rechnungen die notwendigen Ergebnisse. Die asymmetrische Wärmedehnung eines Substrates kann man sehr einfach bestimmen, indem man die Wärmedehnung an den jeweiligen Oberflächen messtechnisch ermittelt. Dies kann durch das Aufkleben von wärmebeständigen Dehnmessstreifen erfolgen oder durch optische Dehnungsmessverfahren. Misst man die Wärmedehnung an zwei gegenüberliegenden Flächen, so ist die Differenz der so ermittelten Wärmedehnungen proportional dem Verzug, der entsteht, wenn man ein Substrat erwärmt oder abkühlt.
Diese Differenz der Wärmedehnungswerte ist bei Substraten, die derzeit für die Wärmeableitung in Packages eingesetzt werden, annähernd null. Auch sonstige, in der Patent- und wissenschaftlichen Literatur beschriebene Substrate sind im wesentlichen symmetrisch aufgebaut. Eine Ausnahme dabei stellen Substrate dar, auf denen Diamantschichten abgeschieden wurden. Diese Schichten werden auf der Seite abgeschieden, wo die Halbleiterkomponente aufgelötet wird. Auf Grund des hohen Elastizitätsmodul und der nicht gegebenen Plastizität von Diamant kommt es bereits beim Abkühlen von der Beschichtungstemperatur zum Einbau von Zugspannungen und in weiterer Folge zur Einleitung von Rissen. Dies ist auch mit ein Grund, dass diamantbeschichtete Substrate nicht eingesetzt werden.
Bei den bis jetzt bekannt gewordenen Lösungen wurde das Substrat isoliert von dessen Umfeld, im speziellen der Umhüllung, optimiert. Die Bestrebungen gingen dahin, den Wärmeausdehnungskoeffizienten möglichst gut an den der Umhüllung 9 AT 005 972 Ul anzupassen, bei möglichst hoher Wärmeleitfähigkeit in dem Bereich, wo die Halbleiterkomponente aufgelötet ist.
Im Package, gemäß der vorliegenden Erfindung, werden nicht die Einzelkomponenten für sich optimiert, sondern die Wärmedehnungseigenschaften des Substrates auf die der Umhüllung abgestimmt. Diese Abstimmung erfolgt so, dass der Gesamtverzug der Verbundkomponente Substrat/Umhüllung möglichst gering ist.
Dies sei beispielhaft an einem Package erläutert, wo die Umhüllung als keramischer Rahmen aus Aluminiumoxid ausgeführt ist. Aluminiumoxid weist einen niedrigeren Ausdehnungskoeffizienten, als die üblichen Substratwerkstoffe auf. Bis dato kommen Substrate zur Anwendung, bei denen der Wärmeausdehnungskoeffizient der Fläche, an der das Substrat mit der Umhüllung verlötet wird und der Wärmeausdehnungskoeffizient, der dazu gegenüber liegenden Seite, annähernd gleich sind. Stand der Technik sind Substrate aus einem W-Cu Verbundwerkstoff oder einem Cu/Mo/Cu Schichtverbund. Diese Substrate weisen einen höheren Wärmeausdehnungskoeffizienten, als der keramische Rahmen auf. Beim Abkühlen von der Löttemperatur kommt es nun im Substrat, und zwar auf der Seite, welche der Umhüllung gegenüber liegt, zum Einbau von Zugspannungen. Diese führen in weiterer Folge zu einer Verwerfung des Verbundes Rahmen / Substrat. Dieser Effekt limitiert die Erhöhung der Wärmeleitfähigkeit des Substrats, durch beispielsweise Erhöhung des Cu-Gehalts im W-Cu oder der Dicke der Kupferlagen beim Schichtverbund Cu / Mo / Cu, da damit ein größerer Verzug des Verbundes Rahmen / Substrat verbunden wäre. 10 AT 005 972 Ul
Ein Package gemäß der vorliegenden Erfindung enthält nun jedoch ein Substrat, das eine, senkrecht zur Fügefläche mit der Umhüllung, asymmetrische Wärmedehnung aufweist. Dadurch erreicht man, dass der Verzug in der Verbundkomponente Substrat / Umhüllung / Halbleiterkomponente, der im wesentlichen aus dem unterschiedlichen Wärmedehnungsverhalten Umhüllung / Substrat resultiert, minimiert wird. Verwendet man beispielweise ein Substrat, das einen, im Bereich der Fügefläche mit der Umhüllung, niedrigeren Wärmeausdehnungskoeffizienten aufweist, als auf der gegenüberliegenden Seite, so kommt es beim Aufheizvorgang während des Lötprozesses zu einem U-förmigen Verzug des Substrates. Die Spannungen im Substrat werden durch Relaxationsvorgänge abgebaut. Beim Abkühlprozess kommt es nun im Substrat an der der Fügefläche gegenüberliegenden Seite zum Einbau von Druckspannungen. Durch entsprechende Wahl des Schichtaufbaus oder der Zusammensetzung bei einem gradierten Verbund kann nun erreicht werden, dass es zu einer Rückbiegung des Substrates kommt, sodass die Verbundkomponente nahezu plan vorliegt.
Es ist jedoch auch möglich, die Lötung als Planlötung auszuführen. Darunter versteht man, dass die zu verlötenden Komponenten beschwert werden, sodass diese bei Löttemperatur durch Kriechvorgänge plan werden. Wird nun die Lötung als Planlötung ausgeführt und ist der mittlere Ausdehnungskoeffizient der Umhüllung niedriger, als der des Substrates, so erreicht man eine plane Verbundkomponente Substrat /Umhüllung dann, wenn der Ausdehnungskoeffizient der Seite des Substrates niedriger ist, die der Fügefläche gegenüberliegt.
Bei einem Schichtverbund kann die Festlegung der Dicken der einzelnen Lagen bzw. der Werkstoffe, um den erfindungsgemäßen Unterschied der Wärmeausdehnungskoeffizienten und die entsprechende Verzugsfreiheit des Verbundes Substrat / Umhüllung / Halbleiterbauteil zu erreichen, einfach mit Hilfe des 11 AT 005 972 Ul
Berechnungsmodells der schubstarren Platten erfolgen (siehe Jones, R.M.: Mechanics of Composite Materials, Hemisphere Publishing Corporation (1975)). Für gradiert aufgebaute Substrate sind Finet-Element Rechnungen durchzuführen.
Damit ist es möglich, Substrate einzusetzen, die einen höheren Wärmeausdehnungskoeffizienten aufweisen. Dies gestattet daher beispielsweise den Einsatz von Substraten, mit dickeren Cu-Schichten, durch die die Wärmeableitung aus der Halbleiterkomponente verbessert wird.
Die Herstellung von Schichtverbunden mit unterschiedlichen Dicken der Schichtlagen kann beispielsweise einfach durch Walzplattieren erfolgen, wobei die Dicken der verwendeten Ausgangsformate, die Dicken der Schichtlagen im gewalzten Zustand bestimmen.
Das Konzept einer asymmetrischen Wärmedehnung kann auch auf gradiert aufgebaute Werkstoffe angewandt werden. Dies sei am Beispiel W-Cu erläutert. Durch die Verwendung von W-Pulver mit unterschiedlichen Korngrößen und entsprechenden Befüllungseinrichtungen ist es möglich, presstechnisch einen Grünling herzustellen, der einen über den Querschnitt kontinuierlichen Übergang von feinen Pulverteilchen zu groben Pulverteilchen aufweist. Im Bereich feiner Pulverteilchen ist die Gründichte geringer und damit die Porosität höher, als im Bereich grober Pulverteilchen. Sintert man nun diesen Grünling bei einer Temperatur, wo nur Brückenbildung, jedoch kein makroskopischer Schwund auftritt, bleibt die über den Querschnitt unterschiedliche Porosität auch nach dem Sinterprozess erhalten. Nach dem Infiltrationsprozess mit Kupfer ist der Kupfergehalt im Bereich feiner W-Teilchen größer und nimmt gradiert in Richtung grober W-Teilchen ab. 12 AT 005 972 Ul
Damit ist es möglich, gradierte Substrate herzustellen, die einen senkrecht zur Fügefläche asymmetrischen Wärmeausdehnungskoeffizienten aufweisen.
In einer besonders vorteilhaften Ausführungsform der vorliegenden Erfindung ist das Substrat als Dreilagen-Schichtverbund ausgeführt. Umhüllung und Halbleiterkomponente sind auf der gleichen Substratseite aufgelötet. Die erste Substratlage, die der Umhüllung und Halbleiterkomponente benachbart ist, besteht dabei aus einem Werkstoff mit hoher Wärmeleitfähigkeit, wie beispielsweise Cu oder einer Cu-Legierung. Für die mittlere Lage eignen sich besonders Refraktärmetall-Kupfer-Verbundwerkstoffe. Die dritte Lage besteht wiederum aus Kupfer. In welchem Verhältnis die Dicken der Kupferlagen zueinander stehen, ist exemplarisch in den Beispielen angeführt. Als kostengünstiges Herstellverfahren ist das Walzplattieren zu erwähnen.
Im folgenden sind Beispiele angeführt, die exemplarisch die erfindungsgemäße Ausführung erläutern sollen. Zur Veranschaulichung dienen dazu Fig.1 und Fig.2. Fig.1 zeigt ein Package, wobei das Substrat mit (1), die Umhüllung mit (2) und die elektronische Komponente mit (3) bezeichnet sind. Fig.2 zeigt ein Substrat mit der Länge I, der Breite b und der Dicke h-ι, auf dem eine Umhüllung mit der Dicke h2, entsprechend den Ausführungsbeispielen, aufgelötet wurde. Fig.2 zeigt auch, wie die Verwerfung des Package nach dem Lötprozess ermittelt wurde. Es wurde dazu der maximale Verzug, bezogen auf die Länge I der Substratgrundfläche, bestimmt.
Beispiele
Molybdänpulver wurde gepresst und der so hergestellte Grünling mit Kupfer infiltriert. Der Kupfergehalt betrug 30 Gew.%. Durch Walzplattieren wurden beidseitig Kupferlagen aufgebracht, wobei die Gesamtdicke des Schichtverbundes h-ι jeweils 13 AT 005 972 Ul 1 mm betrug. Die Dicken der einzelnen Lagen sind in der nachstehenden Tabelle in den Beispielen 1, 2, 4 und 5 wiedergegeben. Die Beispiele 1 und 4 stellen dabei den Stand der Technik dar. Die Beispiele 2 und 5 sind erfindungsgemäße Ausführungen. Des weiteren wurde gemäß Beispiel 3 in einer ebenfalls erfindungsgemäßen Ausführung ein Mo-30Gew.%Cu Verbundwerkstoff hergestellt auf dem einseitig Cu walzplattiert wurde. Auf der Mo-30Gew.%Cu - Seite wurde ein Al-Blech aufgelötet. Aus diesen so hergestellten Werkstoffverbunden wurden mittels Stanzen Substrate gefertigt. Die Substrate hatten eine plättchenförmige Geometrie mit einer Länge I von 34 mm, einer Breite b von 14 mm und einer Dicke hi von 1 mm. Die Dicken der einzelnen Lagen sind in nachstehender Tabelle angeführt. Auf jeweils drei Proben pro Variante wurden beidseitig Dehnmessstreifen aufgeklebt, in einem indirekt beheizten Ofen die Wärmedehnungen im Temperaturbereich 20°C - 250°C gemessen und die Wärmeausdehnungskoeffizienten ermittelt. aSF bezeichnet den Wärmeausdehnungskoeffizient der 1.Lage und aSG den der 3. Lage.
Die jeweiligen Substrate wurden durch einen Lötprozess unter Verwendung eines Silberbasis-Lotes bei einer Temperatur von 700°C mit einem AI2O3 Rahmen der Dicke 0,2 mm, der Länge 34 mm und der Breite 14 mm verlötet. Der Rahmen wurde dabei auf der Seite des Substrates, die den Wärmeausdehnungskoeffizienten aSF aufweist, aufgelötet. Der Verzug des Verbundes Substrat / Umhüllung bei Raumtemperatur wurde so bestimmt, dass der Betrag der maximalen Verwerfungstiefe des Substrates ermittelt wurde, wie dies in Fig. 1 dargestellt ist. Diese Werte sind in der nachstehenden Tabelle wiedergegeben und zeigen, dass die erfindungsgemäßen Substrate einen deutlich geringeren Verzug aufweisen. 14 AT 005 972 Ul
Beispiel Material Dicke Material 2.Lage Dicke Material Dicke «SF CtSG Betrag 1 .Lage (benachbart 1 .Lage 2. Lage 3.Lage 3. Lage ΓΊΟ-6 Γΐο-6 Verzug Umhüllung) [mm] [mm] [mm] K-1] K-1] I [mm] | 1 Cu 0.25 Mo-30Gew.%Cu 0.5 Cu 0.25 10.4 10.4 0.387 2 Cu 0.17 Mo-30Gew.%Cu 0.5 Cu 0.33 7.21 13.8 <0,01 3 Cu 0.175 Mo-30Gew.%Cu 0.5 AI 0.325 7.22 13.9 <0,01 4 Cu 0.125 Mo-30Gew.%Cu 0.75 Cu 0.125 7.96 7.96 0.137 5 Cu 0.1 Mo-30Gew.%Cu 0.75 Cu 0.15 6.76 9.21 <0,01 15

Claims (7)

  1. AT 005 972 Ul Ansprüche 1. Als Verbundkomponente ausgeführtes Package, bestehend aus zumindest einem Substrat mit gegenüberliegenden Grund- und Fügeflächen, zumindest einer Halbleiterkomponente und zumindest einer Umhüllung, die miteinander gefügt sind, wobei das zur Wärmeableitung dienende, ein- oder mehrlagige Substrat senkrecht zur Fügefläche eine Wärmeleitfähigkeit von größer 170 W/mK aufweist und wobei im Fall der Mehrlagigkeit die der Halbleiterkomponente benachbarte Lage aus einem Werkstoff mit einem Elastizitätsmodul kleiner 750 GPa besteht, dadurch gekennzeichnet, dass das Substrat mit lageweisem und/oder in seiner Werkstoff-Zusammensetzung gradiertem Aufbau eine asymmetrische Wärmeausdehnung aufweist, dergestalt, dass sich der Wärmeausdehnungskoeffizient der Fügefläche und der Grundfläche um mindestens 2 % unterscheiden.
  2. 2. Package gemäß Anspruch 1, dadurch gekennzeichnet, dass der Verzug bei Raumtemperatur, gemessen an der Substratgrundfläche, infolge aufeinander abgestimmter Werkstoffe, Schichtdicken und/oder Werkstoffgradierung des Substrates kleiner 0,05 mm pro 1 mm Länge beträgt. 16 AT 005 972 Ul
  3. 3. Package gemäß Anspruch 1, dadurch gekennzeichnet, dass der Wärmeausdehnungskoeffizient <xSf der Substratfügefläche und der Wärmeausdehnungskoeffizient <xSg der Substratgrundfläche die folgende Bedingung erfüllen: 1,02 < asG/asF < 8
  4. 4. Package gemäß Anspruch 1 bis 3, dadurch gekennzeichnet, dass das Substrat als Schichtverbund ausgeführt ist, wobei die der Halbleiterkomponente zugewandte oberste Lage aus Cu, Mo-Cu, W-Cu, AI, Ag, Au, AIN, BeO oder einem C-Faser/Cu Verbund besteht.
  5. 5. Package gemäß Anspruch 1 bis 3, dadurch gekennzeichnet, dass das Substrat als ein Dreilagen-Schichtverbund ausgeführt ist, wobei die der Umhüllung zugewandte erste Lage aus Cu oder einer Cu-Legierung, die zweite Lage aus Mo-Cu und die dritte Lage aus Cu oder einer Cu-Legierung besteht, wobei die Dicke der ersten Lage Si und die Dicke der dritten Lage S3 die folgende Bedingung erfüllen: 1,05 < S3/ S1 < 5
  6. 6. Verfahren zur Herstellung eines als Verbundkomponente ausgeführten Package, bestehend aus zumindest einem Substrat mit gegenüberliegenden Grund- und Fügeflächen, zumindest einer Halbleiterkomponente und zumindest einer Umhüllung, die miteinander gefügt sind, wobei das zur Wärmeableitung dienende, ein- oder mehrlagige Substrat senkrecht zur Fügefläche eine Wärmeleitfähigkeit von größer 170 W/mK aufweist und wobei 17 AT 005 972 Ul im Fall der Mehrlagigkeit die der Halbleiterkomponente benachbarte Lage aus einem Werkstoff mit einem Elastizitätsmodul kleiner 750 GPa besteht, dadurch gekennzeichnet, dass ein Substrat mit einer asymmetrischen Wärmeausdehnung gefertigt wird, dergestalt, dass sich der Wärmeausdehnungskoeffizient der Fügefläche und der Wärmeausdehnungskoeffizient der Grundfläche um mindestens 2 % unterscheiden.
  7. 7. Verfahren zur Herstellung eines Package gemäß Anspruch 6 dadurch gekennzeichnet, dass eine Abstimmung der Werkstoffe, Schichtdicken und/oder Werkstoffgradierung des Substrates erfolgt, derart dass der Verzug bei Raumtemperatur, gemessen an der Substratgrundfläche, kleiner 0,05 mm pro 1 mm Länge beträgt. 18
AT0018302U 2002-03-22 2002-03-22 Package mit substrat hoher wärmeleitfähigkeit AT5972U1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
AT0018302U AT5972U1 (de) 2002-03-22 2002-03-22 Package mit substrat hoher wärmeleitfähigkeit
DE10310646A DE10310646B4 (de) 2002-03-22 2003-03-12 Package mit Substrat hoher Wärmeleitfähigkeit
JP2003077066A JP2003297985A (ja) 2002-03-22 2003-03-20 パッケージとその製造方法
US10/395,426 US6998180B2 (en) 2002-03-22 2003-03-24 Package with a substrate of high thermal conductivity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
AT0018302U AT5972U1 (de) 2002-03-22 2002-03-22 Package mit substrat hoher wärmeleitfähigkeit

Publications (1)

Publication Number Publication Date
AT5972U1 true AT5972U1 (de) 2003-02-25

Family

ID=3483687

Family Applications (1)

Application Number Title Priority Date Filing Date
AT0018302U AT5972U1 (de) 2002-03-22 2002-03-22 Package mit substrat hoher wärmeleitfähigkeit

Country Status (4)

Country Link
US (1) US6998180B2 (de)
JP (1) JP2003297985A (de)
AT (1) AT5972U1 (de)
DE (1) DE10310646B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1769906A1 (de) * 2005-08-29 2007-04-04 Plansee Se Verbundbauteil mit strukturiertem Wolframteil
CN112164660A (zh) * 2020-09-07 2021-01-01 中国电子科技集团公司第十四研究所 一种快速校核t/r组件基板与封装材料热失配应力的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060127599A1 (en) * 2002-02-12 2006-06-15 Wojak Gregory J Process and apparatus for preparing a diamond substance
US7298046B2 (en) * 2003-01-10 2007-11-20 Kyocera America, Inc. Semiconductor package having non-ceramic based window frame
US20050139995A1 (en) * 2003-06-10 2005-06-30 David Sarraf CTE-matched heat pipe
DE102004047659A1 (de) * 2004-09-30 2006-04-13 Infineon Technologies Ag Verfahren zur Herstellung eines Flansches für ein Halbleiterbauelement sowie nach diesem Verfahren hergestellter Flansch
JP2009004666A (ja) * 2007-06-25 2009-01-08 Hitachi Ltd パワー半導体モジュールおよびその製造方法
US8378357B2 (en) 2007-08-29 2013-02-19 Sp3, Inc. Multilayered structures and methods of making multilayered structures
US8105693B2 (en) * 2007-08-29 2012-01-31 Sp3, Inc. Multilayered structures and methods thereof
CN103451579B (zh) * 2013-09-30 2015-12-09 上海工程技术大学 一种纤维结构钼铜复合材料的制备方法
US9992917B2 (en) 2014-03-10 2018-06-05 Vulcan GMS 3-D printing method for producing tungsten-based shielding parts
WO2015153903A1 (en) * 2014-04-02 2015-10-08 Kyocera America, Inc. Heat management in electronics packaging
CN112867361B (zh) * 2021-01-22 2023-06-09 Oppo广东移动通信有限公司 显示屏组件和电子装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1121226B (de) * 1960-06-23 1962-01-04 Siemens Ag Halbleiteranordnung
US4025997A (en) * 1975-12-23 1977-05-31 International Telephone & Telegraph Corporation Ceramic mounting and heat sink device
JPS5921032A (ja) 1982-07-26 1984-02-02 Sumitomo Electric Ind Ltd 半導体装置用基板
US4950554A (en) * 1989-05-30 1990-08-21 Amax Inc. Composite copper-molybdenum sheet
EP0482812B1 (de) * 1990-10-26 1998-01-07 Sumitomo Electric Industries, Ltd. Verfahren zum Herstellen von wärmestrahlender Substraten zum Montieren von Halbleitern und gemäss diesem Verfahren hergestellte Halbleiterpackung
JP2924177B2 (ja) * 1990-11-30 1999-07-26 株式会社村田製作所 傾斜機能型回路用基板
EP0521405B1 (de) * 1991-07-01 2001-04-18 Sumitomo Electric Industries, Ltd. Wärmeabführendes Bauteil und damit versehene Halbleitervorrichtung
JPH05211248A (ja) * 1991-10-28 1993-08-20 Sumitomo Electric Ind Ltd 半導体搭載用複合放熱基板及びその製造方法
US5493153A (en) * 1992-11-26 1996-02-20 Tokyo Tungsten Co., Ltd. Plastic-packaged semiconductor device having a heat sink matched with a plastic package
JPH07105464B2 (ja) * 1992-12-04 1995-11-13 住友電気工業株式会社 半導体素子搭載用半導体装置
DE4240843A1 (de) * 1992-12-04 1994-06-09 Bosch Gmbh Robert Anordnung zur Verlustwärmeableitung bei Leistungshalbleiterbauelementen
JPH06268117A (ja) * 1993-03-15 1994-09-22 Sumitomo Electric Ind Ltd 半導体装置用放熱基板およびその製造方法
JPH07106476A (ja) * 1993-10-01 1995-04-21 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP2973170B2 (ja) 1994-08-05 1999-11-08 東京タングステン株式会社 セラミックパッケージ及び放熱基板
US5681663A (en) * 1995-06-09 1997-10-28 Ford Motor Company Heatspreader carrier strip
DE19605302A1 (de) * 1996-02-14 1997-08-21 Fraunhofer Ges Forschung Kühlkörper mit einer Montagefläche für ein elektronisches Bauteil
JPH1012767A (ja) * 1996-06-19 1998-01-16 Tokyo Tungsten Co Ltd 積層構造放熱基板及びその製造方法
JP3333409B2 (ja) * 1996-11-26 2002-10-15 株式会社日立製作所 半導体モジュール
US6271585B1 (en) * 1997-07-08 2001-08-07 Tokyo Tungsten Co., Ltd. Heat sink substrate consisting essentially of copper and molybdenum and method of manufacturing the same
JP3893681B2 (ja) * 1997-08-19 2007-03-14 住友電気工業株式会社 半導体用ヒートシンクおよびその製造方法
US5988488A (en) * 1997-09-02 1999-11-23 Mcdonnell Douglas Corporation Process of bonding copper and tungsten
JP2000026926A (ja) * 1998-07-08 2000-01-25 Tokyo Tungsten Co Ltd リードフレーム用複合材とそれを用いた半導体パッケージ
US6114048A (en) * 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
JP3856640B2 (ja) * 2000-01-26 2006-12-13 株式会社アライドマテリアル 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ
US20010038140A1 (en) * 2000-04-06 2001-11-08 Karker Jeffrey A. High rigidity, multi-layered semiconductor package and method of making the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1769906A1 (de) * 2005-08-29 2007-04-04 Plansee Se Verbundbauteil mit strukturiertem Wolframteil
CN112164660A (zh) * 2020-09-07 2021-01-01 中国电子科技集团公司第十四研究所 一种快速校核t/r组件基板与封装材料热失配应力的方法
CN112164660B (zh) * 2020-09-07 2023-09-05 中国电子科技集团公司第十四研究所 一种快速校核t/r组件基板与封装材料热失配应力的方法

Also Published As

Publication number Publication date
US20030224554A1 (en) 2003-12-04
DE10310646B4 (de) 2009-03-19
JP2003297985A (ja) 2003-10-17
DE10310646A1 (de) 2003-10-16
US6998180B2 (en) 2006-02-14

Similar Documents

Publication Publication Date Title
US7416789B2 (en) Refractory metal substrate with improved thermal conductivity
DE10310646B4 (de) Package mit Substrat hoher Wärmeleitfähigkeit
EP3208841B1 (de) Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE3924225C2 (de) Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
DE4315272A1 (de) Leistungshalbleiterbauelement mit Pufferschicht
DE10320838B4 (de) Faserverstärktes Metall-Keramik/Glas-Verbundmaterial als Substrat für elektrische Anwendungen, Verfahren zum Herstellen eines derartigen Verbundmaterials sowie Verwendung dieses Verbundmaterials
DE102004021075A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102010024520B4 (de) Verfahren zur Erhöhung der thermo-mechanischen Beständigkeit eines Metall-Keramik-Substrats
DE202017006941U1 (de) Trägersubstrat für elektrische Bauteile
DE102015114522A1 (de) Verfahren zum Auflöten eines ersten Lötpartners auf einen zweiten Lötpartner unter Verwendung von Abstandhaltern
DE102020103983B4 (de) Mehrschichtige Wärmesenkenplatte aufweisend Kupferschichten und Cobaltdiffusionsschichten
DE202021003969U1 (de) Trägersubstrat
EP3419949B1 (de) Kupfer-keramik-verbund
DE60113797T2 (de) Material für eine wärme-abführende platte auf der ein halbleiter montiert ist, herstellungsmethode und keramisches gehäuse,produziert unter verwendung derselben
DE3784192T2 (de) Schaltungssubstrat.
EP3210951B9 (de) Kupfer-keramik-verbund
WO2017140550A1 (de) Verfahren zur herstellung eines schaltungsträgers, schaltungsträger, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102022132597A1 (de) Verbundmaterial und Wärmeableitungsteil mit dem Verbundmaterial
EP2100331A1 (de) Elektronisches bauelementmodul und verfahren zu dessen herstellung
DE69127927T2 (de) Keramisches Substrat verwendet für eine elektrische oder elektronische Schaltung
DE102021125557A1 (de) Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
DE102005046710A1 (de) Träger für einen Halbleiterchip
DE19730865A1 (de) Kühlkörper für elektronische Bauelemente
DE202018006215U1 (de) Adapterelement für einen Verbund zum Anbinden eines Bauelements wie einer Laserdiode an einen Kühlkörper und ein Verbund aus mehreren Adapterelementen
DE102012210158A1 (de) Halbleitermodul und verfahren zur herstellung eines halbleitermoduls

Legal Events

Date Code Title Description
MK07 Expiry

Effective date: 20120331

MN9K Cancelled due to lapse of time