DE102015114521A1 - Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger - Google Patents

Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger Download PDF

Info

Publication number
DE102015114521A1
DE102015114521A1 DE102015114521.9A DE102015114521A DE102015114521A1 DE 102015114521 A1 DE102015114521 A1 DE 102015114521A1 DE 102015114521 A DE102015114521 A DE 102015114521A DE 102015114521 A1 DE102015114521 A1 DE 102015114521A1
Authority
DE
Germany
Prior art keywords
insulating substrate
solder
carrier
temperature
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015114521.9A
Other languages
English (en)
Other versions
DE102015114521B4 (de
Inventor
Charles Rimbert-Riviere
Jean-Laurent Deborde
Nils Sanetra
Vasile Vartolomei
Martin Haller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015114521.9A priority Critical patent/DE102015114521B4/de
Priority to CN201610607821.0A priority patent/CN106486342B/zh
Priority to US15/251,058 priority patent/US10141199B2/en
Publication of DE102015114521A1 publication Critical patent/DE102015114521A1/de
Application granted granted Critical
Publication of DE102015114521B4 publication Critical patent/DE102015114521B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/19—Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/08—Non-ferrous metals or alloys
    • B23K2103/12—Copper or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/18—Dissimilar materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/52—Ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

Die Erfindung betrifft ein Verfahren zum Auflöten eines Isoliersubstrats (2) auf einen Substratmontageabschnitt (32) eines Trägers (3) mittels eines vorgegebenen Lots (4). Das Isoliersubstrat (2) weist einen dielektrischen Isolationsträger (20) auf, eine Oberseite (2t), sowie eine der Oberseite (2t) entgegengesetzte Unterseite (2b). Bei dem Verfahren wird ein Isoliersubstrat (2) anhand eines Kriteriums ausgewählt, aus dem geschlossen wird, dass das Isoliersubstrat (2), wenn dieses die Solidustemperatur des Lots (4) aufweist, eine positive Unebenheit (UE2) aufweist. Das ausgewählte Isoliersubstrat (2) wird an seiner Unterseite (2b) mit dem Substratmontageabschnitt (32) verlötet, so dass sich das erstarrte Lot (4) nach dem Verlöten durchgehend von der Unterseite (2b) des Isoliersubstrats (2) bis zu dem Substratmontageabschnitt (32) erstreckt. Die Oberseite (2t) des ausgewählten Isoliersubstrats (2) wird vor oder nach dem Verlöten mit wenigstens einem Halbleiterchip (1) bestückt.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger. Isoliersubstrate werden häufig als Schaltungsträger für elektrische Schaltungen verwendet und, beispielsweise zur Herstellung eines Leistungshalbleitermoduls, mittels einer großflächigen Lötverbindung auf einen Träger aufgelötet. In der Regel sind die Isoliersubstrate aus zwei oder mehr Bestandteilen zusammengefügt. Abhängig vom Ablauf des betreffenden Fügeprozesses sowie den (im Allgemeinen unterschiedlichen) thermischen Ausdehnungskoeffizienten der Bestandteile kann der Schaltungsträger eine temperaturabhängige Krümmung aufweisen, die nur schwer vorhersagbar ist. Zwei Substrate, die identisch aufgebaut sind, könnten selbst dann ein unterschiedliches temperaturabhängiges Krümmungsverhalten zeigen, wenn sie vermeintlich nach demselben Herstellungsverfahren und mit denselben Prozessparametern hergestellt wurden und demgemäß eigentlich ein identisches temperaturabhängiges Krümmungsverhalten zeigen sollten. Die Unvorhersagbarkeit des temperaturabhängigen Krümmungsverhaltens führt dazu, dass auch die Dicke bzw. die Dickenverteilung des Lotes, das zum Auflöten des Isoliersubstrats auf den Träger verwendet wird, nicht vorhersagbar ist. Dies kann beispielsweise dazu führen, dass das Lot in einem Bereich, in dem der Schaltungsträger mit einem Leistungshalbleiterchip bestückt ist, eine lokal erhöhte Dicke aufweist. Damit einher geht ein lokal erhöhter thermischen Übergangswidertand zwischen dem Isoliersubstrat und dem Träger, was nachteilig ist, wenn die in dem Leistungshalbleiterchip anfallende Betriebswärme über das Isoliersubstrat und das Lot an den Träger abgeführt werden soll.
  • Sofern eine Lotschicht mit einer stark inhomogenen Dickenverteilung für einen bestimmten Aufbau als nachteilig angesehen wurde, war nach Herstellung der Lötung eine röntgentechnische Untersuchung erforderlich, was mit hohem Aufwand verbunden ist. Wenn bei der Untersuchung ein zu inhomogenen Dickenverteilung der Lotschicht festgestellt wurde, musste der Verbund mit dem Träger und dem Isoliersubstrat und gegebenenfalls auch mit elektronischen Bauelementen, mit denen das Isoliersubstrat bestückt ist, entsorgt oder aufwändig wiederaufbereitet werden.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger bereitzustellen, das – im Vergleich zu herkömmlichen Verfahren – zu weniger Ausschuss führt, der durch eine stark inhomogene Dickenverteilung der erzeugten Lotschicht bedingt ist.
  • Diese Aufgabe wird durch ein Verfahren zum Auflöten eines Isoliersubstrats auf einen Substratmontageabschnitt eines Trägers gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein Aspekt der Erfindung betrifft ein Verfahren zum Auflöten eines Isoliersubstrats auf einen Substratmontageabschnitt eines Trägers mittels eines vorgegebenen Lots. Das Isoliersubstrat weist einen dielektrischen Isolationsträger auf, eine Oberseite, sowie eine der Oberseite entgegengesetzte Unterseite. Bei dem Verfahren wird ein Isoliersubstrat anhand eines Kriteriums ausgewählt, aus dem geschlossen wird, dass das Isoliersubstrat, wenn dieses die Solidustemperatur des Lots aufweist, eine positive Unebenheit aufweist. Das ausgewählte Isoliersubstrat wird an seiner Unterseite mit dem Substratmontageabschnitt verlötet, so dass sich das erstarrte Lot nach dem Verlöten durchgehend von der Unterseite des Isoliersubstrats bis zu dem Substratmontageabschnitt erstreckt. Vor oder nach dem Verlöten wird die Oberseite des ausgewählten Isoliersubstrats mit wenigstens einem Halbleiterchip bestückt.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren erläutert. Die Darstellung in den Figuren ist nicht maßstäblich. Es zeigen:
  • 1 einen Querschnitt durch einen Träger und ein auf diesen aufzulötendes Isoliersubstrat, das eine negative Unebenheit aufweist.
  • 2 eine Draufsicht auf die den Substratmontageabschnitt aufweisende Seite des Trägers.
  • 3 einen Querschnitt durch den Träger, das Isoliersubstrat, sowie durch ein zwischen diesen befindlichen Lotes vor dem Auflöten.
  • 4 einen Querschnitt durch den Träger, das Isoliersubstrat, sowie durch das Lot, das den Träger und dass Isoliersubstrat stoffschlüssig verbindet.
  • 5 ein Diagramm mit zwei Kurven, das für ein zum Auflöten geeignetes und für ein zum Auflöten ungeeignetes Isoliersubstrat jeweils die Unebenheit beim Durchlaufen eines Temperaturzyklus' zeigt.
  • 6 einen Querschnitt durch ein Isoliersubstrat, das eine negative Unebenheit aufweist und aussortiert wird.
  • 1 zeigt einen Querschnitt durch einen Träger 3 und ein auf diesen aufzulötendes Isoliersubstrat 2. Der Träger 3 kann beispielsweise die Gestalt einer ebenen oder nahezu ebenen Platte aufweisen. Der Träger 3 weist eine Oberseite 3t mit einem Substratmontageabschnitt 32 auf, auf den später das Isoliersubstrat 2 aufgelötet wird.
  • Die Dicke des Trägers 3 kann zum Beispiel im Bereich von 2 mm bis 5 mm liegen. Kleinere oder größere Werte sind jedoch ebenso möglich. Der Träger 3 kann beispielsweise aus Metall bestehen, oder aus einem Metall-Matrix-Kompositmaterial (MMC-Material). Geeignete Materialien für einen Träger 3 aus Metall sind beispielsweise Kupfer, eine Kupferlegierung, Aluminium oder eine Aluminiumlegierung. Ebenso kann der Träger 3 z.B. eine Trägerschicht beispielsweise aus Kupfer, einer Kupferlegierung, Aluminium, einer Aluminiumlegierung oder einem anderen Metall aufweisen, die zur Verbesserung der Lötbarkeit mit einer dünnen Beschichtung versehen ist, deren der Trägerschicht abgewandte Seite den Substratmontageabschnitt 32 bildet oder aufweist. Geeignete Materialien für die Beschichtung zur Verbesserung der Lötbarkeit sind beispielsweise Nickel, Silber, Gold, Palladium. Das Aufbringen einer solchen Beschichtung kann auf die Trägerschicht z.B. mittels Galvanisieren, mittels Sputtern oder durch Gasphasenabscheidung erfolgen.
  • Das Isoliersubstrat 2 umfasst einen dielektrischen Isolationsträger 20, der als flaches Plättchen ausgebildet ist und der eine obere Hauptfläche sowie eine dieser entgegengesetzte, untere Hauptfläche aufweist. Auf die obere Hauptfläche des Isolationsträgers 20 ist eine obere Metallisierungsschicht 21 aufgebracht, die optional zu Leiterbahnen und/oder Leiterflächen strukturiert sein kann. Außerdem ist auf die untere Hauptfläche des Isolationsträgers 20 eine optionale untere Metallisierungsschicht 22 aufgebracht, die unstrukturiert ist, alternativ aber auch strukturiert sein kann. Die dem Isolationsträger 20 abgewandte Seite der oberen Metallisierungsschicht 21 bildet die Oberseite 2t des Isoliersubstrats 2. Sofern eine untere Metallisierungsschicht 22 vorhanden ist, bildet deren dem Isolationsträger 20 abgewandte Seite die Unterseite 2b des Isoliersubstrats 2. Die Oberseite 2t stellt generell die Bestückungsseite des Isoliersubstrats 2 dar (d.h. die bereits mit einem oder mehreren elektronischen Bauelemente bestückte und/oder die noch mit einem oder mehreren elektronischen Bauelemente zu bestückende), und die Unterseite 2b des Isoliersubstrats 2 ist der Oberseite 2t entgegengesetzt.
  • Die Metallisierungsschichten 21 und 22 sind mit dem Isolationsträger 20 fest und stoffschlüssig verbunden. Insbesondere kann die obere Metallisierungsschicht 21 über ihre gesamte, dem Isolationsträger 20 zugewandte Seite fest und stoffschlüssig mit dem Isolationsträger 20 verbunden sein. Entsprechend kann auch die untere Metallisierungsschicht 22 über ihre gesamte, dem Isolationsträger 20 zugewandte Seite fest und stoffschlüssig mit dem Isolationsträger 20 verbunden sein.
  • Der Isolationsträger 20 ist elektrisch isolierend. Er kann beispielsweise aus einem keramischen Material bestehen, z. B. Aluminiumnitrid (AlN), Aluminiumoxid (Al2O3), Siliziumnitrid (Si3N4), Siliziumkarbid (SiC) oder Berylliumoxid (BeO). Die obere Metallisierungsschicht 21 und die untere Metallisierungsschicht 22 können beispielsweise aus Kupfer, einer Kupferlegierung, Aluminium oder einer Aluminiumlegierung bestehen.
  • Gemäß einem Beispiel kann es sich bei dem Isoliersubstrat 2 um ein DCB-Substrat (DCB = direct copper bonded) handeln, bei dem die obere Metallisierungsschicht 21 und – sofern vorhanden – die untere Metallisierungsschicht 22 hergestellt werden, indem vorgefertigte Kupferfolien, die oberflächlich oxidiert sind, durch den DCB-Prozess mit einem keramischen Isolationsträger 20, beispielsweise aus Aluminiumoxid, verbunden werden.
  • 1 zeigt den Träger 3 und das Isoliersubstrat 2 bei einer Anfangstemperatur T0, beispielsweise bei Raumtemperatur (20°C). Bei der Anfangstemperatur T0 kann das Isoliersubstrat 20 eine negative Unebenheit UE2(T0) aufweisen. In diesem Sinne ist die UE2 des Isoliersubstrats 20 negativ, wenn es an seiner Unterseite 2b – wie in 1 dargestellt – konkav gewölbt ist. Dabei ist, sofern eine untere Metallisierungsschicht 22 vorhanden ist, die Unterseite 2b des Isoliersubstrats 2 durch die dem Isolationsträger 20 abgewandte Seite der unteren Metallisierungsschicht 22 gegeben. Sofern keine untere Metallisierungsschicht 22 vorhanden ist, ist die Unterseite 2b durch die der oberen Metallisierungsschicht 21 abgewandte Seite des Isolationsträgers 20 gegeben. Wäre das Isoliersubstrat 2 anderenfalls an seiner Unterseite 2b konvex gewölbt, so wäre seine Unebenheit UE2 positiv. Unabhängig davon, ob die Unebenheit UE2 des Isoliersubstrats 2 positiv oder eine negativ ist, ist der Betrag der Unebenheit UE2 durch den kleinstmöglichen Abstand zweier paralleler Ebenen E1 und E2 gegeben, zwischen denen die Unterseite 2b sowohl an der Ebene E1 als auch an der E2 anliegend verlaufen kann, ohne eine der Ebenen E1 und E2 zu schneiden.
  • Wie 1 ebenfalls zu entnehmen ist, kann der Träger 3, wie auch bei allen anderen Ausgestaltungen der Erfindung, im Bereich des Substratmontageabschnitts 32 optional konkav gewölbt sein. 2 zeigt eine Draufsicht auf die den vorgegebenen Substratmontageabschnitt 32 enthaltende Oberseite 3t des Trägers 3. Die Lage des Substratmontageabschnitts 32 ist anhand einer gepunkteten Linie dargestellt. Der Substratmontageabschnitt 32 kann beispielsweise eine Fläche A32 von wenigstens 6 cm2 aufweisen.
  • Um das Isoliersubstrat 2 auf den Substratmontageabschnitt 32 aufzulöten, wird ein Lot 4 verwendet, was in 3 dargestellt ist. Das Lot 4 kann als Weichlot ausgebildet sein und eine Liquidustemperatur TL von weniger als 450°C aufweisen. Zum Auflöten wird das Lot 4 zwischen die Unterseite 2b des Isoliersubstrats 2 und den Substratmontageabschnitt 32 eingebracht. Beispielsweise kann das Lot 4 als Paste vorliegen, das auf den Substratmontageabschnitt 32 und/oder auf die Unterseite 2b aufgetragen wird. Ebenso kann das Lot 4 auch als vorgefertigtes Lotplättchen ("Preform Lot") ausgebildet sein, das auf den Substratmontageabschnitt 32 aufgelegt wird. Grundsätzlich kann das Auflöten mit einem beliebigen Lötverfahren erfolgen. Beispielsweise kann das Auflöten bei Unterdruck (d.h. einem gegenüber der umgebenden Atmosphäre reduzierten Druck) erfolgen, beispielsweise bei einem Absolutdruck von weniger als 400 hPa, um Lunkerbildung zu vermeiden.
  • In jedem Fall wird das Lot 4 zum Auflöten bis über seine Liquidustemperatur TL erwärmt, so dass es aufschmilzt. Bei flüssigem Lot 4 wird das Isoliersubstrat 2 durch sein Eigengewicht und/oder eine geringe äußere Anpresskraft in Richtung des Substratmontageabschnitts 32 gepresst, so dass sich das flüssige Lot 4 durchgehend von der Unterseite 2b bis zum Substratmontageabschnitt 32 erstreckt. Danach wird das Lot 4 bis unter seine Solidustemperatur TS abgekühlt, wodurch es erstarrt und die das Isoliersubstrat 2 mit dem Substratmontageabschnitt 32 und damit mit dem Träger 3 stoffschlüssig verbindet. Auch das erstarrte Lot 4 erstreckt sich durchgehend von der Unterseite 2b bis zum Substratmontageabschnitt 32. 4 zeigt das auf den Substratmontageabschnitt 32 aufgelötete Isoliersubstrat 2. Im Sinne der vorliegenden Erfindung wird als Solidustemperatur TS des Lots 4 die Solidustemperatur TS des Lots 4 als solchem angesehen, d.h. die Solidustemperatur TS des Lots 4 im Sinne der vorliegenden Erfindung ändert sich nicht, wenn es beim Verlöten des Isoliersubstrats 2 mit dem Träger 3 zu einer Eindiffusion von Material aus dem Isoliersubstrat 2 und/oder aus dem Träger 3 in das Lot 4 kommt.
  • Während des Auflötens oder bereits davor kann das Isoliersubstrat 2 auf eine Temperatur T aufgeheizt werden, die höher ist, als die Solidustemperatur TS des Lots 4. Dies ist beispielhaft in 3 dargestellt. Bei dem Beispiel gemäß 3 wurde das Isoliersubstrat 2 vorgewärmt, d.h. es wurde auf eine Temperatur T oberhalb der Solidustemperatur TS des Lots 4 oder sogar oberhalb der Liquidustemperatur TL des Lots 4 aufgeheizt, bevor es mit dem Lot 4 in Berührung gebracht wurde. Alternativ ist es jedoch auch möglich, das Isoliersubstrat 2 zunächst mit dem noch festen Lot 4 in Berührung zu bringen und erst dann auf eine Temperatur T oberhalb der Solidustemperatur TS des Lots 4 oder gar oberhalb der Liquidustemperatur TL des Lots 4 aufzuheizen.
  • Wie weiterhin in 3 gezeigt ist, kann das Isoliersubstrat 2 bei höheren Temperaturen T, beispielsweise bei Temperaturen T oberhalb der Solidustemperatur TS des Lots 4 eine positive Unebenheit UE2 aufweisen, d.h. es gilt UE2 > 0. Wenn das Isoliersubstrat 2 zumindest bei höheren Temperaturen T eine positive Unebenheit UE2 aufweist und der Träger 3 im Bereich des Substratmontageabschnitts 32 konkav gekrümmt ist, verlaufen die Unterseite 2b und der Substratmontageabschnitt 32 während des Auflötens zumindest annähernd parallel, wodurch sich nach dem Auflöten eine Lotschicht 4 ergibt, die im Vergleich zu herkömmlichen Verfahren eine vergleichsweise homogene Dicke aufweist.
  • Daher besteht ein Aspekt der Erfindung darin, zum Auflöten auf einen Substratmontageabschnitt 32 nur solche Isolationsträger 20 zu verwenden, die, wenn sie die Solidustemperatur TS des später zum Auflöten verwendeten Lots 4 aufweisen, eine intrinsische positive Unebenheit UE2 besitzen. In diesem Zusammenhang bedeutet "intrinsisch", dass keine äußeren Kräfte auf das Isoliersubstrat 2 einwirken.
  • Beim Durchlaufen eines Temperaturzyklus verändert sich die Unebenheit UE2 eines Isoliersubstrats 2. Dies wird beispielhaft anhand von 5 erläutert. 5 zeigt ein Diagramm mit einer durchgezogenen und einer gestrichelten Kurve. Die beiden Kurven beziehen sich auf unterschiedliche Isoliersubstrate 2, die jeweils ausgehend von einer Anfangstemperatur T0 (z.B. Raumtemperatur 20°C), die kleiner ist, als die Solidustemperatur TS des vorgegebenen Lots 4, bis zum Erreichen einer Maximaltemperatur TMAX erwärmt und danach wieder bis unter die Solidustemperatur TS des vorgegebenen Lots 4 abgekühlt wurden. Die Durchlaufrichtung ist jeweils durch Pfeilspitzen angegeben. Bei dem gezeigten Beispiel wurden die Isoliersubstrate 2 jeweils wieder bis zum Erreichen der Ausgangstemperatur T0 abgekühlt.
  • Beide Isoliersubstrate 2 besitzen bei der Ausgangstemperatur T0 eine Unebenheit UE2 < 0, d.h. sie sind an der Unterseite 2b – wie in 1 gezeigt – konkav gewölbt. Mit ansteigender Temperatur T steigt auch die Unebenheit UE2, wobei die zunächst vorliegende negative Unebenheit UE2 in eine positive Unebenheit UE2 umschlägt, was bei der durchgezogenen Kurve bei etwa 120°C der Fall ist, und bei der gestrichelten Kurve bei etwa 175°C. Die Unebenheit UE2 steigt bis zum Erreichen der Maximaltemperatur TMAX weiter an. Insgesamt steigt der Wert der Unebenheit UE2 bei der Erwärmung von der Ausgangstemperatur T0 bis zum Erreichen der Maximaltemperatur TMAX kontinuierlich an. Nach dem Erreichen der Maxmaltemperatur TMAX werden die Isoliersubstrate 2 wieder bis unter die Solidustemperatur TS des vorgegebenen Lots 4 abgekühlt, beispielsweise auf die Ausgangstemperatur T0.
  • Wenn ein Isoliersubstrat 2 zum ersten Mal einem Temperaturzyklus unterworfen wird, d.h. einem ersten Aufheizvorgang ausgehend von einer Ausgangstemperatur T0 bis zu der Maximaltemperatur TMAX, und danach einem ersten Abkühlvorgang ausgehend von der Maximaltemperatur TMAX bis zum Unterschreiten der Solidustemperatur TS des Lots 4, beispielsweise bis zu der Ausgangstemperatur T0, kann sich der Kurvenverlauf des ersten Aufheizvorgangs (d.h. der Verlauf der Unebenheit UE2 in Abhängigkeit von der Temperatur) deutlich vom Kurvenverlauf des ersten Abkühlvorgangs unterscheiden. Bei jedem weiteren Temperaturzyklus (gleiche Ausgangstemperaturen T0 und gleiche Maximaltemperaturen TMAX vorausgesetzt) weichen der Kurvenverlauf des Aufheizvorgangs und der Kurvenverlauf des Abkühlvorgangs dieses Temperaturzyklus weniger voneinander ab, als dies beim ersten Temperaturzyklus des betreffenden Isoliersubstrats 2 der Fall ist.
  • Wie die Erfinder der vorliegenden Erfindung festgestellt haben, ähneln die Kurvenverläufe der weiteren Temperaturzyklen (d.h. des zweiten und aller weiteren Temperaturzyklen mit denselben Ausgangstemperaturen T0 und Maximaltemperaturen TMAX) in guter Näherung dem Kurvenverlauf des ersten Abkühlvorgangs. Daher lässt sich der Kurvenverlauf des ersten oder eines weiteren Abkühlvorgangs heranziehen, um zu beurteilen, ob sich ein Isoliersubstrat 2 unter Ausbildung einer qualitativ hochwertigen Lötverbindung mit einem Träger 3 verlöten lässt.
  • Demgemäß besteht ein Aspekt der Erfindung darin, ein zum Verlöten mit einem Träger 3 geeignetes Isoliersubstrat 2 anhand eines Kriteriums auszuwählen, aus dem geschlossen wird, dass das Isoliersubstrat 2, wenn dieses die Solidustemperatur des Lots 4 aufweist, eine positive Unebenheit UE2 besitzt.
  • Im einfachsten Fall kann dies dadurch erfolgen, dass ein bestimmtes Isoliersubstrat 2 ausgewählt, ausgehend von der Ausgangstemperatur T0 bis zur Maximaltemperatur TMAX aufgeheizt und danach wieder bis mindestens zum Erreichen der Solidustemperatur TS des vorgegebenen (d.h. des später zum Verlöten des Isoliersubstrats 2 mit dem Träger 3 verwendeten) Lots 4 abgekühlt wird. Wenn dabei festgestellt wird, dass das Isoliersubstrat 2, wenn es beim Abkühlen die Solidustemperatur TS des vorgegebenen Lots 4 erreicht, eine positive Unebenheit UE2 aufweist, dann eignet es sich zum Verlöten mit dem Träger 3. Wenn die Unebenheit UE2 beim Erreichen der Solidustemperatur TS anderenfalls gleich Null oder negativ ist, ist das Isoliersubstrat 2 zum Verlöten mit dem Träger 3 ungeeignet und wird aussortiert. Ein Beispiel für ein solches Isoliersubstrat 2 zeigt 6. In 5 zeigt die durchgezogene Kurve ein geeignetes Isoliersubstrat 2, da es während des Abkühlens beim Erreichen der Solidustemperatur TS des Lots 4 eine positive Unebenheit UE2 besitzt (in dem Beispiel etwas mehr als 100 µm). Die gestrichelte Kurve hingegen zeigt ein ungeeignetes und damit auszusortierendes Isoliersubstrat 2, da es während des Abkühlens beim Erreichen der Solidustemperatur TS des Lots 4 eine negative Unebenheit UE2 besitzt (in dem Beispiel ca. –60 µm, also minus 60 µm).
  • Wie die Erfinder der vorliegenden Erfindung weiterhin festgestellt haben, zeigen Isoliersubstrate 2, die identisch aufgebaut sind und derselben Herstellungscharge entstammen, d.h. bei denen die obere und die ggf. die untere Metallisierungsschicht 21 bzw. 22 simultan im selben Prozess und derselben Prozessumgebung auf den betreffenden Isolationsträger 20 aufgebracht wurden, ähnliche Verläufe der Unebenheit UE2 in Abhängigkeit von der Temperatur T. Daher besteht eine weitere Möglichkeit darin, ein Isoliersubstrat 2 aus einer Herstellungscharge identischer Isoliersubstrate 2 als zum Verlöten mit einem Träger 3 geeignet auszuwählen, sofern bei einer Stichprobe, die eine Anzahl von N Stichproben-Isoliersubstrate aus der Herstellungscharge umfasst, für jedes der N Stichproben-Isoliersubstrate festgestellt wurde, dass das Stichproben-Isoliersubstrat, wenn es ausgehend von der Anfangstemperatur T0, die kleiner ist, als die Solidustemperatur TS des vorgegebenen Lots 4, bis auf eine vorgegebene Maximaltemperatur TMAX, die höher ist, als die Liquidustemperatur TL des Lots 4, erwärmt und danach abgekühlt wird, so dass es die Solidustemperatur TS des Lots 4 wieder erreicht, beim Wiedererreichen der Solidustemperatur TS des Lots 4 eine positive Unebenheit UE2 aufweist. Anders ausgedrückt bedeutet das, dass alle Isoliersubstrate 2 einer Herstellungscharge als zum Verlöten mit einem Träger 3 geeignet angesehen werden, wenn von einer Stichprobe mit N Isoliersubstraten 2 der Herstellungscharge ein jedes Isoliersubstrat 2 der Stichprobe einem Temperaturzyklus wie oben erläutert unterzogen wird, und wenn dabei festgestellt wird, dass sich jedes der Isoliersubstrate 2 der Stichprobe zum Verlöten mit einem Träger 3 eignet. N kann dabei gleich 1 sein, größer oder gleich 1, größer oder gleich 2, größer oder gleich 3 usw. Alternativ oder zusätzlich kann N mindestens ein Zehntel der Anzahl der Isoliersubstrate 2 der Fertigungscharge betragen.
  • Sofern festgestellt wurde, dass sich ein Isoliersubstrat 2 zum Verlöten mit einem Träger 3 eignet, kann dieses mit dem Träger 3 verlötet werden. Dabei kann das Isoliersubstrat 2, während es mit dem Träger 3 unter Verwendung des vorgegebenen Lots 4 verlötet wird, unbestückt sein, oder es kann vor dem Verlöten mit einem oder mehreren elektronischen Bauelementen bestückt sein. die 1, 3 und 4 zeigen schematisch ein gestrichelt dargestelltes elektronisches Bauelement 1, beispielsweise eine Diode, oder einen steuerbaren Halbleiterschalter wie z.B. einen IGBT (Insulated Gate Bipolar Transistor), einen MOSFET (Metal Oxide Semiconductor Field Effect Transitor), einen JFET (Junction Field Effect Transitor), einen Thyristor. Bei allen genannten Beispielen kann es sich insbesondere auch um ein so genanntes vertikales Bauelement handeln, das an seiner dem Isoliersubstrat 2 zugewandten Unterseite (z.B. mittels einer gelöteten, einer gesinterten oder einer geklebten Verbindung) elektrisch leitend mit einem Abschnitt der oberen Metallisierungsschicht 21 verbunden ist. Weiterhin kann ein solches vertikales Bauelement an seiner dem Isoliersubstrat 2 abgewandten Oberseite auf beliebige Weise elektrisch leitend angeschlossen und beispielsweise mit einem weiteren Abschnitt der obere Metallisierungsschicht 21 oder einem anderen Komponente des Halbleitermoduls elektrisch leitend verbunden sein. In den 1, 3 und 4 ist hierzu schematisch eine Bonddrahtverbindung gezeigt, bei der ein Bonddraht 8 durch Drahtbonden an einer Bondstelle unmittelbar an eine Metallisierung an der Oberseite des Bauelements 1 gebondet ist, sowie an einer weiteren Bondstelle unmittelbar an den weiteren Abschnitt der oberen Metallisierungsschicht 21. Als Drahtbondverfahren eignet sich insbesondere Ultraschall-Drahtbonden.
  • Alle vorangehend erläuterten Verfahren können optional unter Berücksichtigung eines oder mehrere der folgenden Kriterien durchgeführt werden:
    • (a) Während des Verlötens kann das Lot 4 bis auf die vorgegebene Maximaltemperatur TMAX erwärmt werden.
    • (b) Die vorgegebene Maximaltemperatur TMAX kann wenigstens 190°C betragen.
    • (c) Die Solidustemperatur TS des Lots 4 kann wenigstens 180°C betragen, und/oder kleiner oder gleich 350°C.
    • (d) Die Dicke der oberen Metallisierungsschicht 21 kann wenigstens 0,15 mm betragen, und/oder kleiner oder gleich 1,50 mm sein.
    • (e) Die Dicke der unteren Metallisierungsschicht 22, soweit vorhanden, kann wenigstens 0,15 mm betragen, und/oder kleiner oder gleich 1,50 mm sein.
    • (f) Die Dicke des Isolationsträgers 20 kann wenigstens 0,2 mm betragen, und/oder kleiner oder gleich 1,5 mm sein.
    • (g) Die Dicke des Trägers 3 kann wenigstens 2 mm betragen, und/oder kleiner oder gleich 5 mm sein.
    • (h) Die Unterseite 2b eines zum Verlöten mit dem Träger 3 geeigneten Isoliersubstrats 2 kann, wenn es ausgehend von der Maximaltemperatur TMAX auf die Solidustemperatur TS des Lots 4 abgekühlt wird, beim Erreichen der Solidustemperatur TS des Lots 4 eine positive Unebenheit UE2 von wenigstens 10 µm aufweisen.

Claims (13)

  1. Verfahren zum Auflöten eines Isoliersubstrats (2) auf einen Substratmontageabschnitt (32) eines Trägers (3) mittels eines vorgegebenen Lots (4), wobei das Isoliersubstrat (2) einen dielektrischen Isolationsträger (20) aufweist, eine Oberseite (2t), sowie eine der Oberseite (2t) entgegengesetzte Unterseite (2b), und wobei das Verfahren aufweist: Auswählen eines Isoliersubstrates (2) anhand eines Kriteriums, aus dem geschlossen wird, dass das Isoliersubstrat (2), wenn dieses die Solidustemperatur des Lots (4) aufweist, eine positive Unebenheit (UE2) aufweist; Verlöten des ausgewählten Isoliersubstrats (2) an dessen Unterseite (2b) mit dem Substratmontageabschnitt (32), so dass sich das erstarrte Lot (4) nach dem Verlöten durchgehend von der Unterseite (2b) des Isoliersubstrats (2) bis zu dem Substratmontageabschnitt (32) erstreckt; Bestücken der Oberseite (2t) des ausgewählten Isoliersubstrats (2) mit wenigstens einem Halbleiterchip (1), vor oder nach dem Verlöten.
  2. Verfahren nach Anspruch 1, bei dem das Kriterium darin besteht, dass das ausgewählte Isoliersubstrat (2), wenn es ausgehend von einer Anfangstemperatur (T0), die kleiner ist, als die Solidustemperatur (TS) des Lots (4), bis auf eine vorgegebene Maximaltemperatur (TMAX), die höher ist, als die Liquidustemperatur (TL) des Lots (4), erwärmt und danach abgekühlt wird, so dass es die Solidustemperatur (TS) des Lots (4) wieder erreicht, beim Wiedererreichen der Solidustemperatur (TS) des Lots (4) eine positive Unebenheit (UE2) aufweist.
  3. Verfahren nach Anspruch 1, bei dem das Kriterium darin besteht, dass das ausgewählte Isoliersubstrat (2) aus einer Herstellungscharge identischer Isoliersubstrate ausgewählt wird, sofern bei einer N Stichproben-Isoliersubstrate umfassenden Stichprobe aus der Herstellungscharge für jedes der N Stichproben-Isoliersubstrate festgestellt wurde, dass das Stichproben-Isoliersubstrat, wenn es ausgehend von einer Anfangstemperatur (T0), die kleiner ist, als die Solidustemperatur (TS) des Lots (4), bis auf eine vorgegebene Maximaltemperatur (TMAX), die höher ist, als die Liquidustemperatur (TL) des Lots (4), erwärmt und danach abgekühlt wird, so dass es die Solidustemperatur (TS) des Lots (4) wieder erreicht, beim Wiedererreichen der Solidustemperatur (TS) des Lots (4) eine positive Unebenheit (UE2) aufweist.
  4. Verfahren nach Anspruch 2 oder 3, bei dem die positive Unebenheit (UE2), die das Isoliersubstrat (2) beim Wiedererreichen der Solidustemperatur (TS) des Lots (4) aufweist, wenigstens 10 µm beträgt.
  5. Verfahren nach einem der Ansprüche 2 bis 4, bei dem das Lot (4) während des Verlötens bis auf die vorgegebene Maximaltemperatur (TMAX) erwärmt wird.
  6. Verfahren nach einem der Ansprüche 2 bis 5, bei dem die vorgegebene Maximaltemperatur (TMAX) wenigstens 400°C beträgt.
  7. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Substratmontageabschnitt (32) eine Fläche (A32) von wenigstens 6 cm2 aufweist; und das nach dem Verlöten erstarrte Lot (4) an jede Stelle des Substratmontageabschnitts (32) angrenzt.
  8. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Isolationsträger (20) eine Keramik aufweist oder aus einer Keramik besteht.
  9. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Isoliersubstrat (2) eine obere Metallisierungsschicht (21) aufweist, die auf den Isolationsträger (20) aufgebracht ist und deren dem Isolationsträger (20) abgewandte Seite die Oberseite (2t) des Isolationsträgers (20) bildet.
  10. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Isoliersubstrat (2) eine untere Metallisierungsschicht (22) aufweist, die auf den Isolationsträger (20) aufgebracht ist und deren dem Isolationsträger (20) abgewandte Seite die Unterseite (2b) des Isolationsträgers (20) bildet.
  11. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Isolationsträger (20) aus Aluminiumoxid besteht; das Isoliersubstrat (2) eine obere Metallisierungsschicht (21) aus Kupfer aufweist, die unmittelbar mit dem Isolationsträger (20) verbunden ist und deren dem Isolationsträger (20) abgewandte Seite die Oberseite (2t) des Isolationsträgers (20) bildet; das Isoliersubstrat (2) eine untere Metallisierungsschicht (22) aus Kupfer aufweist, die unmittelbar mit dem Isolationsträger (20) verbunden ist und deren dem Isolationsträger (20) abgewandte Seite die Unterseite (2b) des Isolationsträgers (20) bildet.
  12. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Isoliersubstrat (2) eine untere Metallisierungsschicht (22) aufweist, die auf den Isolationsträger (20) aufgebracht ist und deren dem Isolationsträger (20) abgewandte Seite die Unterseite (2b) des Isolationsträgers (20) bildet.
  13. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Träger (3) im Bereich des Substratmontageabschnitts (32) konkav gewölbt ist.
DE102015114521.9A 2015-08-31 2015-08-31 Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger Active DE102015114521B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015114521.9A DE102015114521B4 (de) 2015-08-31 2015-08-31 Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger
CN201610607821.0A CN106486342B (zh) 2015-08-31 2016-07-28 用于将绝缘衬底焊接在载体上的方法
US15/251,058 US10141199B2 (en) 2015-08-31 2016-08-30 Selecting a substrate to be soldered to a carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015114521.9A DE102015114521B4 (de) 2015-08-31 2015-08-31 Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger

Publications (2)

Publication Number Publication Date
DE102015114521A1 true DE102015114521A1 (de) 2017-03-02
DE102015114521B4 DE102015114521B4 (de) 2018-07-26

Family

ID=58011088

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015114521.9A Active DE102015114521B4 (de) 2015-08-31 2015-08-31 Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger

Country Status (3)

Country Link
US (1) US10141199B2 (de)
CN (1) CN106486342B (de)
DE (1) DE102015114521B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020259957A1 (de) * 2019-06-24 2020-12-30 Siemens Aktiengesellschaft Befestigung von leistungshalbleiterbauelementen auf gekrümmten oberflächen

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11304290B2 (en) * 2017-04-07 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods
CN115023803A (zh) * 2020-03-29 2022-09-06 库利克和索夫工业公司 半导体元件靠在焊线机上的支撑结构上的夹持的优化方法及相关方法
DE102022209231A1 (de) 2022-09-06 2024-03-07 Zf Friedrichshafen Ag Verfahren zum Verbinden von zwei elektrisch leitfähigen Abschnitten eines Steuergeräts

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461774A (en) 1994-03-25 1995-10-31 Motorola, Inc. Apparatus and method of elastically bowing a base plate
EP1345480A2 (de) 2002-03-15 2003-09-17 Dowa Mining Co., Ltd. Keramische Leiterplatte und Leistungsmodul
JP2006245437A (ja) 2005-03-04 2006-09-14 Hitachi Metals Ltd セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3296130B2 (ja) * 1995-04-13 2002-06-24 松下電器産業株式会社 電子部品の半田付け方法
JP3216620B2 (ja) * 1998-11-11 2001-10-09 日本電気株式会社 半導体装置
US6803653B1 (en) * 2001-12-07 2004-10-12 Advanced Micro Devices, Inc. Apparatus for suppressing packaged semiconductor chip curvature while minimizing thermal impedance and maximizing speed/reliability
FR2962594B1 (fr) * 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
FR2976719A1 (fr) * 2011-06-16 2012-12-21 Commissariat Energie Atomique Procede pour la realisation d'un composant microelectronique courbe par effet bilame, et composant microelectronique ainsi obtenu
JP6104518B2 (ja) * 2012-04-27 2017-03-29 日産自動車株式会社 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法
CN103920956B (zh) * 2013-01-11 2016-05-11 无锡华润安盛科技有限公司 一种回流工艺焊接方法
EP3057125B1 (de) * 2013-10-10 2020-09-30 Mitsubishi Materials Corporation Substrat für ein leistungsmodul mit einem kühlkörper und verfahren zur herstellung davon
CN104084658B (zh) * 2014-07-01 2017-04-12 北京工业大学 一种镁合金与钢的接触反应扩散钎焊连接方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461774A (en) 1994-03-25 1995-10-31 Motorola, Inc. Apparatus and method of elastically bowing a base plate
EP1345480A2 (de) 2002-03-15 2003-09-17 Dowa Mining Co., Ltd. Keramische Leiterplatte und Leistungsmodul
JP2006245437A (ja) 2005-03-04 2006-09-14 Hitachi Metals Ltd セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020259957A1 (de) * 2019-06-24 2020-12-30 Siemens Aktiengesellschaft Befestigung von leistungshalbleiterbauelementen auf gekrümmten oberflächen

Also Published As

Publication number Publication date
US10141199B2 (en) 2018-11-27
CN106486342A (zh) 2017-03-08
DE102015114521B4 (de) 2018-07-26
US20170062241A1 (en) 2017-03-02
CN106486342B (zh) 2019-10-29

Similar Documents

Publication Publication Date Title
DE102006019602B4 (de) Leistungshalbleitermodul
EP3386934B1 (de) Kupfer-keramik-substrat, kupferhalbzeug zur herstellung eines kupfer-keramik-substrats und verfahren zur herstellung eines kupfer-keramik-substrats
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
EP2447235A1 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines solchen Substrates
WO2011000360A2 (de) Elektronische vorrichtung
DE102015114521B4 (de) Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger
DE102016206542B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112018000457T5 (de) Isoliertes wärmeableitungssubstrat
DE102010024520B4 (de) Verfahren zur Erhöhung der thermo-mechanischen Beständigkeit eines Metall-Keramik-Substrats
DE102015114522B4 (de) Verfahren zum Auflöten eines ersten Lötpartners auf einen zweiten Lötpartner unter Verwendung von Abstandhaltern
DE102012202281A1 (de) Halbleiteranordnung für Druckkontaktierung
WO2017140571A1 (de) Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE112017000426T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE102019211109A1 (de) Verfahren und Entwärmungskörper-Anordnung zur Entwärmung von Halbleiterchips mit integrierten elektronischen Schaltungen für leistungselektronische Anwendungen
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102014105000A1 (de) Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
WO2017064270A1 (de) Laserstrahlungsquelle und verfahren zur herstellung einer laserstrahlungsquelle und verwendung eines lötprozesses
DE202021003969U1 (de) Trägersubstrat
DE102011076774A1 (de) Baugruppe mit einem Träger und einem Kühlkörper
EP3958302A1 (de) Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte
DE102018115509A1 (de) Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben
EP3768654B1 (de) Kupfer-keramik-substrat
DE102018110132B3 (de) Drucksinterverfahren bei dem Leistungshalbleiterbauelemente mit einem Substrat über eine Sinterverbindung miteinander verbunden werden
CH660176A5 (de) Metall-keramik-verbundelement und verfahren zu dessen herstellung.

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative