JP6104518B2 - 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法 - Google Patents

半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法 Download PDF

Info

Publication number
JP6104518B2
JP6104518B2 JP2012102954A JP2012102954A JP6104518B2 JP 6104518 B2 JP6104518 B2 JP 6104518B2 JP 2012102954 A JP2012102954 A JP 2012102954A JP 2012102954 A JP2012102954 A JP 2012102954A JP 6104518 B2 JP6104518 B2 JP 6104518B2
Authority
JP
Japan
Prior art keywords
chip
circuit board
load
adiabatic
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012102954A
Other languages
English (en)
Other versions
JP2013232472A (ja
Inventor
智 谷本
谷本　　智
祐輔 図子
祐輔 図子
村上　善則
善則 村上
康平 松井
康平 松井
佐藤　伸二
伸二 佐藤
悠 福島
悠 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Nissan Motor Co Ltd
Sanken Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Nissan Motor Co Ltd
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Nissan Motor Co Ltd, Sanken Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012102954A priority Critical patent/JP6104518B2/ja
Priority to US14/395,876 priority patent/US10020282B2/en
Priority to EP13782144.3A priority patent/EP2843692A4/en
Priority to PCT/JP2013/062101 priority patent/WO2013161892A1/ja
Priority to CN201380021910.1A priority patent/CN104254909B/zh
Publication of JP2013232472A publication Critical patent/JP2013232472A/ja
Application granted granted Critical
Publication of JP6104518B2 publication Critical patent/JP6104518B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • B23K37/04—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for holding or positioning work
    • B23K37/0426—Fixtures for other work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H01L2224/75305—Shape of the pressing surface comprising protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/7531—Shape of other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/7532—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75756—Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H01L2224/83211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1037—II-VI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1067—Oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3656—Formation of Kirkendall voids
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Die Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子と基板とを高温はんだ接合材で接合して構成する半導体装置の製造方法、高温はんだ材の接合に供する断熱荷重治具及び断熱荷重治具の設置方法に関する。
炭化珪素（ＳｉＣ）やチッ化ガリウム（ＧａＮ）、ダイヤモンド（Ｃ）等のワイドバンドギャップ半導体を用いたパワー半導体装置は、従来のシリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）の半導体装置に比べてオン抵抗が低く、かつ、高い半導体接合温度（Ｔｊ）で高電圧・大電流の動作をさせることが可能である。そのため半導体装置の小面積化と同時に冷却器が大幅に簡略化され、小型軽量で安価なパワーエレクトロニクスシステムが実現できると期待されている。
このようなパワー半導体装置における導電性基板との接合部分（いわゆる、はんだによるダイボンド）には当然、高い耐熱性が要求される。このため、これらパワー半導体装置のはんだ材として、高融点のＡｕＧｅ共晶はんだ（融点３５６℃）、ＡｕＳｉ共晶はんだ（融点３６３℃）、ＺｎＡｌ共晶はんだ（融点３８０℃）等が検討されている（非特許文献１〜３、特許文献１）。
しかし、これら高温はんだ材を用いて半導体装置の接合を形成すると、非特許文献１の図６や、特許文献２の図８ａに明示されているように、高温はんだ層にボイドが発生し易く、その軽減が大きな開発課題となっている（第１従来技術）。
ここで、ダイボンドはんだのボイドの発生を抑制するための周知の方法は、半導体装置の上に金属製の錘を載せ、この状態で加熱し、はんだをリフローさせる方法である。最も洗練されたはんだ治具の具体例の一つとして、例えば非特許文献３の図２２を挙げることができる（第２従来技術）。
特開２００９−１２５７５３号公報
S. Tanimoto el al, Proceedings of IMAPS HiTEC 2010 (May 11-13, 2010, Albuquerque, New Mexico, USA), pp. 32-39. Y. Yamada el al, Microelectronics Reliability Vol. 47 (2007) pp. 2147-2151. Michael J. Palmer al, Proceedings of IMAPS HiTEC 2010 (May 11-13, 2010, Albuquerque, New Mexico, USA), pp. 316-324.
しかしながら、上述した第２従来技術を用いて、パワー半導体装置と基板とを高温はんだで接合させると、ボイドの軽減は図られるもののパワー半導体装置が熱損傷を受けて、不良が多発したり、信頼性が劣化したりするので、実用に供することができないという問題点があった。この場合の不良（または信頼性低下）のモードはゲート−ソース（ベース−エミッタ）間の短絡、絶縁不良あるいはゲート絶縁膜の耐圧低下などである。
そこで、本発明は上述した実情に鑑みて提案されたものであり、本発明の第１の目的は、熱損傷が生じない高温はんだボイド低減技術を提供することである。また、本発明の第２の目的は、この改良技術を用いてボイドが軽減された高温はんだダイボンド・パワー半導体装置を実現することである。
本発明は、回路基板と半導体チップとの間に、半導体チップの耐熱温度から１００℃以下の範囲内に融点または固相線温度を有するはんだ材料を挟み、半導体チップの上部から熱絶縁体を介して荷重を加えた状態で、はんだ材料を融解させて固化させることにより、回路基板と半導体チップとを接合する。これにより、本発明は上記２つの目的を達成する。
本発明によれば、高温はんだを用いた半導体装置と基板回路導体との接合方法において、半導体装置の上部から熱絶縁体を介して荷重をかける構成としたので、半導体装置と荷重との間が断熱され、急速昇温とはんだの短時間融解と急速降温とが可能になる。これにより、ボイドの軽減が可能になるとともに、過剰な温度上昇と長時間の加熱処理が回避され、半導体装置の熱損傷を事実上なくすことができる。その結果、ボイドが少ない高温はんだで接合された高信頼パワー半導体装置を高い歩留まりで実現することができる。
本発明に係る断熱荷重治具を用いたリフロー装置の構成を示すブロック図である。 本発明の第１実施例に係る断熱荷重治具の構造を示す断面図である。 本発明に係る断熱荷重治具の熱絶縁体の構造を示す図である。 本発明の第１実施例に係る断熱荷重治具の設置方法の手順を示すフローチャートである。 本発明に係る断熱荷重治具を用いたリフロー工程の手順を示すフローチャートである。 本発明に係る断熱荷重治具を用いた半導体装置の製造方法による効果を説明するための図である。 本発明の第２実施例に係る断熱荷重治具の構造を示す断面図である。 本発明の第２実施例に係る断熱荷重治具の設置方法の手順を示すフローチャートである。 本発明の第３実施例に係る断熱荷重治具の構造を示す断面図である。 本発明の第３実施例に係る断熱荷重治具の設置方法の手順を示すフローチャートである。 本発明の第４実施例に係る断熱荷重治具の構造を示す断面図である。 本発明の第５実施例に係る断熱荷重治具の構造を示す断面図である。 本発明の第５実施例に係る断熱荷重治具の設置方法の手順を示すフローチャートである。
以下、本発明を適用した第１〜第５実施例について図面を参照して説明する。
［第１実施例］
本発明に係る断熱荷重治具を用いた半導体装置の製造方法の第１実施例を、図１〜図４を参照して説明する。尚、これら図は、本発明を容易に理解するために模式的に示した図面であって、厚さと平面寸法との関係や各層の厚さの比率などは誇張して記載されている。
また、以下の説明において、半導体装置としてはＳｉＣパワー素子チップを使用した場合、回路基板としてはＳｉＮセラミック板の両面に回路導体としてＣｕ板を貼り付けた回路基板（以下単に基板と称する事がある）を使用した場合、高温はんだとしてはＡｕＧｅ共晶はんだを使用した場合を例にして説明する。ただし、これらは一例であって、半導体パワー素子としてはＧａＮ素子、ダイヤモンド素子、ＺｎＯ素子等の他のワイドバンドギャップ半導体素子でも、高温用途に作られたＳｉ半導体素子（パワー素子やＳＯＩ素子、センサ素子）でも等しく適用できる。また、回路導体はＳｉＮセラミック板に貼り付けたＣｕ板に限られず、他の種類のセラミック基板に貼り付けたＣｕ基でもよいし、他の種類のセラミック基板（Ａｌ２Ｏ３やＡｌＮなど）や絶縁体に貼り付けたＣｕ板以外の金属板（ＡｌやＣｕＭｏなど）でもよく、さらにはＣｕ板またはＣｕ以外の金属単体（セラミック板や絶縁板なし）からなる単純な金属板でもよい（この場合は金属板自体が回路基板となる）。また、高温はんだとは、使用する半導体装置の耐熱温度から１００℃以下の範囲内に融点または固相線温度を有するはんだと定義することができ、Ａｕ−ＳｉやＺｎ−Ａｌでもよく、これ以外の材料でもよい。
［リフロー装置の構成］
本発明で使用する高温はんだ接合形成装置の全体の構成を説明する。
図１は、本発明に係る断熱荷重治具を用いた接合装置の要部断面概念図である。符号１は汎用のリフロー装置であり、密封式のチャンバ２ａ、２ｂと、チャンバの内部を減圧にする排気装置３と、チャンバ内部に低露点の不活性ガス（ＡｒやＮ２）を送出するガス供給装置４とを備えている。チャンバ内部にはカーボンやＡｌからなる水平置きのサセプタ５と、サセプタ５を急速加熱できるランプヒータ６が設置されている。チャンバ内部の雰囲気及びサセプタ５の温度はプログラム制御装置７で制御される。
サセプタ５の上には接合試料１０が置かれ、接合試料１０の上には、接合試料１０に断熱的に荷重を掛けるための断熱荷重治具１１が載置される。
図２は、接合試料１０と断熱荷重治具１１の詳細図であり、接合させる前の状態を示している。
接合試料１０は、サセプタ５に接して置かれたＳｉＮ（窒化珪素）基板１２と、ＳｉＣパワーチップ１３と、ＳｉＮ基板１２とＳｉＣパワーチップ１３との間に挟持されたＡｕＧｅ共晶はんだシート（またはペースト）１４とからなり、ＳｉＮ基板１２の両面にはＣｕ回路板１５ａ、１５ｂが銀蝋（非表示）などで貼り付けられている。このＣｕ回路板１５ａ、１５ｂの表面にはＮｉ／Ａｕめっき（非表示）が施されている。Ｃｕ回路板１５ａ、１５ｂ表面の被膜は高温はんだの種類によって適宜変更される。例えば、共晶ＺｎＡｌはんだの場合はＮｉ／Ｃｕであることが望ましい。また、ＳｉＣパワーチップ１３の裏面、すなわち接合面にはＴｉ／Ｎｉ／Ａｇなどの通常のはんだ用メタライゼーション（非表示）が被着されている。
一方の断熱荷重治具１１は、少なくとも柱状（円柱または角柱）の金属性の金属錘１６と、金属錘１６とＳｉＣパワーチップ１３との間に配設された熱絶縁体１７とから構成され、必要に応じてチップアライメント板１８と、錘支持板１９と、連結柱２０ａ、２０ｂ・・・とを付設することができる。
金属錘１６は、従来技術の金属錘と同じようにＳｉＣパワーチップ１３に加える荷重の発生源として作用する。熱絶縁体１７を媒介して、従来技術と同等の荷重をＳｉＣパワーチップ１３に加えることができる。形状は力学的バランスを取りやすい円柱や多角柱が望ましいが、これらに限定されるものではない。金属錘１６の重さは、チップ荷重（圧力）が少なくとも０．１ｇ／ｃｍ２以上、好ましくは０．３ｇ／ｃｍ２以上になるように決定する。
熱絶縁体１７は、ＳｉＣパワーチップ１３と金属錘１６との間の熱伝導を遮断する（正確には強く抑制する）機能を果たす。すなわち、ＳｉＣパワーチップ１３の温度が高いときにはＳｉＣパワーチップ１３から金属錘１６への熱の移動を遮断し、金属錘１６の温度が高いときにはこの逆の流れを遮断する。このような熱絶縁体１７による断熱機能によって、ＳｉＣパワーチップ１３は熱容量が非常に大きな金属錘１６に熱的に影響されずに、サセプタ５の温度の変化とともに速やかに昇温し、速やかに降温することができる。熱絶縁体１７の材質としてアルミナか、アルミナより熱伝導度が低く、リフロー温度に十分耐えられる絶縁体（例えばステアタイト磁器、硼ケイ酸ガラスなど）が望ましい。熱絶縁体１７の形状は、例えば図２に示すような平たい円柱状または多角柱状の単純なペレットを用いることができるが、断熱効果を一層高めるためにＳｉＣパワーチップ１３と金属錘１６との熱伝導を制限する形状にすることがより好ましい。このような構造として、ＳｉＣパワーチップ１３から金属錘１６に通じる熱伝導経路において、少なくとも１箇所で細芯構造を備えているようにする。例えば、図３に示すような立錐（円錐や多角錘）や逆立錐、あるいは画鋲形（正立、倒立）、針状形などがある。ただし、逆立錐及び倒立画鋲形、倒立針状形の尖端はＳｉＣパワーチップ１３の表面電極を傷つけないためにＲ１００μｍ程度の丸みを帯びているものとする。また、熱絶縁体１７の構造を多孔質（軽石状）にすることも極めて効果的である。さらに、ＳｉＣパワーチップ１３や金属錘１６との接触面を粗面化させることも相応の効果がある。
尚、熱絶縁体１７と金属錘１６は、一体化させて熱絶縁体荷重としてもよい。
チップアライメント板１８（図２）は、ＳｉＮ基板１２に対するアライメント機能を備え、ＳｉＮ基板１２の所定の位置にはんだシートとＳｉＣパワーチップとを配置するためのチップ貫通口を有している。チップアライメント板１８は、熱容量の小さな材料、例えばグラファイトやアルミナ製であって、主な役割はＳｉＮ基板１２の所定の位置にＳｉＣパワーチップ１３を配置するためのテンプレートとしての機能である。下面に彫った凹部にＳｉＮ基板１２を一意に嵌めて位置合わせをする。ＳｉＣパワーチップ１３を配置すべき位置（必ずＣｕ回路板１５ａの上になる位置）にＳｉＣパワーチップ１３より僅かに大きいチップ貫通口が開口されている。
錘支持板１９は、チップアライメント板１８から所定距離だけ上方に配置され、チップアライメント板１８又はＳｉＮ基板１２に対するアライメント機能を備え、チップ貫通口の位置に対応した位置に錘貫通口を有している。錘支持板１９もチップアライメント板１８と同様に、熱容量の小さな材料（グラファイトやアルミナなど）で形成され、金属錘１６を設置する位置を決めるための機能と金属錘１６が接合処理中に転倒することを防ぐ機能とを備えている。
連結柱２０ａ、２０ｂ・・・は、チップアライメント板１８と錘支持板１９とを所定の位置関係で連結し、固定する部材である。この機能を実現するために錘支持板１９とチップアライメント板１８の所定の位置に連結柱が隙間少なく挿入できる差込み孔が設けられている。断熱荷重治具１１の取付け操作性を向上させるために、錘支持板１９と連結柱２０ａ、２０ｂ・・・との連結を固定して、チップアライメント板１８と連結柱２０ａ、２０ｂ・・・の連結を脱着自在にするか、あるいは、この逆の構成にすることが望ましい。
［断熱荷重治具の設置方法］
次に、図４を参照して、上述した高温はんだ接合装置で用いる断熱荷重治具の設置方法を説明する。
まずステップＳ１０１において、ＳｉＣパワーチップ１３とＳｉＮ（窒化珪素）基板１２を必要な量だけ用意して、アセトンやイソプロピルアルコールなどの有機溶剤を用いて洗浄を行い、これら前駆材料の表面に付着している汚染物を除去する。ここでＳｉＣパワーチップ１３は供用したいＳｉＣパワー半導体素子であって、ＭＯＳＦＥＴやＪＦＥＴ、ＢＪＴ等のパワーチップ、ショットキーダイオードやｐｎダイオード等のパワーチップなど必要なものを揃える。
続いてステップＳ１０２において、図１のリフロー装置１のチャンバ２ａを開け、サセプタ５の上にＳｉＮ基板１２を設置する（図２）。そして、ステップＳ１０３においてＳｉＮ基板１２の上にチップアライメント板１８をアライメントさせながら被せる。チップアライメント板１８を置いたら、次にステップＳ１０４においてチップアライメント板１８に設けた開口部であるチップ貫通口に、ＡｕＧｅ共晶はんだシート１４とＳｉＣパワーチップ１３を順に落として設置し、ステップＳ１０５においてＳｉＣパワーチップ１３の上に熱絶縁体１７を設置する。このとき、ＳｉＣパワーチップ１３の接合面（裏面）をＡｕＧｅ共晶はんだシート１４に接するように置くことは言うまでもない。熱絶縁体１７が金属錘１６と一体になっている場合には、熱絶縁体１７は後の金属錘１６を設置するときに一緒に設置するものとする。
次に、ステップＳ１０６において連結柱２０ａ、２０ｂ・・・を差し込んだ状態の錘支持板１９をチップアライメント板１８に取り付ける。これはチップアライメント板１８に彫った所定の孔に連結柱２０ａ、２０ｂ・・・を正しく差し込むことで実行される。
最後に、ステップＳ１０７において錘支持板１９の錘貫通口を通して、金属錘１６を熱絶縁体１７上に設置することで断熱荷重治具１１の設置が終了する。
［リフロー工程の処理］
次に、上述した断熱荷重治具１１の設置が完了したら、図１のリフロー装置１のチャンバ２ａを閉じてリフロー工程を実行する。
以下、図５を参照して、リフロー工程の処理を説明する。尚、このリフロー工程における温度制御やガス送出制御、排気制御は上述したプログラム制御装置７からの指令によって実施されるものとする。
はじめにステップＳ２０１において、リフロー装置１の排気装置３を作動させてチャンバ２ａ、２ｂ内部の排気を行う。チャンバ２ａ、２ｂ内部の圧力が５ミリバール以下になったら、ガス供給装置４から低露点の不活性ガスを導入する。この操作を数回行い、試料室内の空気を不活性ガスで置換する。
不活性ガスの置換が終ったら、次にステップＳ２０２において予備加熱を行う。ランプヒータ６に通電してサセプタ５を加熱し、ＳｉＮ基板１２とＳｉＣパワーチップ１３の温度を概ね２００℃に昇温し、約２分間この温度を保持する。このとき蟻酸蒸気を含む不活性ガスを導入して汚染有機物の除去を促進してもよい。
続いて、ステップＳ２０３において不活性ガスの導入を停止し、排気装置３を作動させてチャンバ２ａ、２ｂ内部の排気を行い、圧力５ミリバール以下に減圧するとともに、ランプヒータ６のパワーを上げてサセプタ５をさらに加熱して、ＳｉＮ基板１２とＳｉＣパワーチップ１３の温度を高温はんだの液相線温度（ＡｕＧｅの場合３５６℃＝融点）〜最大４２０℃の温度領域で定められた所定の温度まで昇温して保持する。保持時間は最長でも５分以内になるようにする。例えば、ＡｕＧｅはんだで所定の温度を４００℃とする場合の典型的な保持時間は１分である。融点（３５６℃）を超えるとＡｕＧｅはんだは融液となって断熱荷重治具１１の荷重によって押し潰され、このとき残留ガス等で生じる気泡が、減圧の効果と高温の効果とが相俟って、はんだ層外に輩出されて最小化する。
次に、ステップＳ２０４において減圧状態に置かれたチャンバ２ａ、２ｂ内に不活性ガスを導入し、直ちにサセプタ５及びＳｉＮ基板１２、ＳｉＣパワーチップ１３の降温を開始する。この不活性ガス導入後の短時間に、ＡｕＧｅはんだ融液に残存していた気泡が外圧の上昇と温度の急減とによって極小化し、その状態で融液が固化するため、気泡起因のボイドが少ないＡｕＧｅ接合層を形成することができる。
また、ＳｉＣパワーチップ１３は熱絶縁体１７を介在して高熱容量の金属錘１６と接しているため、従来技術と比べてＳｉＣパワーチップ１３の急速な冷却が可能となり、ＡｕＧｅはんだ層とＳｉＣパワーチップ１３のはんだメタライゼーションやＣｕ−ＳｉＮ基板Ｃｕ回路板１５ａのめっき層との固層合金反応（カーケンドル反応）起因のボイドも低減することができる。
サセプタ５及びＳｉＮ基板１２、ＳｉＣパワーチップ１３を室温まで冷却したら、ステップＳ２０５においてチャンバ２ａを開け、断熱荷重治具１１を取り外し、接合試料１０（＝ＳｉＣパワーチップ／ＳｉＮ基板接合体）を取り出せば、高温はんだ接合半導体装置が完成して本実施例に係るリフロー工程が終了する。
［第１実施例の効果］
図６は、本実施例によって作製した高温はんだ（ＡｕＧｅ）接合半導体装置と、第１従来技術（錘を使わない方法）による高温はんだ接合半導体装置とを比較した典型的なマイクロフォーカス透過Ｘ線写真である。正方形に見えているＳｉＣチップの寸法は２×２ｍｍ２である。写真上で相対的に白く見えているコントラストが高温はんだ層に内在するボイド（空隙）である。
これらの写真を比較すると、違いは明白である。本実施例による高温はんだ接合半導体装置及びその製造方法によれば、第１従来技術に基づく高温はんだ接合半導体装置に比べて、ボイドの占有面積を１／１０以下に減少させている。本実施例によるホイド占有率は高くても５％以下、典型的には２％未満（図６の右写真）である。ボイドの発生が全くないものも高確率で得られる。この結果は以下に示す他の実施例でも共通である。
以上の事実から、本発明の高温はんだ接合半導体装置及びその製造方法は、第１従来技術の問題であった「高温はんだ層にボイドが発生し易い」という問題点を解決していると言える。
本発明及び第２従来技術に基づいて高温はんだ（ＡｕＧｅ）接合半導体装置をボイドの発生が少なくなる条件でそれぞれ３０個製作したところ、特性試験で本発明による半導体装置は全数が良品であったのに対して、第２従来技術による半導体装置では２１個が不良で９個が良品であった。不良のモードはゲート−ソース間の短絡または耐圧不足であった。つづいて、本発明による半導体装置の３０個と第２従来技術による半導体装置の良品９個とを３００℃放置試験にかけたところ、第２従来技術による半導体装置は１００時間以内に全数不良となった。これに対して、本発明による半導体装置は全数が３０００時間の試験を全うし、不良は発生しなかった。
以上の事実から、本発明による高温はんだ接合半導体装置及びその製造方法は、第２従来技術の問題であった「パワー半導体装置が、はんだ接合工程によって熱損傷を受けて、不良が多発したり、信頼性が劣化したりするため実用に供することができない」という問題点を解決したと言える。
このように、本発明による高温はんだ接合半導体装置及びその製造方法は、ボイドが軽減された高温はんだ接合高信頼パワー半導体装置を高い歩留まりで提供することができる。
次に、本発明による高温はんだ接合半導体装置及びその製造方法が、不良や信頼性の低下をどのように防止できるかについて説明する。
生産を考慮した場合のはんだ接合のリフロー温度は経験的に融点（又は液相線温度）の約＋５０℃であることが知られている。ＡｕＧｅの場合、その温度は４０６℃、ＡｕＳｉの場合は４１３℃、ＺｎＡｌはんだの場合は４３０℃である。一方、Ｓｉ半導体製造技術で作られる現行ＳｉＣパワーチップの製造時の耐熱性は４２０℃で数十分のレベルである。高温はんだの推奨リフロー温度とパワーチップの耐熱温度との間に余裕代がほとんどないという点に気が付いた本発明の発明者等は第２従来技術の温度履歴に着眼して、実験に基づいて以下に示す重要な所見を得た。
第２従来技術、すなわち非特許文献３に記載された半導体装置の製造法方法の高温はんだ接合工程では、ＳｉＣパワーチップが熱容量の大きな金属錘と直接接する構成になっているため、昇温しにくく、短時間で所定の温度にしようとすると、ＳｉＣパワーチップの位置の温度がオーバーシュートを起して、耐熱温度を越え、ＳｉＣパワーチップの損傷または強い劣化をひき起こす。この問題を軽減するために長時間を掛けて昇温するようにすると、オーバーシュートはなくなるが、ＳｉＣパワーチップが所定のリフロー温度付近に滞在している時間がたいへん長くなって、この場合もチップの熱損傷が生じてしまう。一旦高温になった金属錘がリフロー後の降温過程で熱の供給源となり、ＳｉＣパワーチップの温度が下がりにくくなることも熱損傷をひき起こす理由の一つである。
そこで、これら熱損傷の機構を理解した上で本発明者は鋭意努力し、本発明を成すに至った。すなわち、本発明による高温はんだ接合半導体の製造方法の高温はんだ接合工程では、熱絶縁体１７を介して金属錘１６の荷重をＳｉＣパワーチップ１３に印加する構成にしている。このため、ＳｉＣパワーチップ１３と金属錘１６とが断熱されるとともに、金属錘１６がリフロー工程で高温にならないため、温度オーバーシュートの起こらない条件で俊敏に昇温し、速やかに降温させることができる。ＳｉＣパワーチップがリフロー温度付近に長く滞在しているというリスクも解消できる。このようにして、本発明による高温はんだ接合半導体装置及びその製造方法は第２従来技術の重大な問題点であった「パワー半導体装置が、はんだ接合工程によって熱損傷を受けて、不良が多発する」という問題点を解決することに成功した。
また、本実施例に係る断熱荷重治具によれば、チップアライメント板１８と錘支持板１９との間を脱着自在で連結する連結柱２０ａ、２０ｂ・・・を備えているので、チップアライメント板１８と錘支持板１９との間を所定の位置関係で連結して固定することができる。
さらに、本実施例に係る断熱荷重治具によれば、連結柱２０ａ、２０ｂ・・・をチップアライメント板１８または錘支持板１９に固定したので、取付け操作性を向上させることができる。
また、本実施例に係る断熱荷重治具によれば、熱絶縁体１７が、ＳｉＣパワーチップ１３から金属錘１６に通じる熱伝導経路において、少なくとも１箇所で細芯構造を備えているので、ＳｉＣパワーチップ１３と金属錘１６との間の断熱効果をより一層高めることができる。
さらに、本実施例に係る断熱荷重治具によれば、熱絶縁体１７が多孔質構造を備えているので、ＳｉＣパワーチップ１３と金属錘１６との間の断熱効果を高めることができる。
また、本実施例に係る断熱荷重治具によれば、熱絶縁体１７がＳｉＣパワーチップ１３または金属錘１６の少なくとも一方の接触面において粗面構造を備えているので、ＳｉＣパワーチップ１３と金属錘１６との間の断熱効果を高めることができる。
さらに、本実施例に係る断熱荷重治具によれば、金属錘１６を、ＳｉＣパワーチップ１３のはんだ接合面に少なくとも０．１ｇ／ｃｍ２以上の圧力を生じる質量としたので、ボイドを効果的に低減することができる。
さらに、本実施例に係る断熱荷重治具によれば、金属錘１６を、ＳｉＣパワーチップ１３のはんだ接合面に０．３ｇ／ｃｍ２以上の圧力を生じる質量としたので、ボイドをより一層効果的に低減することができる。
［第２実施例］
次に、本発明の第２実施例について説明する。第２実施例は前記第１実施例の断熱荷重治具１１の改良に関する発明なので、断熱荷重治具に関する説明のみ行い、他の部分の説明は省略する。
［断熱荷重治具の構成］
図７は、第２実施例に係る断熱荷重治具３１の要部断面を示している。図２と同じ構成要素に対しては、図２と同じ番号を付しているので、冗長を避けるため説明を省略する。符号３９は錘支持板、３７は棒状の熱絶縁体、３６は金属錘である。
第１実施例との相違点に着目して詳しく説明すると、熱絶縁体３７は第１実施例よりも長く、ＳｉＣパワーチップ１３と接する面は先端が円錐状に絞られている。この熱絶縁体３７は、錘支持板３９の開口部から上部に突き出し、金属錘３６の底部に設けられた孔に挿入され、荷重をＳｉＣパワーチップ１３に伝達すると同時に、ＳｉＣパワーチップ１３と金属錘３６との間の熱の交換を遮断する役割を担っている。
尚、断熱荷重治具３１の脱着を容易にするために、熱絶縁体３７は金属錘３６に固定されている構成が望ましい。熱絶縁体３７を固定する方法は容易である。例えば、金属錘３６の下部側面に小さなねじ穴を貫通させ、イモねじで熱絶縁体３７を留めるようにすればよい。本実施例では、このように熱絶縁体３７と金属錘３６とを一体化して熱絶縁体荷重７０として用いる。これにより、取り付け操作性を向上させることができる。
錘支持板３９は熱容量の小さな材料（グラファイトやアルミナなど）であって、金属錘３６の設置位置を決める機能と、接合処理中に金属錘３６の姿勢を垂直に保つ機能とを備えている。このため、所定の位置に熱絶縁体３７のみを通す錘貫通孔と連結柱２０ａ、２０ｂ・・・を固定する差込み孔が設けられている。取り付け操作性を向上させるために、錘支持板３９と連結柱２０ａ、２０ｂ・・・との連結は固定にして、チップアライメント板１８と連結柱２０ａ、２０ｂ・・・の連結は脱着自在にするか、あるいはこの逆の構成にすることが望ましい。説明の便宜上、以下、本実施例では錘支持板３９と連結柱２０ａ、２０ｂ・・・が一体になっている場合について説明する。
以上の構造の説明から明らかなように、本実施例では、熱絶縁体３７が細く長く、かつＳｉＣパワーチップ１３に接する面は円錐上に加工されているので、第１実施例の熱絶縁体１７と比べて断熱性が一層優れている。よって、第２従来技術の問題点である「パワー半導体装置が、はんだ接合工程で熱損傷を受けて、不良が多発したり、信頼性が劣化したりするため実用に供することができない」という問題に対してさらに高い解決効果を奏することができる。
［断熱荷重治具の設置方法］
次に、図８を参照して高温はんだ接合断熱荷重治具３１の設置方法を説明する。
実施例１と同様に、汚染物を除去した後に（Ｓ３０１）サセプタ５の上にＳｉＮ基板１２を置き（Ｓ３０２）、その上にチップアライメント板１８をアライメントさせながら設置した後（Ｓ３０３）、チップアライメント板１８に設けた開口部に、ＡｕＧｅ共晶はんだシート１４とＳｉＣパワーチップ１３を順に落とす（Ｓ３０４）。
次に、ステップＳ３０５において連結柱２０ａ、２０ｂ・・・を固定した錘支持板３９をチップアライメント板１８の上に照準させながら設置する。そして、ステップＳ３０６において熱絶縁体３７と金属錘３６とを一体化した熱絶縁体荷重７０を錘支持板３９の錘貫通孔に差込めば、図７に示すように断熱荷重治具３１の付設が終了する。
この後、実施例１で説明したようにリフロー工程を行えば、本発明によるＳｉＣ半導体装置の製造方法が終了し、本発明に基づくＳｉＣ半導体装置が完成する。
尚、上述した方法では錘支持板３９を設置し、その次に金属錘３６を設置する２工程からなる作業を説明したが、錘支持板３９に金属錘３６を差込んだアッシーを作業の前に組み立てておけば、錘支持板３９と金属錘３６とをチップアライメント板１８に設置する作業を１工程で終らせることができる。また、取り外す作業も同様である。
このように、本発明の第２実施例によれば、第１実施例と比較して、製造工程において断熱荷重治具の脱着が容易にできるという優れた効果を発揮することができる。
［第３実施例］
第１実施例と第２実施例の断熱荷重治具では、比較的重量の軽いチップアライメント板や錘支持板、連結柱の上に、重量が重い金属荷重が突き出る構成になっていたため、重心が高くなり、金属錘の重量が重い場合や１枚のＳｉＮ基板に金属錘を複数取り付ける場合には、断熱荷重治具やＳｉＮ基板１２が転倒しないように細心の注意をしなければならない。この性質は、大量生産するときに、サセプタ５がコンベヤのように移動する形態になっている量産装置や、ロボットで断熱荷重治具を設置する量産装置では、コンベヤの速度やロボットのアームの速度を上げられないという難点として現れる。
そこで、第３実施例では、第１実施例と第２実施例のこのような断熱荷重治具に関する問題を解決して、生産性を向上させることを目的として成されている。
図９は、第３実施例に基づく断熱荷重治具４１の要部断面を示している。本実施例は第２実施例（図７）の断熱荷重治具３１を改良して重心を安定化させた場合として説明するが、第１実施例の断熱荷重治具１１にも同様に適用できる。図７と同じ構成要素に対しては図７と同じ番号を付し、冗長を避けるために説明を省略する。
図９において、符号４２はサセプタ５上に置かれた重心安定化枠で、「底のない桝」のような形状である。重心安定化枠４２は内壁において、僅かなクリアランスでＳｉＮ基板１２と錘支持板３９、またはチップアライト板１８と錘支持板３９、あるいはＳｉＮ基板１２とチップアライト板１８と錘支持板３９とに内接している。図９では単純な枠として記載しているが、断面が外周に向かってＬ字になるような構成にすれば、より一層安定化させる効果が得られる。
［断熱荷重治具の設置方法］
図１０を参照して、本実施例に係る断熱荷重治具の設置方法を説明する。
図１０に示すように、まず実施例１と同様に汚染物を除去し（Ｓ４０１）、サセプタ５の上にＳｉＮ基板１２を置いてから（Ｓ４０２）、その上にチップアライメント板１８をアライメントさせながら設置する（Ｓ４０３）。そして、チップアライメント板１８に設けたチップ貫通口に、ＡｕＧｅ共晶はんだシート１４とＳｉＣパワーチップ１３を順に落とす（Ｓ４０４）。
つづいて、ステップＳ４０５において、チップアライメント板１８とＳｉＮ基板１２の外周に重心安定化枠４２を設置する。
次に、ステップＳ４０６において、連結柱２０ａ、２０ｂ・・・を固定し、かつ熱絶縁体３７を取り付けた金属錘３６（熱絶縁体荷重）を貫通孔に差し込んだ状態に組み立てた錘支持板３９を重心安定化枠４２の内部にそっと落とすと、図９に示すように断熱荷重治具の付設が終了する。もちろん、錘支持板３９を先に取り付けて、その後に熱絶縁体３７付きの金属錘３６を取り付けてもよい。
この後、実施例１で説明したようにリフロー工程を行えば、本発明によるＳｉＣ半導体装置の製造方法が終了し、本発明に基づくＳｉＣ半導体装置が完成する。
上術したように、実施例３では、実施例１及び実施例２の構成を全て備えているので、実施例１及び実施例２で得られた効果は全て発揮することができる。さらに、断熱荷重治具４１に重心安定化枠４２を具備する構成としたので、断熱荷重治具４１が転倒するリスクを軽減することができ、サセプタ５がコンベヤのような移動する形態になっている量産装置や、ロボットで断熱荷重治具を設置する量産装置においても、コンベヤの速度やロボットのアームの速度を上げることが可能になり、生産性を向上させることができる。
［第４実施例］
第１実施例〜第３実施例では、単純化していたので、１個のＳｉＣパワーチップを接合する場合について説明していた。しかし、前記各実施例は１個のパワーチップの接合に限定されるものではなく、複数のチップを接合させる場合でも当然適用可能である。これを証明するために、第４実施例では、第３実施例を複数チップの接合に適用する場合について説明するとともに、生産性を向上させるために断熱荷重治具に改良を施している。断熱荷重治具の構成と断熱荷重治具の設置方法以外は前記実施例と同じなので、説明を省略する。
図１１は、第４実施例に係る断熱荷重治具４５の要部断面図であり、ＳｉＮ基板１２とＳｉＣパワーチップ１３の上に断熱荷重治具４５を取り付けた状態の組み立て図である。第１〜第３実施例と同じ番号の構成物は、それぞれの実施例と同じ部材なので、冗長を避けるために説明を省略する。
図１１において、符号４６はチップアライメント板である。第１〜第３実施例のチップアライメント板１８との重要な相違点は、パワーチップを設置するチップ貫通口の上部が上方に向かって広がるように傾斜したテーパ形状（滑り台）になっている点である。このテーパ形状によって、ＡｕＧｅはんだやＳｉＣパワーチップはテーパを滑落し、自動的に正確な位置に配置される。すなわち、このテーパ形状はＡｕＧｅはんだやＳｉＣパワーチップを設置するときに求められる必要位置精度を大幅に緩和し、チップ設置の生産性を向上させることができるという効果を生じさせる。
また、符合４７は錘支持板である。基本機能は第１〜第３実施例の錘支持板３９と同じであるが、熱絶縁体３７（または金属錘３６）を通す錘貫通口に開口部鞘４８を備えている点が相違している。この開口部鞘４８は熱絶縁体３７や金属錘３６が傾倒することを防止し、垂直に近い状態に姿勢を保つ機能を有している。図１１に示すように金属錘３６が多数ある場合には、一つ一つの傾倒がたとえ僅かであっても、傾倒の方向が揃うと大きなモーメントが生じて、断熱荷重治具４５が転倒する恐れがある。そこで、錘貫通口に開口部鞘４８を設けることによって、断熱荷重治具４５が転倒するリスクを大幅に軽減することができる。
また、符号４９は第１連結柱、５０は第２連結柱である。第１連結柱４９は錘支持板４７に固定され、チップアライメント板４６の表面に接触する構成である。第１連結柱４９は錘支持板４７を支えることが目的であるから、少なくとも３個以上、望ましくは４個以上備えていることが好ましい。
一方、第２連結柱５０はチップアライメント板４６に固定され、錘支持板４７の所定部分に貫通した開口部に一定のクリアランスで容易に差し込めるようになっている。第２連結柱５０の機能はチップアライメント板４６に対する錘支持板４７のアライメントを正確にかつ迅速に行うことである。第２連結柱５０の数が多くなると（差込み嵌める箇所が多くなるので）アライメントに要する作業時間が長くなるので、第２連結柱５０は２個以上のできるだけ少ない数であることが望ましい。
尚、本実施例では連結柱を第１連結柱と第２連結柱に分離したが、第１実施例〜第３実施例で説明したように分離しない連結柱で構成してもよい。
［断熱荷重治具の設置方法］
次に、実施例４に係る断熱荷重治具の設置方法を説明する。尚、本実施例のフローチャートは、図１０に示す第３実施例のフローチャートと同じであるため省略する。
まず汚染物を除去してサセプタ５（図中省略）の上にＳｉＮ基板１２を置き、その上に第２連結柱５０を取り付けたチップアライメント板４６を、アライメントさせながら設置する。その後、チップアライメント板４６に設けたチップ貫通口に開口部の数だけＡｕＧｅ共晶はんだシート１４とＳｉＣパワーチップ１３を順に落として設置する。
つづいて、チップアライメント板４６とＳｉＮ基板１２の外周に重心安定化枠４２を設置する。
次に、第１連結柱４９を取り付けて、複数の熱絶縁体３７（金属錘３６付き）を貫通孔に差し込んだ状態の錘支持板４７アッシーを重心安定化枠４２の内部にそっと落とすと、断熱荷重治具の付設が終了する。
この後、実施例１で説明したように、リフロー工程を行えば、本発明に係るＳｉＣ半導体装置の製造方法が終了し、本発明に係るＳｉＣ半導体装置が完成する。
以上詳細に説明したように、本実施例に係る断熱荷重治具によれば、複数のＳｉＣパワーチップを接合することができ、生産性を向上させることができる。
また、本実施例に係る断熱荷重治具によれば、チップアライメント板４６のチップ貫通口に、上方に向かって広がるように傾斜したテーパ構造を備えているので、ＡｕＧｅはんだやＳｉＣパワーチップを設置するときに求められる必要位置精度を大幅に緩和し、チップ設置の生産性を向上させることができる。
さらに、本実施例に係る断熱荷重治具によれば、錘支持板４７の錘貫通口に、錘貫通口と同じ断面を有する鞘構造を付設したので、断熱荷重治具４５が転倒するリスクを大幅に軽減することができる。
［第５実施例］
上記した第１実施例〜第４実施例の断熱荷重治具では、チップアライメント板の上に連結柱を介して錘支持板を設置する構成になっていたが、連結柱を使用しないで断熱荷重治具を構成することも可能である。第５実施例では、このような構成の断熱荷重治具を提供する。
図１２は、第５実施例に係る断熱荷重治具６０の要部断面図である。前記実施例と同じ番号の構成物は、それらと同じ部材なので、冗長を避けるために説明を省略する。
図１２において、符号６１は錘支持板、６２は重心安定化枠である。
錘支持板６１の機能や材料は前記実施例の錘支持板３９と全く同じであるが、錘支持板６１を支えているのは連結柱ではなく、重心安定化枠６２である。また、ＳｉＮ基板１２に対する錘支持板６１の位置合わせも重心安定化枠６２を利用して行う。
［断熱荷重治具の設置方法］
次に、図１３を参照して、実施例５に係る断熱荷重治具の設置方法を説明する。
図１３に示すように、まず汚染物を除去し（Ｓ５０１）、サセプタ５の上にＳｉＮ基板１２を置き（Ｓ５０２）、その上にチップアライメント板１８をアライメントさせながら設置する（Ｓ５０３）。その後、チップアライメント板１８に設けたチップ貫通口にＡｕＧｅ共晶はんだシート１４とＳｉＣパワーチップ１３を順に落として設置する（Ｓ５０４）。ここまでの工程は実施例１〜４と全く同じである。
つづいて、ステップＳ５０５において、チップアライメント板１８とＳｉＮ基板１２の外縁に重心安定化枠６２を設置する。次に、ステップＳ５０６において、錘支持板６１を重心安定化枠６２の凹部に静かに落として設置する。そして、ステップＳ５０７において熱絶縁体３７を固定した金属錘３６を錘支持板６１に差し込むと、図１２に示すように断熱荷重治具６０の付設が終了する。
この後、実施例１で説明したようにリフロー工程を行えば、本発明に係るＳｉＣ半導体装置の製造方法が終了し、本発明に係るＳｉＣ半導体装置が完成する。
上記説明で明らかなように、実施例５に係る断熱荷重治具では、第３実施例と同じ機能を全て備えているので、第３実施例で得られる効果は全て発揮することができる。さらに、本実施例は連結柱がない構成としたので、第１実施例〜第４実施例と比較して低価格で断熱荷重治具を製作できるという特有の効果が得られる。また、予め重心安定化枠６２に錘支持板６１と金属錘３６（熱絶縁体３７と一体）を組んだアッシーを組み立てておけば、重心安定化枠６２と錘支持板６１と金属錘３６（熱絶縁体３７と一体）とを１工程で装着及び取り外しできることになり、生産性をより一層向上させることができるという効果が得られる。
以上、本発明を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることが可能である。
１ リフロー装置
２ａ、２ｂ チャンバ
３ 排気装置
４ ガス供給装置
５ サセプタ
６ ランプヒータ
７ プログラム制御装置
１０ 接合試料
１１、３１、４１、４５、６０ 断熱荷重治具
１２ ＳｉＮ基板
１３ ＳｉＣパワーチップ
１４ ＡｕＧｅはんだ
１５ａ、１５ｂ Ｃｕ回路板
１６、３６ 金属錘
１７、３７ 熱絶縁体
１８、４６ チップアライメント板
１９、３９、４７、６１ 錘支持板
２０ａ、２１ｂ、４９、５０ 連結柱
４２、６２ 重心安定化枠
７０ 熱絶縁体荷重

Claims (18)

  1. 回路基板と半導体チップとの間に、前記半導体チップの耐熱温度から１００℃以下の範囲内に融点または固相線温度を有するはんだ材料を挟み、
    前記回路基板に照準させて前記回路基板の上にチップアライメント板を載置して前記チップアライメント板に形成されたチップ貫通口に前記はんだ材料と前記半導体チップとを順に載置し、
    前記半導体チップの上部から熱絶縁体を介して荷重を加えた状態で、前記はんだ材料を融解させて固化させることにより、前記回路基板と前記半導体チップとを接合させることを特徴とする半導体装置の製造方法。
  2. 回路基板と半導体チップとを接合するときに荷重を加える断熱荷重治具であって、
    前記回路基板に対するアライメント機能を備え、前記回路基板の所定の位置にはんだ材料と前記半導体チップとを配置するためのチップ貫通口を有するチップアライメント板と、
    前記半導体チップの耐熱温度から１００℃以下の範囲内に融点または固相線温度を有するはんだ材料と前記半導体チップとを前記チップ貫通口に順に載置して、前記はんだ材料を前記回路基板と前記半導体チップとの間に挟み、前記はんだ材料を挟んだ状態の前記半導体チップの上部に設置される熱絶縁体と、
    前記熱絶縁体の上部に設置されて前記はんだ材料を融解させて固化させている間に前記半導体チップに荷重を加える金属荷重と
    を備えたことを特徴とする断熱荷重治具。
  3. 回路基板と半導体チップとを接合するときに荷重を加える断熱荷重治具であって、
    前記回路基板に対するアライメント機能を備え、前記回路基板の所定の位置にはんだシートと前記半導体チップとを配置するためのチップ貫通口を有するチップアライメント板と、
    前記チップアライメント板から所定距離だけ上方に配置され、前記チップアライメント板又は前記回路基板に対するアライメント機能を備え、前記チップ貫通口の位置に対応した位置に錘貫通口を有する錘支持板と、
    前記錘貫通口を貫通して前記半導体チップ上に設置され、前記半導体チップに接して配置される熱絶縁体と前記熱絶縁体の上部に配置される金属荷重とが一体化した熱絶縁体荷重と
    を備えたことを特徴とする断熱荷重治具。
  4. 前記チップアライメント板と前記錘支持板との間を脱着自在で連結する連結柱をさらに備えたことを特徴とする請求項３に記載の断熱荷重治具。
  5. 前記連結柱は、前記チップアライメント板または前記錘支持板に固定されていることを特徴とする請求項４に記載の断熱荷重治具。
  6. 前記錘支持板と前記回路基板と前記チップアライメント板の外縁に配置され、内壁が前記錘支持板と前記回路基板と前記チップアライメント板の少なくとも一つと内接する重心安定化枠をさらに備えたことを特徴とする請求項４又は５に記載の断熱荷重治具。
  7. 前記錘支持板を前記チップアライメント板の上方の所定位置で支持し、前記回路基板と前記チップアライメント板の外縁に配置され、内壁が前記回路基板または前記チップアライメント板の少なくとも一つと内接する重心安定化枠をさらに備えたことを特徴とする請求項３に記載の断熱荷重治具。
  8. 前記熱絶縁体は、前記半導体チップから前記金属荷重に通じる熱伝導経路において、少なくとも１箇所で細芯構造を備えたことを特徴とする請求項２乃至７のいずれか１項に記載の断熱荷重治具。
  9. 前記熱絶縁体は、多孔質構造を備えたことを特徴とする請求項２乃至８のいずれか１項に記載の断熱荷重治具。
  10. 前記熱絶縁体は、前記半導体チップまたは前記金属荷重の少なくとも一方の接触面において粗面構造を備えたことを特徴とする請求項２乃至９のいずれか１項に記載の断熱荷重治具。
  11. 前記金属荷重は、前記半導体チップのはんだ接合面に少なくとも０．１ｇ／ｃｍ２以上の圧力を生じる質量であることを特徴とする請求項２乃至１０のいずれか１項に記載の断熱荷重治具。
  12. 前記金属荷重は、前記半導体チップのはんだ接合面に０．３ｇ／ｃｍ２以上の圧力を生じる質量であることを特徴とする請求項１１に記載の断熱荷重治具。
  13. 前記チップアライメント板のチップ貫通口は、上方に向かって広がるように傾斜したテーパ構造を備えていることを特徴とする請求項３乃至１２のいずれか１項に記載の断熱荷重治具。
  14. 前記錘支持板の錘貫通口に、前記錘貫通口と同じ断面を有する鞘構造を付設したことを特徴とする請求項３乃至１３のいずれか１項に記載の断熱荷重治具。
  15. 昇温加熱体サセプタの上に回路基板を載置する工程と、
    前記回路基板に照準させて前記回路基板の上にチップアライメント板を載置する工程と、
    前記チップアライメント板に形成されたチップ貫通口にはんだシートと半導体チップとを順に載置する工程と、
    前記半導体チップの上に熱絶縁体を配置する工程と、
    前記チップアライメント板の上方の所定位置に錘支持板を設置する工程と、
    前記チップ貫通口に対応した位置に形成された前記錘支持板の錘貫通口を介して金属荷重を前記熱絶縁体上に付設する工程と
    を含むことを特徴とする断熱荷重治具の設置方法。
  16. 前記錘支持板を設置する工程では、連結柱によって前記錘支持板を設置することを特徴とする請求項１５に記載の断熱荷重治具の設置方法。
  17. 前記回路基板及び前記チップアライメント板の外縁に重心安定化枠を設置する工程をさらに含むことを特徴とする請求項１５又は１６に記載の断熱荷重治具の設置方法。
  18. 前記回路基板及び前記チップアライメント板の外縁に重心安定化枠を設置する工程をさらに含み、
    前記錘支持板を設置する工程では、前記重心安定化枠に前記錘支持板を設置することを特徴とする請求項１５に記載の断熱荷重治具の設置方法。
JP2012102954A 2012-04-27 2012-04-27 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法 Active JP6104518B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012102954A JP6104518B2 (ja) 2012-04-27 2012-04-27 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法
US14/395,876 US10020282B2 (en) 2012-04-27 2013-04-24 Method for manufacturing semiconductor device, heat insulating load jig, and method for setting up heat insulating load jig
EP13782144.3A EP2843692A4 (en) 2012-04-27 2013-04-24 MANUFACTURING METHOD FOR A SEMICONDUCTOR ELEMENT, HEAT-INSULATED LOAD TENSIONING DEVICE AND ASSEMBLY METHOD FOR THE HEAT-INSULATED LOAD TENSIONING DEVICE
PCT/JP2013/062101 WO2013161892A1 (ja) 2012-04-27 2013-04-24 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法
CN201380021910.1A CN104254909B (zh) 2012-04-27 2013-04-24 半导体装置的制造方法、隔热负荷夹具及其设置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012102954A JP6104518B2 (ja) 2012-04-27 2012-04-27 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法

Publications (2)

Publication Number Publication Date
JP2013232472A JP2013232472A (ja) 2013-11-14
JP6104518B2 true JP6104518B2 (ja) 2017-03-29

Family

ID=49483200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012102954A Active JP6104518B2 (ja) 2012-04-27 2012-04-27 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法

Country Status (5)

Country Link
US (1) US10020282B2 (ja)
EP (1) EP2843692A4 (ja)
JP (1) JP6104518B2 (ja)
CN (1) CN104254909B (ja)
WO (1) WO2013161892A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6148171B2 (ja) * 2013-12-27 2017-06-14 本田技研工業株式会社 半導体装置の製造方法および製造治具
US9296056B2 (en) * 2014-07-08 2016-03-29 International Business Machines Corporation Device for thermal management of surface mount devices during reflow soldering
DE102015114521B4 (de) * 2015-08-31 2018-07-26 Infineon Technologies Ag Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger
CN107112248B (zh) * 2015-11-05 2021-07-27 古河电气工业株式会社 芯片接合装置以及芯片接合方法
JP6543584B2 (ja) * 2016-02-25 2019-07-10 株式会社日立製作所 超音波探触子の製造方法および超音波診断装置
KR102471274B1 (ko) * 2018-02-13 2022-11-28 삼성전자주식회사 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치
KR102465369B1 (ko) 2018-03-05 2022-11-10 삼성전자주식회사 패키지 온 패키지의 제조방법 및 그의 본딩 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61119050A (ja) * 1984-11-15 1986-06-06 Nec Corp 半導体装置の製造方法
DE3722726A1 (de) 1987-07-09 1989-01-19 Productech Gmbh Geheizter stempel
JPH02185055A (ja) 1989-01-12 1990-07-19 Matsushita Electron Corp 半導体装置の位置決め装置
DE4108304C2 (de) * 1991-03-14 1995-04-06 Fraunhofer Ges Forschung Vorrichtung zum anodischen Bonden von Silizium-Wafern mit Tragekörpern
JPH0722744A (ja) * 1993-06-30 1995-01-24 Toyota Motor Corp 各種部品のリフローはんだ付け方法並びに同方法の実施に使用する部品組付補助具及びリフロー炉
JPH10163418A (ja) 1996-12-02 1998-06-19 Fuji Electric Co Ltd 電子部品のはんだ付け方法および装置
US6213376B1 (en) * 1998-06-17 2001-04-10 International Business Machines Corp. Stacked chip process carrier
JP3244664B2 (ja) 1998-12-10 2002-01-07 株式会社アルテクス 超音波振動接合装置
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
JP2003163242A (ja) * 2001-11-29 2003-06-06 Canon Inc Ｉｃチップの接続装置
US7357288B2 (en) 2003-07-17 2008-04-15 Matsushita Electric Industrial Co., Ltd. Component connecting apparatus
JP2005223241A (ja) * 2004-02-09 2005-08-18 Matsushita Electric Ind Co Ltd 電子部品接合装置及び方法、並びに電子部品実装装置
JP2005095977A (ja) * 2003-08-26 2005-04-14 Sanyo Electric Co Ltd 回路装置
JP4191111B2 (ja) * 2004-07-29 2008-12-03 独立行政法人科学技術振興機構 レーザー結晶用ダイボンド装置
JP4786226B2 (ja) * 2005-06-07 2011-10-05 富士通株式会社 加熱装置
JP2007095930A (ja) * 2005-09-28 2007-04-12 Kyocera Corp サブマウントおよび半導体装置
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
WO2008073432A2 (en) * 2006-12-11 2008-06-19 Fry's Metals, Inc. No flow underfill process, composition, and reflow carrier
JP5123633B2 (ja) * 2007-10-10 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置および接続材料
JP5160201B2 (ja) 2007-11-20 2013-03-13 株式会社豊田中央研究所 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP5554900B2 (ja) * 2008-04-24 2014-07-23 パナソニック株式会社 チップの実装方法
JP2011249578A (ja) * 2010-05-27 2011-12-08 Nissan Motor Co Ltd 電気回路の製造装置及び製造方法並びに電気回路製造用治具

Also Published As

Publication number Publication date
CN104254909B (zh) 2017-03-01
US20150041525A1 (en) 2015-02-12
EP2843692A4 (en) 2016-03-09
JP2013232472A (ja) 2013-11-14
EP2843692A1 (en) 2015-03-04
US10020282B2 (en) 2018-07-10
CN104254909A (zh) 2014-12-31
WO2013161892A1 (ja) 2013-10-31

Similar Documents

Publication Publication Date Title
JP6104518B2 (ja) 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法
US20190081200A1 (en) Method of manufacturing micro light-emitting element array, transfer carrier, and micro light-emitting element array
KR102259717B1 (ko) 웨이퍼 배치대
US11424170B2 (en) Method for mounting an electrical component in which a hood is used, and a hood that is suitable for use in this method
CN102574361B (zh) 层合材料及其制造方法
JP5853525B2 (ja) 半導体チップの位置決め治具及び半導体装置の製造方法
KR20170073618A (ko) 냉각기가 장착된 파워 모듈용 기판 및 그 제조 방법
JP6213291B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP2007110001A (ja) 半導体装置
US11676933B2 (en) Arrangement and method for joining at least two joining partners
US9601676B2 (en) LED support assembly and LED module
JP7215206B2 (ja) 半導体装置の製造方法
JP6405999B2 (ja) チップボンディング装置およびチップボンディング方法
US9698082B2 (en) Au-based solder die attachment semiconductor device and method for manufacturing the same
JP6259625B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
JP6221590B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
US20220020905A1 (en) Semiconductor light emitting device
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
JP2008103558A (ja) 半導体パワーモジュール
JP2003347487A (ja) 半導体装置
JP5082972B2 (ja) パワーモジュール用基板の製造方法
JP2006013420A (ja) 電子部品収納用パッケージおよび電子装置
JP2004158547A (ja) ヒータ
CN104465578A (zh) 半导体装置及半导体模块
JP2019102772A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170301

R150 Certificate of patent or registration of utility model

Ref document number: 6104518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350