JP2007095930A - サブマウントおよび半導体装置 - Google Patents
サブマウントおよび半導体装置 Download PDFInfo
- Publication number
- JP2007095930A JP2007095930A JP2005282227A JP2005282227A JP2007095930A JP 2007095930 A JP2007095930 A JP 2007095930A JP 2005282227 A JP2005282227 A JP 2005282227A JP 2005282227 A JP2005282227 A JP 2005282227A JP 2007095930 A JP2007095930 A JP 2007095930A
- Authority
- JP
- Japan
- Prior art keywords
- submount
- semiconductor element
- insulating substrate
- main surface
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】 サブマウントの実装信頼性を改善し、さらに半導体素子を正常に作動させることが可能な高性能のサブマウントを提供すること。
【解決手段】 一方の主面に半導体素子の搭載部を有する絶縁基板2と、絶縁基板2の一方の主面から他方の主面にかけて形成された貫通孔6と、貫通孔6の内壁に、絶縁基板2の一方の主面から他方の主面にかけて形成された配線導体層3とを有する。
【選択図】 図1
【解決手段】 一方の主面に半導体素子の搭載部を有する絶縁基板2と、絶縁基板2の一方の主面から他方の主面にかけて形成された貫通孔6と、貫通孔6の内壁に、絶縁基板2の一方の主面から他方の主面にかけて形成された配線導体層3とを有する。
【選択図】 図1
Description
本発明は光通信分野等で用いられる、面発光半導体レーザ等に代表される半導体レーザ素子(LD:レーザダイオード)等の半導体素子を搭載するためのサブマウントおよびそれを用いた半導体装置に関する。
近年、CD(Compact Disk)、DVD(Digital Video Disk)等に用いられる半導体装置の半導体素子は高出力化が要求されており、このような半導体装置および半導体装置に搭載される従来のサブマウントについて説明する。
図3(a)は従来のサブマウントの平面図であり、B−B’線における断面図を図3(b)に示す。これらの図において、11はサブマウント、12は絶縁基板、13は配線導体層、14はろう材層を示している。そして、絶縁基板12の上面にろう材層14を形成し、これが溶融されることによりサブマウント11の一方主面に半導体素子が搭載される。また、同様に絶縁基板12の他方主面にろう材層14を形成し、これが溶融されることによりサブマウント11と外部回路基板とが接合される。さらに、必要に応じて半導体素子とサブマウント11とを覆うように蓋体を取着することにより、半導体装置が得られる。
このような半導体装置は、たとえば半導体素子が光半導体素子である場合、外部電気回路から外部リード端子を介して供給される駆動信号によって光半導体素子を光で励起させ、この励起された光を光ファイバ等を介して外部に伝達することによって高速光通信等に使用される。近年、このような光半導体装置に対して、2.5Gbps以上での良好な高周波特性,小型化,低背化および低コスト化等が益々要求されてきている。
特開2001-176887号公報
しかしながら、上述の従来のサブマウントは次のような問題点を有していた。
すなわち、半導体素子をサブマウントの一方主面に搭載する際に熱を加えてロウ材を溶融すると、半導体素子と外部電気回路との間や半導体素子とサブマウントとの間で余剰なロウ材が生じる。このような余剰ロウ材は、外部回路基板とサブマウントとの接続を不安定としたり、あるいは半導体素子の側面を這い上がって、例えば半導体素子とサブマウントとがワイヤーボンディングで接続されているような場合に、半導体素子がショートするという問題があった。
また特に、発光部や受光部から成る作動部が一般的に側面に位置している発光素子や受光素子を半導体素子として用いる場合、余剰なろう材が半導体素子に這い上がり半導体素子の作動部に被着して、ろう材が光を遮断してしまうという問題があった。
また、このような半導体素子の側面を這い上がろうとするろう材の力は、サブマウントから半導体素子を引き剥がす方向に加わろうとするため、半導体素子の実装信頼性が低下するという問題点もあった。
従って、本発明は上記従来の問題点を鑑みて完成されたものであり、その目的は、サブマウントの実装信頼性を改善し、さらに半導体素子を正常に作動させることが可能な高性能のサブマウントを提供することにある。
本発明のサブマウントは、一方の主面に半導体素子の搭載部を有する絶縁基板と、該絶縁基板の一方の主面から他方の主面にかけて形成された貫通孔と、該貫通孔の内壁に、前記絶縁基板の一方の主面上から他方の主面上にかけて形成された配線導体層とを有することを特徴とする。
本発明のサブマウントは、前記絶縁基板の一方の主面から他方の主面にかけて、前記配線導体層にろう材層が積層形成されたことを特徴とする。
本発明のサブマウントは、平面視で、前記貫通孔に形成された配線導体層の内径をX、外径をAとすると、X/Aが80%以上95%以下であることを特徴とする。
本発明のサブマウントにおいて、前記ろう材はAu−Snからなることを特徴とする。
本発明のサブマウントにおいて、前記絶縁基体が窒化アルミニウム質焼結体からなることを特徴とする。
本発明の半導体装置は、上記本発明記載のサブマウントと、前記絶縁基板の搭載部に搭載された半導体素子とを具備することを特徴とする。
本発明の半導体装置は、前記半導体素子が発光素子または受光素子であり、前記貫通孔が前記発光素子または前記受光素子の発光部または受光部直下に近接するように設けられたことを特徴とする。
本発明のサブマウントは、一方の主面に半導体素子の搭載部を有する絶縁基板と、絶縁基板の一方の主面から他方の主面にかけて形成された貫通孔と、貫通孔の内壁に、絶縁基板の一方の主面から他方の主面にかけて形成された配線導体層とを有することによって、まず半導体素子が搭載される絶縁基板の一方の主面について考えると、サブマウント上に半導体素子をろう材を介して接続する際に余剰なろう材は、半導体素子の搭載される絶縁基板の一方の主面側から貫通孔の中へ流れ込む。よって、余剰なろう材が半導体素子の側面等に這い上がることを抑制でき、例えば半導体素子の電極とサブマウントとがワイヤボンディング法等により接続されている場合にもショート等が生じることを抑制できる。
また、特に、発光部や受光部からなる作動部が一般的に側面に位置している発光素子や受光素子を半導体素子として用いる場合、ろう材が半導体素子を這い上がって作動部を塞ぐことを抑制できるため、高信頼に半導体素子を作動させることができる。
また、このように貫通孔が絶縁基板の一方の主面から他方の主面にかけて連続して形成されているため、余剰なろう材が半導体素子の側面を這い上がろうとする際に生じる、半導体素子をサブマウントから引き剥がそうとする力が半導体素子に加わらずに、半導体素子を搭載した絶縁基板の一方主面側で余剰となったろう材が貫通孔へ流れ込む際に、半導体素子を絶縁基板側へひきつけることができる。よって、半導体素子のサブマウントへの実装信頼性が向上する。
また一方、絶縁基板の他方の主面について考えると、サブマウントと外部回路基板とをろう材を介して接続する際に余剰となるろう材は、外部回路基板と接続される絶縁基板の他方の主面側から貫通孔の中へ流れ込む。よって、余剰ろう材によってサブマウントが外部回路基板に不安定に搭載されることがなく、サブマウントと外部回路基板とを強固に安定して接合することができる。
本発明のサブマウントは、絶縁基板の一方の主面から他方の主面にかけて、配線導体層にろう材層が積層形成されたことによって、絶縁基板の両主面に形成されたろう材はともに、溶融した際絶縁基板から貫通孔内へ濡れ性よく導かれる。よって、半導体素子をサブマウント側へ引き付けることができるとともに、余剰なろう材がはみ出して半導体素子の側面を這い上がることを有効に抑制でき、長期間にわたり半導体素子を安定に作動させることができる。
また、このようにろう材が濡れ性よく貫通孔の中へ導かれるため、貫通孔の縁部でろう材が途切れ難い。よって特に、半導体素子と絶縁基板の熱伝導率よりも大きい値の熱伝導率を持つろう材を用いる場合、半導体素子の作動時等の熱を外部回路基板に効率よく放熱することができる。その結果、半導体素子と絶縁基板との間に生じる熱ひずみを抑制できる。
本発明のサブマウントは、平面視で、貫通孔に形成された配線導体層の内径をX、外径をAとすると、X/Aを、80%以上95%以下とすることで、半導体素子の作動時の熱を効率よく放熱することができ、その結果、半導体素子に生じようとする熱応力による歪をより一層抑制することができる。仮にX/Aの値が80%より小さいと、余剰なろう材がサブマウントに形成された貫通孔に収まりきらず、半導体素子の側面や作動部に被着する可能性がある。また、95%より大きいと、ろう材層の厚みが貫通孔に対して小さくなり、ろう材が溶融しても貫通孔内を十分に充填し難くなる可能性があり外部回路基板への放熱性を十分とし難くなることがある。
本発明のサブマウントにおいて、ろう材がAu−Snからなることによって、Au−Sn合金の融点が約280℃程度であり、一般的に半導体素子は約400℃程度の耐熱性を有するため、半導体素子を熱劣化させることなく実装することができるとともに、ろう材と半導体素子との接合強度を強固に保つことが可能となる。
本発明のサブマウントにおいて、絶縁基体は窒化アルミニウム質焼結体からなることによって、窒化アルミニウムが高熱伝導材料(100W/mK以上)であることから、半導体素子から発生した熱を効率よく放熱させることができる。
本発明の半導体装置において、上記本発明のサブマウントと、絶縁基板の搭載部に搭載された半導体素子とを具備することによって、半導体素子の熱放散性が向上して長期間にわたり安定に作動でき、さらに半導体素子に生じる歪をより一層抑制することができる。
本発明の半導体装置において、半導体素子は発光素子または受光素子であり、貫通孔は発光素子または受光素子の発光部または受光部直下に近接するように設けられたことによって、素子の作動時に熱が発生しても、内壁のろう材を介して絶縁基板の他方主面側の外部回路基板に熱を逃がすことができる。また特に、素子と絶縁基板との端部を揃えて搭載する場合、素子と絶縁基板との接着強度を強固に保つことができる。なぜなら、一般的に発光素子または受光素子(以下、発光素子または受光素子を「素子A」と呼ぶ)の発光部または受光部(以下、発光部または受光部を「作動部B」とよぶ)は素子Aの側面に位置するため、仮に貫通孔を素子Aの作動部B直下に設けると平面視で素子Aの端部が絶縁基板端部に形成された貫通孔上に重なるように形成されることとなり、よって、溶融したろう材が貫通孔に流れ込んだあと絶縁基板端部下面から外部回路基板へと流れ出して、素子Aの端部を支えにくくなり安定性に欠くことがあるからである。よって、貫通孔を素子Aの作動部B直下ではなく、作動部B直下に近接するように設けた本発明の半導体装置は、長期間にわたり安定に作動できる。
次に、本発明の回路基板を添付の図面に基づいて詳細に説明する。図1(a)は本発明のサブマウントの実施の形態の一例を示す平面図であり、図1(b)はA−A’線における断面図である。また、図2(a)〜(d)はサブマウントに半導体素子を接着する工程ごとの断面図を示しており、これらの図において、1はサブマウント、2は絶縁基板、3は配線導体層、4はろう材層、5は拡散防止層、6は貫通孔、7は半導体素子、8は外部基板を示す。
サブマウント1は、一方の主面(図1(b)における上面)に半導体素子7の搭載部を有する絶縁基板2と、絶縁基板2の一方の主面から他方の主面(図1(b)における下面)にかけて形成された貫通孔6と、貫通孔6の内壁に、絶縁基板2の一方の主面から他方の主面にかけて形成された配線導体層3とを有する。サブマウント1をヒートシンク等の外部基板8に接続する際には、このような配線導体層3を介して接続できる。
絶縁基板2は、例えば酸化アルミニウム(Al2O3)質焼結体や窒化アルミニウム(AlN)質焼結体,炭化珪素(SiC)質焼結体,窒化珪素(Si3N4)質焼結体,ガラスセラミックス等のセラミックス、エポキシ樹脂やポリイミド樹脂,ポリイミドシロキサン樹脂等の樹脂、石英、ダイヤモンド、サファイア(単結晶アルミナ)、シリコン等から成る。
半導体素子として光半導体素子を用いる場合、熱伝導率が100W/m・K以上である材料、例えば窒化アルミニウム質焼結体、ダイヤモンド、シリコンで形成するのが好ましい。
このような材料を用いることによって、サブマウント1に搭載された半導体素子7の駆動時に発生した熱は、サブマウント1を介して良好に放熱される。このため、半導体素子7を長時間にわたり正常かつ安定的に作動させることが可能となる。このような絶縁基板2は、例えば絶縁基板2がセラミックスからなる場合、シート状に形成したセラミックグリーンシートを積層し、約1500℃の温度で焼成する方法等により形成できる。
絶縁基板2に形成された配線導体層3は半導体素子7と外部電気回路(図示せず)とを電気的に接続する機能を有している。このような配線導体層3は、従来周知の蒸着法やスパッタリング法,CVD法,めっき法等の薄膜形成法により絶縁基板2に形成された後、従来周知のフォトリソグラフィ法やエッチング法,リフトオフ法等によって所定パターンに加工される。
また、配線導体層3は、例えば密着金属層、拡散防止層および主導体層が順次積層された3層構造の導体層から成るのがよい。
密着金属層は、セラミックス等から成る絶縁基板2との密着性を良好とするという観点からは、チタン(Ti),クロム(Cr),タンタル(Ta),ニオブ(Nb),ニッケル−クロム(Ni−Cr)合金,窒化タンタル(Ta2N)等の熱膨張率がセラミックスと近い金属のうち少なくとも1種より成るのが好ましく、その厚みは0.01〜0.2μm程度が好ましい。密着金属層の厚みが0.01μm未満では、密着金属層を絶縁基板2に強固に密着することが困難となる傾向があり、0.2μmを超えると、成膜時の内部応力によって密着金属層が絶縁基板2から剥離し易くなる傾向がある。
また、拡散防止層は、密着金属層と主導体層との相互拡散を防ぐという観点からは、白金(Pt),パラジウム(Pd),ロジウム(Rh),ニッケル(Ni),Ni−Cr合金,Ti−W合金等の熱伝導性の良好な金属のうち少なくとも1種より成ることが好ましく、その厚みは0.05〜1μm程度が好ましい。拡散防止層の厚みが0.05μm未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる傾向があり、1μmを超えると、成膜時の内部応力により拡散防止層が密着金属層から剥離し易く成る傾向がある。なお、拡散防止層にNi−Cr合金を用いる場合は、Ni−Cr合金は絶縁基板2との密着性が良好なため、密着金属層を省くことも可能である。
さらに、主導体層は、配線導体層3の電気抵抗を小さくするという観点からは、電気抵抗の小さい金(Au),Cu,Ni,銀(Ag)の少なくとも1種より成ることが好ましく、その厚みは0.1〜5μm程度が好ましい。主導体層の厚みが0.1μm未満では、電気抵抗が大きなものとなり配線導体層3に要求される電気抵抗を満足できなくなる傾向があり、5μmを超えると、成膜時の内部応力により主導体層が拡散防止層から剥離し易く成る傾向がある。なお、Auは貴金属で高価であることから、低コスト化の点でなるべく薄く形成することが好ましい。また、Cuは酸化し易いので、その上にNiおよびAuからなる保護層を被覆してもよい。
絶縁基板2は、一方の主面から他方の主面にかけて貫通孔6が形成されており、貫通孔6の内壁には一方の主面から他方の主面にかけて上述の配線導体層3が形成されている。このような貫通孔6は、絶縁基板2にCO2レーザや、YAGレーザ等を照射する方法や、あるいは、絶縁基板2がセラミックスからなる場合にはセラミックグリーンシートを積層する際に所望の位置に貫通孔を形成するようにして積層し、その後焼成する方法等により形成される。
このような貫通孔6をサブマウント1に形成したことにより、サブマウント1は半導体素子7を安定して搭載することができる。なぜなら、まず半導体素子7が搭載される絶縁基板2の一方の主面について考えると、半導体素子7をサブマウント1に搭載する際にろう材を加熱すると、図2(b)に示すようにろう材層4の中央部が球状に盛り上がる。その後、図2(c)に示すように半導体素子7をろう材層4を介して接合しようとすると、余剰なろう材4が絶縁基板2の一方の主面側から貫通孔6の中へと矢印Cに沿って流れ込んで半導体素子7が接合される(図2(d)の状態)。このため、余剰なろう材が半導体素子7の側面等に這い上がることを抑制でき、例えば半導体素子7の電極とサブマウント1とがワイヤボンディング法等により接続されている場合にもショート等が生じることを抑制できる。また、このように貫通孔6が絶縁基板2の一方の主面から他方の主面にかけて連続して形成されているため、半導体素子7を搭載した絶縁基板2の一方主面側で余剰となったろう材が貫通孔6へ流れ込む際に、半導体素子7を絶縁基板2側へひきつけ、半導体素子とのサブマウント1とを強固に接合することができる。
また一方、絶縁基板2の他方の主面について考えると、サブマウント1を外部基板8にろう材層4を介して接合する際(図2(c))、余剰なろう材は絶縁基板2の他方の主面側から貫通孔6の中へと流れ込む(図2(d))。このため、余剰ろう材によってサブマウント1が不安定となることがなく、サブマウント1と外部基板8とを強固に安定して接合することができる。
また、好ましくは絶縁基板2の一方の主面から他方の主面にかけて、配線導体層3上にろう材層4が積層形成されているのがよい。なぜなら、配線導体層3上に形成されることによって、半導体素子7の搭載時等に溶融した絶縁基板2の両主面に形成されたろう材はともに、配線導体層3を伝って絶縁基板2から貫通孔6内へ濡れ性よく導かれるからである。よって、溶融したろう材が貫通孔6内へ流れ込む際に半導体素子7をサブマウント側へ引き付け、半導体素子7をさらに安定して接続することができる。また、このようにろう材が濡れ性よく貫通孔の中へ導かれるため、貫通孔6の縁部、言い換えると、貫通孔6が形成された位置の絶縁基板2の角部でろう材が途切れず、滑らかに貫通孔6内へ流れ込むことができる。特に、ろう材層4に半導体素子7と絶縁基板2の熱伝導率よりも大きい値の熱伝導率を持つろう材を用いると、半導体素子7の作動時等の熱を外部基板8に効率よく放熱することができるため、半導体素子7と絶縁基板2との間に生じる熱ひずみを抑制でき、好ましい。
また、さらに好ましくは平面視で、貫通孔に形成された配線導体層3の内径をX、外径をAとすると、X/Aを、80%以上95%以下とすることで、半導体素子7の作動時の熱を効率よく放熱することができ、その結果、半導体素子7に生じようとする熱応力による歪をより一層抑制することができる。仮にX/Aの値が80%より小さいと、余剰ろう材が貫通孔6内に収まりきらず、半導体素子7を這い上がる可能性がある。また、95%より大きいと、配線導体層3が貫通孔6に対し大きな割合で形成されることになるため、ろう材層4の厚みが貫通孔6に対して小さくなり、ろう材が溶融しても貫通孔6内を十分に充填し難くなる可能性があり外部基板8への放熱性を十分とし難くなることがある。
ろう材層4は、Au−Ge合金(融点約356℃)、Au−Si合金(融点約370℃)、Pb−Sn合金(融点約183℃)、Au−Sn合金(融点約280℃)、Ag−Sn合金(融点約220℃)、In−Pb合金(融点約172℃)、In(融点約157℃)等から成り、中でも特にAu−Sn合金からなるのが好ましい。なぜなら、一般的に半導体素子は約400℃程度の耐熱性を有しており、上述のAu−Ge合金およびAu−Si合金で実装する際の実装温度は400℃以上となり、半導体素子が熱劣化する可能性がある。また、上述のIn−Pb合金およびInの低融点ろう材は半導体素子との接合強度が弱い傾向がある。よって、AuーSn合金からなるろう材を用いることにより、半導体素子7を搭載時にろう材層4を溶融しても熱劣化させることなく実装することができ、且つ、接合強度を強いものとすることができる。また、このようなろう材層4は、真空蒸着法、スパッタリング法等により薄膜が形成された後、マスク成膜法、フォトリソグラフィ法、エッチング法、リフトオフ法等によってパターン加工されることにより絶縁基板2の所望の位置に1〜5μm程度の厚みで形成される。
次に、本発明のサブマウントを用いた半導体装置について説明する。図4は、サブマウント1を用いた半導体装置の一例を示しており、100は半導体装置、101は蓋体、102は基体、103はボンディングワイヤ、104はリード端子を示している。
半導体装置100は、サブマウント1を金属や絶縁体等から成る基体102に搭載し、半導体素子7をサブマウント1に搭載した後、半導体素子7の電極をボンディングワイヤ103によって配線導体層やリード端子104に電気的に接続し、基体102にサブマウント1および半導体素子7を覆うように金属や絶縁体等から成る蓋体101をシーム溶接等の方法で接合することによって形成される。このような半導体装置100は、半導体素子7の熱放散性に優れ、長期間にわたり安定に作動可能なものとすることができる。
上述の半導体装置100において好ましくは、半導体素子7は発光素子または受光素子(以下素子Aとよぶ)であり、サブマウント1に形成された貫通孔6は発光素子または受光素子の発光部または受光部(以下作動部Bとよぶ)直下に近接するように設けられているのがよい。ここで、作動部B直下に貫通孔6が近接して設けられているとは、作動部Bの直下から30μm〜50μm程度離れて貫通孔6が設けられていることをさす。このように作動部Bの直下から離れた位置に貫通孔6が形成されていることによって、素子Aの作動時に熱が発生しても、貫通孔6内壁のろう材を介して基体102に熱を逃がすことができる。また特に、一般的に作動部Bは素子Aの側面に位置するため、素子Aと絶縁基板2との端部が揃えて搭載されている場合、素子Aと絶縁基板2との接着強度を強固に保つことができる。
なお、本発明は上述の実施の最良の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を施すことは何等差し支えない。
1:サブマウント
2:絶縁基板
3:配線導体層
4:ろう材層
6:貫通孔
7:半導体素子
2:絶縁基板
3:配線導体層
4:ろう材層
6:貫通孔
7:半導体素子
Claims (7)
- 一方の主面に半導体素子の搭載部を有する絶縁基板と、該絶縁基板の一方の主面から他方の主面にかけて形成された貫通孔と、該貫通孔の内壁に、前記絶縁基板の一方の主面から他方の主面にかけて形成された配線導体層とを有することを特徴とするサブマウント。
- 前記絶縁基板の一方の主面から他方の主面にかけて、前記配線導体層にろう材層が積層形成されたことを特徴とする請求項1に記載のサブマウント。
- 平面視で、前記貫通孔に形成された配線導体層の内径をX、外径をAとすると、X/Aが80%以上95%以下であることを特徴とする請求項1または請求項2に記載のサブマウント。
- 前記ろう材はAu−Snからなることを特徴とする請求項1乃至請求項3のいずれかに記載のサブマウント。
- 前記絶縁基体は窒化アルミニウム質焼結体からなることを特徴とする請求項1乃至請求項4のいずれかに記載のサブマウント。
- 請求項1乃至請求項5のいずれかに記載のサブマウントと、前記絶縁基板の搭載部に搭載された半導体素子とを具備することを特徴とする半導体装置。
- 前記半導体素子は発光素子または受光素子であり、前記貫通孔は前記発光素子または前記受光素子の発光部または受光部直下に近接するように設けられたことを特徴とする請求項6に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005282227A JP2007095930A (ja) | 2005-09-28 | 2005-09-28 | サブマウントおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005282227A JP2007095930A (ja) | 2005-09-28 | 2005-09-28 | サブマウントおよび半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007095930A true JP2007095930A (ja) | 2007-04-12 |
Family
ID=37981270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005282227A Pending JP2007095930A (ja) | 2005-09-28 | 2005-09-28 | サブマウントおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007095930A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013232472A (ja) * | 2012-04-27 | 2013-11-14 | Nissan Motor Co Ltd | 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法 |
-
2005
- 2005-09-28 JP JP2005282227A patent/JP2007095930A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013232472A (ja) * | 2012-04-27 | 2013-11-14 | Nissan Motor Co Ltd | 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法 |
US10020282B2 (en) | 2012-04-27 | 2018-07-10 | Nissan Motor Co., Ltd. | Method for manufacturing semiconductor device, heat insulating load jig, and method for setting up heat insulating load jig |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5413707B2 (ja) | 金属−セラミック複合基板及びその製造方法 | |
US7518155B2 (en) | Light emitting element mounting member, and semiconductor device using the same | |
JP3912130B2 (ja) | サブマウント | |
WO2003069743A1 (fr) | Embase et dispositif a semiconducteur | |
JP2007095930A (ja) | サブマウントおよび半導体装置 | |
JP3987765B2 (ja) | 光半導体素子のサブキャリアおよび光半導体装置 | |
WO2010150729A1 (ja) | 素子収納用パッケージ、及び実装構造体 | |
JP2003318475A (ja) | 光半導体素子のマウント構造 | |
JP2006310378A (ja) | サブマウントおよび電子素子の実装方法 | |
JP4726457B2 (ja) | サブマウント | |
JP4688632B2 (ja) | サブキャリアおよび半導体装置 | |
JP2011114104A (ja) | サブマウントおよびそれを用いた電子装置 | |
JP2006203051A (ja) | サブマウントおよび半導体装置 | |
JP2014146756A (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
JP2004349274A (ja) | 発光素子搭載用基板および発光装置 | |
JP2004282027A (ja) | サブマウント | |
JP2007095954A (ja) | 回路基板およびそれを用いた電子装置並びにその製造方法 | |
JP4404649B2 (ja) | 光半導体素子のサブキャリアおよび光半導体装置 | |
WO2021153450A1 (ja) | 電子部品搭載用パッケージおよび電子装置 | |
JP2006237568A (ja) | サブマウントおよび半導体装置 | |
JP4035028B2 (ja) | 光半導体素子のサブキャリアおよび光半導体装置 | |
JP2008034580A (ja) | サブマウントおよび電子装置ならびに電子素子の実装方法 | |
JP2004111770A (ja) | 配線基板 | |
JP3652255B2 (ja) | 半導体素子収納用パッケージ | |
JP2003258356A (ja) | サブマウント |