JP2006237568A - サブマウントおよび半導体装置 - Google Patents
サブマウントおよび半導体装置 Download PDFInfo
- Publication number
- JP2006237568A JP2006237568A JP2005369842A JP2005369842A JP2006237568A JP 2006237568 A JP2006237568 A JP 2006237568A JP 2005369842 A JP2005369842 A JP 2005369842A JP 2005369842 A JP2005369842 A JP 2005369842A JP 2006237568 A JP2006237568 A JP 2006237568A
- Authority
- JP
- Japan
- Prior art keywords
- brazing material
- submount
- semiconductor element
- material portion
- brazing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】 半導体素子の特性不良、さらには半導体素子が破壊されない高性能のサブマウントを提供すること。
【解決手段】 絶縁基板2の上面に配線導体層を形成するとともに、配線導体3a上に半導体素子5を搭載するためのろう材4を形成しているサブマウントにおいて、ろう材4は、周辺領域に形成された第1のろう材部4aと、周辺領域に形成された第1のろう材部4aよりも融点の高い中央領域に形成された第2のろう材部4bとを有する。
【選択図】 図1
【解決手段】 絶縁基板2の上面に配線導体層を形成するとともに、配線導体3a上に半導体素子5を搭載するためのろう材4を形成しているサブマウントにおいて、ろう材4は、周辺領域に形成された第1のろう材部4aと、周辺領域に形成された第1のろう材部4aよりも融点の高い中央領域に形成された第2のろう材部4bとを有する。
【選択図】 図1
Description
本発明は、絶縁基板の上面に配線導体層およびろう材層が形成されており、例えばその配線導体層に半導体レーザ、受光素子等の半導体素子の電極を接続して半導体素子を搭載するのに用いられるサブマウントおよびそれを用いた半導体装置に関する。
近年、CD(Compact Disk)、DVD(Digital Video Disk)等に用いられる光半導体装置の半導体素子は高出力化が要求されており、これに伴い、半導体素子は長尺化し、消費電力が大きくなり、そのため発熱量が大きくなってきている。
このような半導体素子で発生する熱が外部に効果的に放熱されるように、半導体素子の裏面側には、ヒートシンクが放熱部材として設けられている。更に、半導体素子とヒートシンクとの間には、熱膨張係数の差によるストレスや歪みなどが発生しないよう、半導体素子の基板材料と比較的熱膨張係数が近い材料から成る絶縁基板を用いたサブマウントが使用されている。
特に光ピックアップに用いられる半導体レーザ(レーザダイオード:LD)等の半導体素子は高出力化が急速に進んでおり、これに伴い従来の半導体素子に比べて高出力型の半導体素子は長尺化されてきている。
従来のサブマウントの平面図を図7(a)に示し、F−F’線における断面図を図7(b)に示す。また、半導体素子とサブマウントの接着工程を図8(a)〜(d)に示す。これらの図において、11はサブマウント、12は絶縁基板、13は配線導体層、13aは配線導体層13のうちの上面側配線導体層、13bは配線導体層13のうちの下面側配線導体層、14はろう材層、15は半導体素子である。
従来の半導体素子15とサブマウント11との接着工程の工程を次に示す。例えばろう材層14が上面に形成されたサブマウント11は、パルスヒータ等で瞬時に約300℃程度まで加熱され、それと同時にろう材層14は固相状態から液相状態になり、中央部が盛り上がった形状と成る(図8(b)参照)。この溶融状態を維持している間にろう材層14上に半導体素子15を加圧搭載し(図8(c)参照)、その後、急冷することにより、半導体素子15とサブマウント11は強固に接合される(図8(d)参照)。
特開平9−36274号公報
特開2004−72048号公報
しかしながら、上記従来のサブマウント11では、近年の半導体素子15の大型化に伴い、半導体素子15をサブマウント11に搭載した後、半導体素子15が搭載時の熱歪みにより、半導体素子15の特性不良が生じたり、さらには半導体素子15が破壊されるという問題点があった。
従って、本発明は上記従来の問題点を鑑みて完成されたものであり、その目的は、半導体素子の特性不良や破壊が生じるのを有効に防止できる高性能のサブマウントを提供することにある。
本発明のサブマウントは、絶縁基板の表面に配線導体が形成されるとともに、該配線導体上に半導体素子を接合するろう材が形成されたサブマウントにおいて、
前記ろう材は、周辺領域に形成された第1のろう材部と中央領域に形成された前記第1のろう材部よりも融点が高い第2のろう材部とからなることを特徴とする。
前記ろう材は、周辺領域に形成された第1のろう材部と中央領域に形成された前記第1のろう材部よりも融点が高い第2のろう材部とからなることを特徴とする。
本発明のサブマウントにおいて好ましくは、前記第2のろう材部が、前記第1のろう材部の表面の中央部に形成されていることを特徴とする。
本発明のサブマウントにおいて好ましくは、前記第1のろう材部および前記第2のろう材部は前記配線導体の表面に形成されており、前記第1のろう材部が前記第2のろう材部を囲むように形成されていることを特徴とする。
本発明のサブマウントにおいて好ましくは、前記第2のろう材部が、前記第1のろう材部の内部に形成されていることを特徴とする。
本発明のサブマウントにおいて好ましくは、前記配線導体と前記ろう材との間にニッケルまたは白金からなる拡散防止層が形成されていることを特徴とする。
本発明のサブマウントにおいて好ましくは、前記ろう材が前記第1のろう材部から前記第2のろう材部に向かって徐々に融点が高くなることを特徴とする。
本発明のサブマウントにおいて好ましくは、前記ろう材が前記第1のろう材部から前記第2のろう材部に向かって徐々に錫の濃度が高くなることを特徴とする。
本発明の半導体装置は、基体と、該基体に搭載された上記本発明のサブマウントと、該サブマウントに搭載された半導体素子とを具備することを特徴とする。
本発明のサブマウントは、ろう材が周辺領域に形成された第1のろう材部と中央領域に形成された第1のろう材部よりも融点が高い第2のろう材部とからなることにより、加熱して溶融させたろう材に半導体素子を搭載した後、ろう材を冷却させた際、まず中央領域に形成された第1のろう材部が凝固し、次に周辺領域に形成された第2のろう材部を凝固させることができる。その結果、中央領域に形成された第1のろう材部が凝固する際に生じた応力を周辺領域に形成された軟化状態の第2のろう材部で緩和することができ、歪みによる半導体素子の特性不良や破壊が生じることのない高性能のサブマウントを提供することができる。
本発明のサブマウントは第2のろう材部が第1のろう材部の表面の中央部に形成されていることにより、ろう材が凝固する際、まず第2のろう材部が凝固して半導体素子の中央部を絶縁基板に引きつけ固定するとともに、第2のろう材部が半導体素子に及ぼす応力を軟化状態の第1のろう材部が緩和し、次に第1のろう材部が凝固して半導体素子の外周領域を絶縁基板に引き付けるため、半導体素子が絶縁基板に搭載される際に生じる位置ずれや半導体素子の特性不良を低減することができる。
本発明のサブマウントは、第1のろう材部および第2のろう材部が配線導体の表面に形成されており、第1のろう材部が第2のろう材部を囲むように形成されていることにより、半導体素子の位置ずれおよび特性不良を低減することができる。
本発明のサブマウントは、第2のろう材部が、第1のろう材部の内部に形成されていることにより、ろう材が凝固する際、第1のろう材部が凝固して第2のろう材部が凝固する際の核となるため、ろう材を所望の位置で安定して凝固させることができ、半導体素子の位置ずれを低減することができる。
本発明のサブマウントは、配線導体とろう材との間にニッケルまたは白金からなる拡散防止層が形成されていることにより、長期信頼性に優れたサブマウントとすることができる。
本発明のサブマウントは、第1のろう材部から第2のろう材部に向かって徐々に融点が高くなることにより、ろう材が凝固する際にろう材の中央領域から外周領域にかけて徐々に凝固するため、半導体素子にかかる応力が緩和され特性不良を低減することができる。
本発明のサブマウントは、第1のろう材部から第2のろう材部に向かって錫の濃度が徐々に高くなることにより、ろう材中に余計な金属間化合物ができにくくなり、信頼性の高いサブマウントとすることができる。
本発明の半導体装置は、基体と、基体に搭載された上記本発明のサブマウントと、サブマウントに搭載された半導体素子とを具備していることから、上記本発明のサブマウントの特徴を有する、半導体素子の特性を良好に維持することのできる高性能の半導体装置とすることができる。
本発明のサブマウントおよびそれを用いた半導体装置の実施の形態について図面に基づいて詳細に説明する。
(実施形態1)
サブマウント1は、半導体素子と、半導体素子から発生した熱を効果的に放熱するためのヒートシンクや、半導体素子を搭載するための基体との間に、熱膨張係数の差によるストレスや歪みなどが発生しないように設けられる機能部品である。
サブマウント1は、半導体素子と、半導体素子から発生した熱を効果的に放熱するためのヒートシンクや、半導体素子を搭載するための基体との間に、熱膨張係数の差によるストレスや歪みなどが発生しないように設けられる機能部品である。
図1に、本実施形態1によるサブマウント1を示す。図1(a)はサブマウント1の平面図、図1(b)は、図1(a)A−A’線における断面図である。また、図2(a)〜(d)は、半導体素子とサブマウントの接着工程を示す工程ごとの断面図である。
本実施形態のサブマウント1は、絶縁基板2の表面(図1においては上面)に配線導体3が形成されており、配線導体3上には、ろう材4を介して半導体素子5が接合される。このような配線導体3は、絶縁基板2の上面側の配線導体3aと絶縁基板2の下面側の配線導体層3bとからなる。
サブマウント1は、周辺領域に形成された第1のろう材部4aと中央領域に形成された第2のろう材部4bとからなるろう材4を有している。第2のろう材部4bは、第1のろう材部4aよりも融点が高い。
絶縁基板2は、例えば酸化アルミニウム(Al2O3)質焼結体,窒化アルミニウム(AlN)質焼結体,炭化珪素(SiC)質焼結体,ガラスセラミックス,窒化珪素(Si3N4)質焼結体等のセラミックス,石英,ダイヤモンド,サファイア,立方晶窒化硼素,および熱酸化膜を形成したシリコンのうち少なくとも1種から成る。これらから成る基板2は体積抵抗率ρが1010Ωm以上の良好な絶縁性が得られるため、絶縁基板2に好適である。
なお、絶縁基板2は、窒化アルミニウム質焼結体,炭化珪素質焼結体,ダイヤモンド,表面に熱酸化膜を形成したシリコンから成るのがより好ましい。これらから成る絶縁基板2の熱伝導率は、40W/m・K以上と高いため、絶縁基板2の上面に接着固定される発光素子等の半導体素子5が駆動時に熱を発しても、その熱は絶縁基板2を介して良好に外部に伝達される。このため、半導体素子5を長時間にわたり正常かつ安定に作動させることが可能となる。
絶縁基板2に形成される配線導体3a、3bは例えば、密着金属層、拡散防止層、主導体層の3層で形成される。これらの成膜は例えば、蒸着法,スパッタリング法,CVD法等の薄膜形成法により積層され、パターン加工が必要な場合は、フォトリソグラフィ法,エッチング法,リフトオフ法等の加工方法を組み合わせることによってパターン加工される。
密着金属層は、例えばチタン(Ti),クロム(Cr),タンタル(Ta),ニオブ(Nb),ニクロム(Ni−Cr)合金および窒化タンタル(Ta2N)等のうち少なくとも1種類から成るのがよく、拡散防止層は、例えば、白金(Pt),パラジウム(Pd),ロジウム(Rh),ルテニウム(Ru),ニッケル(Ni),Ni−Cr合金およびTi−タングステン(W)合金等のうち少なくとも1種類から成り、主導体層はAuより成るのがよい。
また、密着金属層の厚さは0.01〜0.5μm程度が良い。0.01μm未満では、絶縁基板2の上面に密着金属層を強固に密着させることが困難となる傾向がある。0.5μmを超える場合は、密着金属層の成膜時の内部応力によって密着金属層の剥離が生じ易くなる。
また、拡散防止層の厚さは0.05〜1μm程度が良い。0.05μm未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる傾向がある。1μmを超える場合は、成膜時の内部応力により拡散防止層の剥離が生じ易くなる。
さらに、主導体層の厚さは0.1〜5μm程度が良い。0.1μm未満では、電気抵抗が大きくなる傾向がある。5μmを超える場合は、成膜時の内部応力により主導体層の剥離を生じ易くなる。また、上述のように主導体層はAuで形成されるのが良く、Auは貴金属で高価であることから、低コスト化の点で薄く形成することが好ましい。
そして、絶縁基板2の上面に、密着金属層、拡散防止層、主導体層が積層されて成る配線導体3aの上面と半導体素子とを電気的に介するろう材4は、蒸着法,スパッタリング法,CVD法等の薄膜形成法により形成され、パターン加工が必要な場合は、フォトリソグラフィ法,エッチング法,リフトオフ法等の加工方法を組み合わせることによってパターン加工され、形成されており、第1のろう材部4aと第2のろう材部4bとを有している。このようなろう材4は配線導体3aとの間に拡散防止層を有していると、長期信頼性にすぐれるため好ましい。ろう材4の表面に形成される拡散防止層の材料としては、配線導体3の一部として上述した拡散防止層と同様のものが挙げられる。
本実施形態において、第2のろう材部4bの融点は第1のろう材部4aの融点よりも高く形成されている。半導体素子5をサブマウント1に接着固定する際には、まずろう材4を加熱して溶融させ、半導体素子5を搭載した後、ろう材4を冷却する。そのとき、融点の高い中央領域に形成された第2のろう材部4bがまず硬化し、次に周辺領域に形成された第1のろう材部4aが硬化する。このため、第2のろう材部4bが硬化する際に生じた応力を、軟化状態の第1のろう材部4aで吸収しながら、ろう材4の全体に分散させて、半導体素子5に伝わる応力を緩和させることができる。その結果、半導体素子5を長時間にわたり正常かつ安定的に作動させることが可能となる。
ここで、本実施形態におけるサブマウント1と半導体素子5との接着工程を図2(a)〜(d)に示す。なお、図2(a)〜(d)はろう材4の接着工程を例示したものであり、これに限られるものではない。
まず、例えばAu−Sn合金から成る中央領域に形成された第2のろう材部4bとAg−Sn合金から成る周辺領域に形成された第1のろう材部4aとが上面に形成されたサブマウント1は、パルスヒータ等で瞬時に約300℃程度まで加熱され、それと同時にろう材4が固相状態から液相状態になる。(図2(b)参照)。
そして、この溶融状態を維持している間にろう材4上に半導体素子5を加圧搭載し、冷却すると、中央領域に形成された第2のろう材部4bの融点が周辺領域に形成された第1のろう材部4aより高いことから、先に第2のろう材部4bが凝固する。(図2(c)参照)その後、第1のろう材部4aが凝固する(図2(d)参照)。その結果、半導体素子5の特性不良を低減し、さらには半導体素子5が破壊されることを低減した高性能のサブマウントを提供することができる。
好ましくは中央領域に形成された第2のろう材部4bの融点は、摂氏温度で示した場合に周辺領域に形成された第1のろう材部4aの融点の1.05倍以上2倍以下であるのがよい。1.05倍未満であると、ろう材4を冷却して第2のろう材部4bを凝固させる際に第1のろう材部4aも一緒に凝固し始め、第1のろう材部4aで十分に応力を緩和し難い。また、2倍より高い融点であると、第2のろう材部4bの融点と第1のろう材部4aとの融点の差が大きくなりすぎ、ろう材4を冷却して第2のろう材部4bを凝固させた後、第1のろう材部4aが凝固するまで時間がかかり、その間に外的な応力などが加わって半導体素子5の位置ずれ等が生じる傾向がある。
またさらに好ましくは、第2のろう材部4bの融点は280℃〜320℃、第1のろう材部4aの融点は220℃〜260℃とするのが好ましい。これにより、半導体素子5を搭載する際の実装温度が高くなりすぎず半導体素子5の作動性が損なわれず好ましい。
また、第2のろう材部4bはAu−Sn合金を主成分とし、第1のろう材部4aはAg−Snを主成分とするのがよい。なぜならAu−Sn合金は強度が強く熱伝導性が良く、またAg−Sn合金は強度は強くないが、やわらかく、応力を吸収することができる。このため、第2のろう材部4bをAu−Sn合金を主成分として強度を強くするとともに放熱性を高くし、第1のろう材部4aはAg−Sn合金を主成分とすることで応力を緩和できるため好ましい。なお、主成分とはAu−Snを90質量%以上含み、Ag−Snを90質量%以上含むことをさす。
また、第2のろう材部4bのAuとSnの質量比は、85:15〜65:35の範囲になるように調整することが好ましい。ここで、Auの質量比の合計が85%を超える含有量となる場合、溶融温度が400℃以上となり、実装温度が400℃以上と非常に高くなって半導体素子5が破損しやすくなる。またAuの質量比の合計が、65%未満の含有量となる場合も同様に、溶融温度が400℃以上となり半導体素子5が破損しやすくなる。さらに、第1のろう材部4aのAgとSnとの質量比も38:72〜3:97の範囲と成るように調整することが好ましい。Agの質量比の合計が38%を超える含有量となる場合、溶融温度が400℃以上となり、実装温度が400℃以上と非常に高くなって半導体素子5が破損しやすくなり、また、Agの質量比の合計が3%未満の含有量となる場合には、Agの含有量が少ないために接合強度が低くなる傾向があり、更にSnの含有量が多くなりすぎた場合はホイスカが発生し、衝撃等でホイスカが外れると、サブマウント1を実装している周囲の配線回路にショート等の影響を及ぼす可能性がある。
また、図1において第1のろう材部4aと第2のろう材部4bとの間に隙間があるが、それらの境界付近では、例えば第2のロウ材部4bから第1のろう材4aに向かうに従って融点が徐々に高くなるように、互いに混ざり合って形成されていても良い。このようにろう材4の中央領域から端部領域に向かって次第に融点が低くなる構成としては、たとえば、ろう材4に含まれるSnの濃度をろう材4の中央領域から端部領域にかけて次第に高くすることによって得ることができる。そして、このようにろう材4の融点が、第2のろう材部4bから第1のろう材部4aに向かって徐々に高くなることにより、ろう材4が内側から外側に向かって徐々に固まり、半導体素子に加わる応力が緩和される。特に上述したように、ろう材4の錫の含有率を調整することにより、ろう材4中に余計な金属間化合物ができにくく、信頼性の高いサブマウントを得ることができる。
第1のろう材部4aと第2のろう材部4bとの間隔は10〜100μm程度離れていてもよく、10μmより小さくなると、サブマウント1を加熱してろう材4が溶融した瞬間に、第1のろう材部4aと第2のろう材部4bとが濡れ拡がり混ざり合って第1、第2のろう材部4a,4bの融点の差が大きくなり、第2のろう材部4bが凝固する際に軟化状態の周辺領域に形成された第1のろう材部4aで応力緩和する効果が小さくなりやすい。100μmより大きくなると、半導体素子5を接着しても第1のろう材部4aと第2のろう材部4bとの間隔が濡れ拡がりきれず、半導体素子5とサブマウント1との接着部に隙間が発生する傾向にあり、その結果、半導体素子5とサブマウント1との接着強度が低下するとともに、半導体素子5が発生する熱の放熱性も低下する傾向にある。
また、第2のろう材部4bは、複数箇所に区画されていてもよい。このように複数箇所に分割されることにより、ろう材4が加熱して溶融された際、第2のろう材部4bにおいてろう材が中央部に集中するのを抑制でき、より均一な厚みのろう材4によって半導体素子5を搭載可能となる。
また、ろう材4の厚さは1〜10μm程度がよい。1μmより小さくなると、サブマウント1と半導体素子5の接合強度が弱くなる傾向があり、10μmより大きくなると、半導体素子5にろう材が這い上がり、半導体素子の作動性が悪くなりやすい。
また、半導体素子6を搭載する際に入り込んだ空気等を排出するため、穴部等を第1、第2のろう材4a,4bに設けてもよい。
(実施形態2)
図3に、本実施形態2によるサブマウント1を示す。図3(a)はサブマウント1の平面図、図3(b)は、図3(a)のB−B’線における断面図である。このサブマウント1は、実施形態1に示したものとは、ろう材4が、半導体素子5の下面中央領域に接合される第1のろう材部4aと半導体素子5の両端辺側の二箇所に接合される第2のろう材部4bとからなる点で相違する。その他の構成は、実施形態1と同等である。
図3に、本実施形態2によるサブマウント1を示す。図3(a)はサブマウント1の平面図、図3(b)は、図3(a)のB−B’線における断面図である。このサブマウント1は、実施形態1に示したものとは、ろう材4が、半導体素子5の下面中央領域に接合される第1のろう材部4aと半導体素子5の両端辺側の二箇所に接合される第2のろう材部4bとからなる点で相違する。その他の構成は、実施形態1と同等である。
本実施形態においては、第1、第2のろう材部4a,4bが半導体素子5の形状に合わせて形成されており、例えば長方形状の細長い半導体素子5を搭載する場合に、幅の狭い短辺方向において融点の違う第1、第2のろう材4a,4bが配置されないためサブマウント1を加熱してろう材4が溶融した際に、互いがぬれ広がり混ざり合って、第1、第2のろう材部4a,4bの融点の差が小さくなるのを有効に抑制することができる。その結果、冷却して第2のろう材部4bを凝固させる際に、二箇所に配置された軟化状態の第1のろう材部4aで応力を緩和できる。
(実施形態3)
図4,5に、本実施形態3によるサブマウント1を示す。図4(a),図5(a)はサブマウント1の平面図、図4(b),図5(b)は、それぞれ図4(a)、図5(a)のC−C’線、D−D’線における断面図である。このサブマウント1は、第1のろう材部4aの表面の中央部に第2のろう材部4bが設けられている。その他の構成は、実施形態1と同等である。
図4,5に、本実施形態3によるサブマウント1を示す。図4(a),図5(a)はサブマウント1の平面図、図4(b),図5(b)は、それぞれ図4(a)、図5(a)のC−C’線、D−D’線における断面図である。このサブマウント1は、第1のろう材部4aの表面の中央部に第2のろう材部4bが設けられている。その他の構成は、実施形態1と同等である。
本実施形態においては、半導体素子5とサブマウント1とを接合するためろう材4が凝固するとき、ろう材4のうちまず第2のろう材部4bが凝固して半導体素子5の下面中央部を絶縁基板2に引きつけて固定する。その際、第2のろう材部4bが半導体素子5に及ぼす応力を軟化状態の第1のろう材部4bが緩和する。次に第2のろう材部4bの周囲を取り囲むようにして形成された第1のろう材部4aが凝固して半導体素子5の下面外周領域を絶縁基板2に引き付けて固定する。よって、半導体素子5の下面全体がサブマウント1に安定して接合され、半導体素子5の位置ずれや特性不良を低減することができる。
(実施形態4)
図6に、本実施形態4によるサブマウント1を示す。図6(a)はサブマウント1の平面図、図6(b)は、図6(a)のE−E’線における断面図である。このサブマウント1は、第1のろう材部4aの内部に第2のろう材部4bが形成されている。その他の構成は、実施形態1と同等である。
図6に、本実施形態4によるサブマウント1を示す。図6(a)はサブマウント1の平面図、図6(b)は、図6(a)のE−E’線における断面図である。このサブマウント1は、第1のろう材部4aの内部に第2のろう材部4bが形成されている。その他の構成は、実施形態1と同等である。
本実施形態においては、ろう材4が凝固する際、第1のろう材部4aが凝固して第2のろう材部4bが凝固する際の核となるため、ろう材4を所望の位置で安定して凝固させることができる。
本発明のサブマウント1に半導体素子5を搭載し、このサブマウント1を金属やセラミックス、樹脂等から成る基体に搭載し、しかる後、必要に応じて基体にサブマウント1および半導体素子5を覆うように、金属やセラミックス、樹脂等から成る蓋体を接合して半導体素子5を気密に封止することによって本発明の半導体装置となる。
このような基体としては、上面にサブマウント1および半導体素子5を収容するための凹部を有するものであってもよく、平板状であってもよい。また、同様に蓋体も下面に凹部が形成されていてもよく、平板状であってもよい。
また、基体には半導体装置の内面から外面にかけて、リード端子や入出力端子などの電気導電路が形成されており、サブマウント1の配線導体3が半導体装置の内面側の電気導電路に電気的に接続されるとともに、半導体装置の外面側の電気導電路が外部電気回路基板に電気的に接続されることによって、外部電気回路基板と半導体素子5とが電気的に接続されることとなる。
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を施すことは何等差し支えない。
1:サブマウント
2:絶縁基板
3:配線導体
4:ろう材
4a:第1のろう材部
4b:第2のろう材部
5:半導体素子
2:絶縁基板
3:配線導体
4:ろう材
4a:第1のろう材部
4b:第2のろう材部
5:半導体素子
Claims (8)
- 絶縁基板の表面に配線導体が形成されるとともに、該配線導体上に半導体素子を接合するろう材が形成されたサブマウントにおいて、前記ろう材は、周辺領域に形成された第1のろう材部と中央領域に形成された前記第1のろう材部よりも融点が高い第2のろう材部とからなることを特徴とするサブマウント。
- 前記第2のろう材部が、前記第1のろう材部の表面の中央部に形成されていることを特徴とする請求項1に記載のサブマウント。
- 前記第1のろう材部および前記第2のろう材部は前記配線導体の表面に形成されており、前記第1のろう材部が前記第2のろう材部を囲むように形成されていることを特徴とする請求項1に記載のサブマウント。
- 前記第2のろう材部が、前記第1のろう材部の内部に形成されていることを特徴とする請求項1に記載のサブマウント。
- 前記配線導体と前記ろう材との間にニッケルまたは白金からなる拡散防止層が形成されていることを特徴とする請求項1乃至請求項4のいずれかに記載のサブマウント。
- 前記ろう材は、前記第1のろう材部から前記第2のろう材部に向かって徐々に融点が高くなることを特徴とする請求項1乃至請求項5のいずれかに記載のサブマウント。
- 前記ろう材は、前記第1のろう材部から前記第2のろう材部に向かって徐々に錫の濃度が高くなることを特徴とする請求項1乃至請求項6のいずれかに記載のサブマウント。
- 基体と、該基体に搭載された請求項1乃至請求項7のいずれかに記載のサブマウントと、該サブマウントに搭載された半導体素子とを具備することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369842A JP2006237568A (ja) | 2005-01-28 | 2005-12-22 | サブマウントおよび半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005020889 | 2005-01-28 | ||
JP2005369842A JP2006237568A (ja) | 2005-01-28 | 2005-12-22 | サブマウントおよび半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006237568A true JP2006237568A (ja) | 2006-09-07 |
Family
ID=37044829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005369842A Pending JP2006237568A (ja) | 2005-01-28 | 2005-12-22 | サブマウントおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006237568A (ja) |
-
2005
- 2005-12-22 JP JP2005369842A patent/JP2006237568A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5413707B2 (ja) | 金属−セラミック複合基板及びその製造方法 | |
JP3918858B2 (ja) | 発光素子搭載用部材およびそれを用いた半導体装置 | |
JP5588419B2 (ja) | パッケージ | |
WO2004015756A1 (ja) | サブマウントおよび半導体装置 | |
WO2003094220A1 (fr) | Embase et dispositif a semi-conducteur | |
JP2001168442A (ja) | 半導体レーザ素子の製造方法、配設基板および支持基板 | |
JP2013140925A (ja) | 減衰器 | |
JP6576137B2 (ja) | 半導体レーザ装置及び半導体レーザ装置の製造方法 | |
JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
JP3912130B2 (ja) | サブマウント | |
JP2008034581A (ja) | サブマウント | |
JP2008205326A (ja) | サブマウント及びこれを用いた半導体装置 | |
JP3779218B2 (ja) | サブマウントおよび半導体装置 | |
JP2007305977A (ja) | 半導体レーザ装置及びその製造方法 | |
JP2006237568A (ja) | サブマウントおよび半導体装置 | |
JP7237687B2 (ja) | 配線基板、電子装置及び電子モジュール | |
JP5338029B2 (ja) | 半導体レーザ素子、半導体レーザ装置及びその製造方法 | |
JP4726457B2 (ja) | サブマウント | |
JP2010010345A (ja) | 半導体パッケージおよび半導体発光装置 | |
JP2007095930A (ja) | サブマウントおよび半導体装置 | |
JP2006203051A (ja) | サブマウントおよび半導体装置 | |
JP5791258B2 (ja) | 電子部品収納用パッケージおよび実装構造体 | |
JP2006310378A (ja) | サブマウントおよび電子素子の実装方法 | |
JP4637495B2 (ja) | サブマウント | |
JP2003347562A (ja) | 光半導体素子のサブキャリアおよび光半導体装置 |