JP4637495B2 - サブマウント - Google Patents

サブマウント Download PDF

Info

Publication number
JP4637495B2
JP4637495B2 JP2004095513A JP2004095513A JP4637495B2 JP 4637495 B2 JP4637495 B2 JP 4637495B2 JP 2004095513 A JP2004095513 A JP 2004095513A JP 2004095513 A JP2004095513 A JP 2004095513A JP 4637495 B2 JP4637495 B2 JP 4637495B2
Authority
JP
Japan
Prior art keywords
layer
brazing material
material layer
alloy
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004095513A
Other languages
English (en)
Other versions
JP2005285966A (ja
Inventor
友喜 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004095513A priority Critical patent/JP4637495B2/ja
Publication of JP2005285966A publication Critical patent/JP2005285966A/ja
Application granted granted Critical
Publication of JP4637495B2 publication Critical patent/JP4637495B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Die Bonding (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は複数個の発光素子を搭載するサブマウントおよび発光装置に関し、特に、波長の異なる発光素子等を複数個搭載するサブマウントおよび発光装置に関する。
近年、CDプレーヤやDVDプレーヤ等の光ディスク装置に加えて、さらに記録密度の大きい次世代DVDプレーヤと呼ばれる光ディスク装置の開発が進められている。CDプレーヤに用いられる発光素子は、一般的にGaAs基板上に形成され、その発光波長は、780nm前後であり、DVDプレーヤに用いられる発光素子は、一般的にGaAs基板上に形成され、その発光波長は650nm前後である。そして、DVDプレーヤにはCDの読み取り機能も付加するために、当初は、これら650nmと780nmの2つの発光素子による2系統の光学系を備えてそれぞれCDおよびDVDプレーヤ機能を持たせていたが、最近は、一つのGaAs基板上に2つの発光素子を集積化した1チップで2波長に対応できる発光素子が開発され、この発光素子による1系統の光学系でCDおよびDVDの両方式に対応できるようになり、大幅なコストダウンがされるようになった。
次世代DVDプレーヤは、より記録密度を大きくするために、さらに波長の短い発光素子を用いる必要があり、現在、発光波長が405nm前後の発光素子の開発が進められている。この次世代DVDプレーヤの発光素子は、発光波長が650nmおよび780nmの発光素子に用いられる従来のGaAs基板上に形成されず、サファイア基板上やGaN基板上に形成される。このために、次世代DVDプレーヤに用いられる発光素子は、従来のDVDプレーヤおよびCDプレーヤの読み取りも可能な発光素子と同一基板上に形成して1チップとし、3波長の発光が可能な1チップの発光素子とすることは非常に困難であるという問題があった。
そこで、例えば、発光波長が650nmと780nmの2波長に対応できる1チップの発光素子と、次世代DVD用の発光波長が405nmの別チップの発光素子との2個の発光素子を一つのサブマウントにロウ材を用いて別々に接合し、搭載することにより、CD,DVD,次世代DVDに用いられる3波長に対応できる発光装置としていた。
特開2000−183441号公報 特開2000−196174号公報
しかしながら、2個の発光素子を用いて1系統の光学系で対応できるようにするためには、サブマウントに搭載される2個の発光素子の相対位置精度が数μmになるようにそれぞれの発光素子が搭載される必要がある。そこで、1個目の発光素子を搭載し接合した後に、1個目の発光素子の位置を基準に2個目の発光素子を搭載しようとすると、ロウ材を2度溶融させる必要があるため、サブマウント上に形成されたロウ材層がその間に酸化したり、ロウ材層の下に形成されている金属層の金属成分や発光素子側の金属層の金属成分がロウ材層に拡散したりすることによりロウ材層の組成が変化し、ロウ材の溶融温度が当初の溶融温度から変化してしまったりロウ材の流れ性が悪くなったりするなど溶融性が劣化してしまうという問題点があった。
その結果、最初の発光素子の接続状態と2番目の発光素子の接続状態が異なり、2種の発光素子とサブマウントとの接続強度を両方とも同じように強固な接続とすることが困難であるという問題点があった。
本発明は、上記問題点に鑑みて完成されたものであり、その目的は、複数個の発光素子を良好に接続できるサブマウントおよびそのサブマウントを用いた発光装置を提供することにある。
本発明のサブマウントは、絶縁基板の上面に、密着金属層とAuから成る主導体層とが前記Auの拡散を防止する第1の拡散防止層を介して順次積層されて成る配線層と、この配線層の上面にPtから成る、前記Auの拡散を防止する第2の拡散防止層およびロウ材層が順次積層されて成る、電子部品が電気的に接続され搭載される複数の搭載部とを具備しているサブマウントであって、前記複数の搭載部は、前記ロウ材層がAu層およびAu−Sn合金層が順次積層されて成る第1のロウ材層である前記搭載部と、前記ロウ材層がAu−Sn合金層から成る第2のロウ材層である前記搭載部とが混在しており、前記第1
のロウ材層の前記Au−Sn合金層のAuの含有量と前記第2のロウ材層の前記Au−Sn合金層のAuの含有量とは、前記第2のロウ材層の前記Au−Sn合金層が溶融する温度まで加熱されることにより前記第1のロウ材層の前記Au層のAuが拡散して生成される前記第1のロウ材層の前記Au−Sn合金層の溶融温度が、前記第2のロウ材層の前記Au−Sn合金層の溶融温度よりも低くなる値とされていることを特徴とする。
本発明のサブマウントによれば、絶縁基板の上面に、密着金属層とAuから成る主導体層とがAuの拡散を防止する第1の拡散防止層を介して順次積層されて成る配線層と、この配線層の上面にPtから成る、Auの拡散を防止する第2の拡散防止層およびロウ材層が順次積層されて成る、電子部品が電気的に接続され搭載される複数の搭載部とを具備しているサブマウントであって、複数の搭載部は、ロウ材層がAu層およびAu−Sn合金層が順次積層されて成る第1のロウ材層である搭載部と、ロウ材層がAu−Sn合金層から成る第2のロウ材層である搭載部とが混在しており、第1のロウ材層のAu−Sn合金層のAuの含有量と第2のロウ材層のAu−Sn合金層のAuの含有量とは、第2のロウ材層のAu−Sn合金層が溶融する温度まで加熱されることにより第1のロウ材層のAu層のAuが拡散して生成される第1のロウ材層のAu−Sn合金層の溶融温度が、第2のロウ材層のAu−Sn合金層の溶融温度よりも低くなる値とされていることから、Au−Sn合金層を溶融させた際にAu層およびAu−Sn合金層が順次積層されて成る搭載部ではAu層のAuをAu−Sn合金層に溶け込ませて溶融温度を変化させることができるので、例えば2個の発光素子を1個ずつ搭載する際は、1個目の発光素子を溶融温度の高い搭載部に搭載し、次に溶融温度の低い搭載部に2個目の発光素子を搭載することで、2個の発光素子が両方とも強固に接続され搭載されたサブマウントを得ることができる。すなわち、第2のロウ材層の上面に第2の発光素子を搭載してAu−Sn合金層が溶融する温度まで加熱し、第2のロウ材層に第2の発光素子を接続して搭載し、次いで、第1の発光素子を第1のロウ材層の上面に搭載し、低くなっている第1のロウ材層のAu−Sn合金層の溶融温度まで加熱することで、第1のロウ材層の搭載部に第1の発光素子を接続して搭載することができ、この際、第2のロウ材層のAu−Sn合金層は溶融温度が高いままなので、溶融することは無く、第2の発光素子は強固に接合されたままとなる。
また、本発明のサブマウントによれば、搭載部の配線層の上面に、Ptから成る第2の拡散防止層を形成していることにより、配線層に積層された主導体層のAuが、Au−Sn合金層に拡散することを防ぐことができ、Au−Sn合金層のAuとSnとの質量比を所望のものとすることができるので、Au−Sn合金層の溶融温度や接合強度を所望のものに調節することができ、2個の発光素子が強固に接続されたサブマウントを得ることができる。
本発明のサブマウントおよびそれを用いた発光装置について、添付の図面に基づいて詳細に説明する。
図1は本発明のサブマウントの実施の形態の一例を示す断面図、図2は本発明のサブマウントを用いた半導体装置の実施の形態の一例を示す断面図である。
図1において、1は絶縁基板、2は絶縁基板1の上面に積層された密着金属層、3は密着金属層2の上面に積層された第1の拡散防止層、4は第1の拡散防止層3の上面に積層された金(Au)から成る主導体層、5は絶縁基板1の上面に、密着金属層2,第1の拡散防止層3および主導体層4が順次積層されて成る配線層の上面の複数の搭載部に積層された白金(Pt)から成る第2の拡散防止層、6はAu層6aおよび金(Au)−錫(Sn)合金層6bが順次積層されて成る第1のロウ材層、7はAu−Sn合金層6bから成る第2のロウ材層である。
また、図2において、8は第1のロウ材層6に接続され搭載された第1の発光素子であり、9は第2のロウ材層7に接続され搭載された第2の発光素子である。
絶縁基板1は、例えば酸化アルミニウム(Al)質焼結体,窒化アルミニウム(AlN)質焼結体,炭化珪素(SiC)質焼結体,ガラスセラミック焼結体,窒化珪素(Si)質焼結体等のセラミックスや、石英、ダイヤモンド、サファイア、立方晶窒化硼素、または熱酸化膜を形成したシリコンのうち少なくとも1種から成る。これらは体積抵抗率ρが1010Ωm以上の良好な絶縁性が得られるので絶縁基板1に好適である。
なお、絶縁基板1は、窒化アルミニウム質焼結体,炭化珪素質焼結体,ダイヤモンド,表面に熱酸化膜を形成したシリコンから成るのがより好ましい。これらの絶縁基板1の熱伝導率は40W/m・K以上と高いため、絶縁基板1の上面に接着固定される発光素子等の電子部品が駆動時に熱を発しても、その熱は絶縁基板1を介して良好に外部に伝達されるため、電子部品を長時間にわたり正常かつ安定に作動させることが可能となる。
絶縁基板1の上面に順次積層される密着金属層2、第1の拡散防止層3およびAuから成る主導体層4は、蒸着法,スパッタリング法,CVD法等の薄膜形成法によりなされ、パターン加工が必要な場合は、フォトリソグラフィ法,エッチング法,リフトオフ法等の加工方法を組み合わせることによってパターン加工される。
密着金属層2は、例えばチタン(Ti),クロム(Cr),タンタル(Ta),ニオブ(Nb),ニクロム(Ni−Cr)合金または窒化タンタル(TaN)等のうち少なくとも1種類から成るのがよく、第1の拡散防止層3は、例えば、Pt,パラジウム(Pd),ロジウム(Rh),ルテニウム(Ru),ニッケル(Ni),Ni−Cr合金またはチタン(Ti)−タングステン(W)合金等のうち少なくとも1種類から成るのがよい。
密着金属層2の厚さは0.01〜0.2μm程度が良い。0.01μm未満では、絶縁基板1の上面に密着金属層2を強固に密着させることが困難となる傾向にあり、0.2μmを超えると、密着金属層2の成膜時の内部応力によって密着金属層2の剥離が生じ易くなる。
また、第1の拡散防止層3の厚さは0.05〜1μm程度が良く、0.05μm未満ではピンホール等の欠陥が発生して第1の拡散防止層3としての機能を果たしにくくなる傾向にあり、1μmを超えると成膜時の内部応力により第1の拡散防止層3の剥離が生じ易くなる。
さらに、Auから成る主導体層4の厚さは0.1〜5μm程度が良い。0.1μm未満では、電気抵抗が大きくなる傾向にあり、5μmを超えると成膜時の内部応力により主導体層4の剥離を生じ易くなる。また、Auは貴金属で高価であることから、低コスト化の点で薄く形成することが好ましい。
そして、絶縁基板1の上面に、密着金属層2、第1の拡散防止層3、主導体層4が順次積層されて成る配線層の上面の電子部品が電気的に接続され搭載される複数の搭載部には、Ptから成る第2の拡散防止層5およびロウ材層6,7が順次積層される。
Ptから成る第2の拡散防止層5の厚みは0.01〜1μm程度が良い。第2の拡散防止層5の厚みが0.01μm未満では、主導体層4を形成するAuが第2の拡散防止層5を超えて上面のロウ材層6,7内へ拡散するのを十分に抑え難い傾向にあり、1μmを超えると成膜時の内部応力により第2の拡散防止層5の剥離を生じ易くなる。
また、第2の拡散防止層5の上面に積層されるロウ材層6,7のうち、第1のロウ材層6は、ロウ材層がAu層6aおよびAu−Sn合金層6bが順次積層されて成り、第2のロウ材層7は、ロウ材層がAu−Sn合金層6bから成る。
第2の拡散防止層5は、蒸着法,スパッタリング法,CVD法等の薄膜形成法により形成され、パターン加工が必要な場合は、フォトリソグラフィ法,エッチング法,リフトオフ法等の加工方法を組み合わせることによってパターン加工されることにより、配線層の上面の所定の搭載部に積層される。
また、Au層6aも同様に、蒸着法,スパッタリング法,CVD法等の薄膜形成法により形成され、パターン加工が必要な場合は、フォトリソグラフィ法,エッチング法,リフトオフ法等の加工方法を組み合わせることによってパターン加工されることにより、第1のロウ材層6の第2の拡散防止層5の上面に積層される。
さらに、Au−Sn合金層6bも同じように蒸着法,スパッタリング法,CVD法等の薄膜形成法によりなされ、パターン加工が必要な場合は、フォトリソグラフィ法,エッチング法,リフトオフ法等の加工方法を組み合わせることによってパターン加工されることにより、第1のロウ材層6のAu層6aの上面および第2のロウ材層7の第2の拡散防止層5の上面に積層される。
第1のロウ材層6のAu層6aの厚みは0.01〜0.5μm程度が良く、その上面に積層されるAu−Sn合金層6bの厚みは0.5〜3μm程度が良い。
Au層6aの厚みが0.01μm未満では、上層のAu−Sn合金層6bと合わせた第1のロウ材層6のAu−Sn合金の組成と第2ロウ材層7の組成との違いによる溶融温度の差が生じ難く、2個の発光素子が強固に接続され難い傾向があり、0.5μmを超える場合は、第1のロウ材層6のAu−Sn合金の組成においてAuの含有量が大きくなりすぎ、第1のロウ材層6が溶融し難くなる傾向がある。
Au−Sn合金層6bの厚みが0.5μm未満では、発光素子8,9等の電子部品を強固に接着することが困難となり、3μmを超えると、ロウ材の量が多くなり過ぎ発光素子8,9等の電子部品を接着固定させた際、第1のロウ材層6が発光素子8,9等の電子部品の接合面から側面へ這い上がり、その側面に設けられたレーザ発光部等が塞がれるという不具合が生じ易い。また、Auは貴金属で高価であることから、薄く形成する方が低コスト化の点で好ましい。
また第1のロウ材層6のAu層6aと上層のAu−Sn合金層6bとを合わせたAuとSnとの質量比が、85:15〜65:35の範囲になるようにAu−Sn合金層6bのAuとSnの質量比および厚みとAu層6aの厚みとを調整することが好ましい。Au層6aおよびAu−Sn合金層6bのAuが、質量比において85%を超える含有量となる場合、Au−Sn合金の状態図からも明らかなように溶融温度が300℃以上となって、例えば300℃での実装温度では溶融し難い状態となり、また質量比においてAuが65%未満の含有量となる場合も、溶融温度が300℃以上となって溶融しにくくなる。
また、Au層6aおよびAu−Sn合金層6bのAuが、質量比において80%のときに、これらの溶融温度は最低の280℃となる。従い、第1のロウ材層6および第2のロウ材層7のAu−Sn合金層6bのAuの含有量を質量比において80%以上となるようにしておき、第1のロウ材層6のAu−Sn合金層6bを溶融させると、Au−Sn合金層6bにAu層6aのAuが拡散してAu−Sn合金層6bの溶融温度は元のAu−Sn合金層6bの溶融温度より高くなり、一方、80%未満となるようにしておき、第1のロウ材層6のAu−Sn合金層6bを溶融させると、Au−Sn合金層6bにAu層6aのAuが拡散してAu−Sn合金層6bの溶融温度は元のAu−Sn合金層6bの溶融温度より低くなる。従って、Au−Sn合金層6bのAuの含有量は80%未満としておく。
他方、第2のロウ材層7のAu−Sn合金層6bは、第1のロウ材層6のAu−Sn合金層6bと同時に形成されるため、厚みおよび組成条件は第1のロウ材層6のAu−Sn合金層6bと同じである。また、第2のロウ材層7のAu−Sn合金層6bは溶融したときにAuとSnとの質量比が変化することは無く、溶融温度は変化しない。また、Au−Sn合金層6bと第2ロウ材層7を同時に成膜することにより、厚みの厚いAu−Sn合金層6bの成膜回数が1回になるため、コスト的なメリットも大きくなる。
そして、本発明のサブマウントの第2のロウ材層7の上面に第2の発光素子9を搭載してAu−Sn合金層6bが溶融する温度まで加熱し、第2のロウ材層7に第2の発光素子9を接続して搭載する際に、第1のロウ材層6のAu層6aのAuが拡散して第1のロウ材層6のAu−Sn合金層6bの方が第2のロウ材層7のAu−Sn合金層6bよりAuの含有量が多くなる。これにより、第1のロウ材層6のAu−Sn合金層6bは第2のロウ材層7のAu−Sn合金層6bより溶融温度が低くなる。
次に、第1の発光素子を第1のロウ材層6の上面に搭載し、低くなっている第1のロウ材層6のAu−Sn合金層6bの溶融温度まで加熱することで、第1のロウ材層6の搭載部に第1の発光素子を接続して搭載することができる。この際、第2のロウ材層7のAu−Sn合金層6bは溶融温度が高いままなので、溶融することは無く、第2の発光素子は強固に接合されたままとなる。
かくして、本発明における発光装置によれば、本発明のサブマウントの複数の搭載部にそれぞれの発光素子8,9が搭載されていることから、それぞれの発光素子8,9を本発明の複数の搭載部にAu−Sn合金層6bから成るロウ材層で強固に接合され搭載されている、接続信頼性が高い発光装置とすることができる。
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
本発明のサブマウントの実施の形態の一例を示す断面図である。 本発明における半導体装置の実施の形態の一例を示す断面図である。
符号の説明
1・・・・・・・・・絶縁基板
2・・・・・・・・・密着金属層
3・・・・・・・・・第1の拡散防止層
4・・・・・・・・・主導体層
5・・・・・・・・・第2の拡散防止層
6・・・・・・・・・第1ロウ材層
6a・・・・・・・・Au層
6b・・・・・・・・Au−Sn合金層
7・・・・・・・・・第2ロウ材層
8・・・・・・・・・第1の発光素子
9・・・・・・・・・第2の発光素子

Claims (1)

  1. 絶縁基板の上面に、密着金属層とAuから成る主導体層とが前記Auの拡散を防止する第1の拡散防止層を介して順次積層されて成る配線層と、該配線層の上面にPtから成る、前記Auの拡散を防止する第2の拡散防止層およびロウ材層が順次積層されて成る、電子部品が電気的に接続され搭載される複数の搭載部とを具備しているサブマウントであって、前記複数の搭載部は、前記ロウ材層がAu層およびAu−Sn合金層が順次積層されて成る第1のロウ材層である前記搭載部と、前記ロウ材層がAu−Sn合金層から成る第2のロウ材層である前記搭載部とが混在しており、前記第1のロウ材層の前記Au−Sn合金層のAuの含有量と前記第2のロウ材層の前記Au−Sn合金層のAuの含有量とは、前記第2のロウ材層の前記Au−Sn合金層が溶融する温度まで加熱されることにより前記第1のロウ材層の前記Au層のAuが拡散して生成される前記第1のロウ材層の前記Au−Sn合金層の溶融温度が、前記第2のロウ材層の前記Au−Sn合金層の溶融温度よりも低くなる値とされていることを特徴とするサブマウント。
JP2004095513A 2004-03-29 2004-03-29 サブマウント Expired - Fee Related JP4637495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004095513A JP4637495B2 (ja) 2004-03-29 2004-03-29 サブマウント

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004095513A JP4637495B2 (ja) 2004-03-29 2004-03-29 サブマウント

Publications (2)

Publication Number Publication Date
JP2005285966A JP2005285966A (ja) 2005-10-13
JP4637495B2 true JP4637495B2 (ja) 2011-02-23

Family

ID=35184044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004095513A Expired - Fee Related JP4637495B2 (ja) 2004-03-29 2004-03-29 サブマウント

Country Status (1)

Country Link
JP (1) JP4637495B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5962522B2 (ja) * 2012-03-22 2016-08-03 日亜化学工業株式会社 半導体レーザ装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001011616A1 (fr) * 1999-08-04 2001-02-15 Hitachi, Ltd. Module laser, tete optique comprenant ledit module, et dispositif d'enregistrement/reproduction d'informations optiques
JP2002124524A (ja) * 2000-10-16 2002-04-26 Kyocera Corp 配線基板
JP2003086878A (ja) * 2001-09-07 2003-03-20 Ricoh Co Ltd 半導体光源モジュールの製造方法及び半導体光源モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001011616A1 (fr) * 1999-08-04 2001-02-15 Hitachi, Ltd. Module laser, tete optique comprenant ledit module, et dispositif d'enregistrement/reproduction d'informations optiques
JP2002124524A (ja) * 2000-10-16 2002-04-26 Kyocera Corp 配線基板
JP2003086878A (ja) * 2001-09-07 2003-03-20 Ricoh Co Ltd 半導体光源モジュールの製造方法及び半導体光源モジュール

Also Published As

Publication number Publication date
JP2005285966A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
JP3509809B2 (ja) サブマウントおよび半導体装置
WO2004015756A1 (ja) サブマウントおよび半導体装置
JPWO2004084319A1 (ja) 発光素子搭載用部材およびそれを用いた半導体装置
WO2005020315A1 (ja) 素子接合用基板、素子接合基板及びその製造方法
JP4822155B2 (ja) サブマウント及びその製造方法
JP4605883B2 (ja) 配線基板
JP2000288770A (ja) AuSn多層ハンダ
JP4637495B2 (ja) サブマウント
JPS62199043A (ja) 薄膜回路及びその製造法
JP4549103B2 (ja) 発光装置の製造方法
JP4363761B2 (ja) 配線基板
WO2004107438A1 (ja) サブマウントおよびそれを用いた半導体装置
JP2006041156A (ja) サブマウントおよびそれを用いた発光装置
JP2007123371A (ja) 多数個取り電子装置およびその製造方法
JP5693610B2 (ja) 電子デバイスの製造方法および該方法により製造された電子デバイス
JP2006216766A (ja) セラミックス配線基板とそれを用いた半導体装置
JP2001102674A (ja) 半導体レーザ素子搭載用基板および半導体レーザモジュール
JP2002252316A (ja) 配線基板
JP2006080322A (ja) チップ型複合電子部品
CA1153128A (en) Electrical circuit assemblies
JP2001127370A (ja) 半導体素子搭載用サブマウント
JP2001102671A (ja) 半導体レーザ素子搭載用基板および半導体レーザモジュール
JP4726457B2 (ja) サブマウント
JP2003101120A (ja) 配線基板
JP2001320172A (ja) 薄膜多層回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees