JP2007123371A - 多数個取り電子装置およびその製造方法 - Google Patents

多数個取り電子装置およびその製造方法 Download PDF

Info

Publication number
JP2007123371A
JP2007123371A JP2005310693A JP2005310693A JP2007123371A JP 2007123371 A JP2007123371 A JP 2007123371A JP 2005310693 A JP2005310693 A JP 2005310693A JP 2005310693 A JP2005310693 A JP 2005310693A JP 2007123371 A JP2007123371 A JP 2007123371A
Authority
JP
Japan
Prior art keywords
base
cap
metal layer
electronic device
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005310693A
Other languages
English (en)
Inventor
Tomoki Inoue
友喜 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005310693A priority Critical patent/JP2007123371A/ja
Publication of JP2007123371A publication Critical patent/JP2007123371A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Micromachines (AREA)

Abstract

【課題】異物やコンタミの混入を防ぎ、かつデバイスにできるだけ熱負荷をあたえないことによって高信頼性の特性のよい電子装置を提供することにある。さらに、その電子装置の製造方法を提供すること。
【解決手段】基板1上に複数のデバイスが形成されたベース7と、ベース7上で複数のデバイス5のそれぞれを平面視で取り囲むように配置されたロウ材4を介して、複数のデバイス5を覆うようにベース7に接合されたキャップ11とを含み、ベース7をデバイス5単位に切断することにより個々の電子装置に分割するための多数個取り電子装置であって、ベース7におけるロウ材4の下方に位置する部位またはキャップ11におけるロウ材4の上方に位置する部位に金属層3を形成するとともに、隣接するデバイス5単位のそれぞれに形成された金属層3同士を互いに電気的に接続させた。
【選択図】図1

Description

本発明は、多数個取り電子装置およびその製造方法に関し、特にMEMS(Micro Electro Mechanical System)などの可動するデバイスを搭載した電子装置およびその製造方法に関するものである。
近年、MEMS技術を用いて圧力や加速度などを検出する電子装置、センサが作られるようになってきている。このMEMS技術を使った電子装置は、小型化が容易で、検出感度が非常によいといった多くの利点があるため、利用が急速に広がっている。
しかしながら、MEMS技術を使った電子装置は、その心臓部となるMEMS技術で形成されるデバイスに可動部があるために、そのデバイスをパッケージングするまでの間に異物やコンタミなどの影響を受けやすいという大きな課題がある。この課題を克服するために、異物やコンタミの影響をできるだけおさえる目的で、デバイスが形成されたベースとデバイスの可動部を保護するキャップを多数個取りの、いわゆるウエハレベルのパッケージングの開発が進められている。
特開2001-41837号公報 特表2003-531475号公報
しかしながら、特許文献1に述べられているような電子装置およびその製造方法によれば、ベースとキャップにシリコンとガラスを用いて、陽極接合技術によって両者を接合している。この陽極接合は、通常、400℃程度の高温に保持した状態で、高い電圧を加えることでシリコンとガラスを接合させるため、デバイスに高温の熱負荷をあたえることとなり、信頼性が悪くなったり、最悪の場合壊れてしまい、高温に耐えられないデバイスは使用できないという問題があった。また、高温に保持して接続するので、シリコンとガラスの熱膨張係数の差から、常温に戻した際に反りが発生すると言う問題があった。
一方、特許文献2に述べられているような電子装置およびその製造方法によれば、ロウ材を用いてベースとキャップを接合することが記載されている。しかしながら、ベースとキャップ、およびデバイスを含め全てをロウ材の融点まで加熱する必要があり、デバイスに高温の熱負荷をあたえるために、信頼性が悪くなったり、最悪の場合壊れてしまい、高温に耐えられないデバイスは使用できないという問題があった。ここで、形成される電子装置は一般的にプリント基板等のボードに鉛フリーのスズ系の半田材で230℃程度のリフロー炉にて実装されるため、先に組み立てられる電子装置は、これ以上の融点をもつロウ材が用いられる。このことから、一般的には金スズよりなるロウ材が用いられ、金スズの融点は280℃である。ゆえに、金スズを用いた場合は、デバイスに300〜320℃の熱負荷がかかることになる。
本発明は、かかる従来技術の問題点に鑑み完成されたものであり、その目的は、異物やコンタミの混入を防ぎ、かつデバイスにできるだけ熱負荷をあたえないことによって高信頼性の特性のよい電子装置を提供することにある。さらに、その電子装置の製造方法を提供することにある。
本発明の多数個取り電子装置は、基板上に複数のデバイスが形成されたベースと、該ベース上で前記複数のデバイスのそれぞれを平面視で取り囲むように配置されたロウ材を介して、前記複数のデバイスを覆うように前記ベースに接合されたキャップとを含み、前記ベースをデバイス単位に切断することにより個々の電子装置に分割するための多数個取り電子装置であって、前記ベースにおける前記ロウ材の下方に位置する部位および前記キャップにおける前記ロウ材の上方に位置する部位の少なくとも一方に金属層を形成するとともに、隣接する前記デバイス単位のそれぞれに形成された前記金属層同士を互いに電気的に接続させたことを特徴とする。
また、本発明の多数個取り電子装置の金属層は、前記ベースまたは前記キャップの中央部に位置するもの同士が互いに電気的に接続され、前記ベースまたは前記キャップの外周部に位置するもの同士が前記中央部に位置する各金属層と電気的に絶縁された状態で互いに電気的に接続されていることを特徴とする。
さらに、本発明の多数個取り電子装置の製造方法は、前記ベースに前記ロウ材を介して前記キャップを載置する工程と、前記金属層に電流を流して前記金属層を発熱させることにより前記ロウ材を溶融して前記ベースと前記キャップとを接合する工程とを具備することを特徴とする。
最後に、本発明の多数個取り電子装置の製造方法は、前記ベースに前記ロウ材を介して前記キャップを載置する工程と、前記ベースまたは前記キャップの中央部に位置する金属層に電流を流して該中央部側の金属層を発熱させることにより前記ベースと前記キャップとを中央部において接合させた後に、前記ベースまたは前記キャップの外周部に位置する金属層に電流を流して該外周部側の金属層を発熱させることにより前記ベースと前記キャップとを外周部において接合させる工程とを具備することを特徴とする。
本発明の多数個取り電子装置によれば、ベースにおけるロウ材の下方に位置する部位およびキャップにおけるロウ材の上方に位置する部位の少なくとも一方に金属層を形成するとともに、隣接するデバイス単位のそれぞれに形成された金属層同士を互いに電気的に接続させているため、この金属層に外部から適正な電流を流すことで、金属層を加熱させて、金属層の上方または下方に位置するロウ材を溶融させ、ベースとキャップとをロウ材によって接合させることができる。その結果、ベースとキャップおよびデバイスをロウ材の融点以上のリフロー炉などに入れることなく、局所的な加熱によってロウ材を溶融させるため、デバイスに高温の熱負荷をあたえることなく、信頼性の高い電子装置を得ることができる。
また、本発明の多数個取り電子装置の金属層は、好ましくは、ベースまたはキャップの中央部に位置するもの同士が互いに電気的に接続され、ベースまたはキャップの外周部に位置するもの同士が中央部に位置する各金属層と電気的に絶縁された状態で互いに電気的に接続されていることから、中央部に位置する金属層と外周部に位置する金属層とに別々に電流を流すことができる。このため、中央部に位置する金属層に電流を流してロウ材を溶融させ、ベースとキャップの中央部に位置するものをロウ材によって接合させ、その後、外周部に位置する金属層に電流を流してロウ材を溶融させ、ベースとキャップの外周部に位置するものをロウ材によって接合させることができる。また、逆に、先に外周部に位置するものをロウ材によって接合させてから、中央部に位置するものをロウ材によって接合させることができる。すなわち、ベースとキャップを大型にすれば、反りが発生しやすくなるため、一度に全てのベースとキャップをロウ材によって接合することは困難となるため、その反りの状態に合わせて、ベースとキャップの中央部と外周部の接合を分けて行うことで、大型のサイズにも容易に対応することができる。
本発明の多数個取り電子装置の製造方法によれば、ベースにおけるロウ材の下方に位置する部位またはキャップにおけるロウ材の上方に位置する部位に金属層を形成するとともに、隣接するデバイス単位のそれぞれに形成された金属層同士を互いに電気的に接続させているため、この金属層に外部から適正な電流を流すことで、金属層を加熱させて、金属層に上方または下方に位置するロウ材を溶融させ、ベースとキャップとをロウ材によって接合させることができる。その結果、ベースとキャップおよびデバイスをロウ材の融点以上のリフロー炉などに入れることなく、局所的な加熱によってロウ材を溶融させるため、デバイスに高温の熱負荷をあたえることなく、信頼性の高い電子装置を得ることができる。
また、本発明の多数個取り電子装置の製造方法によれば、金属層は、好ましくは、ベースまたはキャップの中央部に位置するもの同士が互いに電気的に接続され、ベースまたはキャップの外周部に位置するもの同士が中央部に位置する各金属層と電気的に絶縁された状態で互いに電気的に接続されていることから、中央部に位置する金属層と外周部に位置する金属層とに別々に電流を流すことができる。このため、中央部に位置する金属層に電流を流してロウ材を溶融させ、ベースとキャップの中央部に位置するものをロウ材によって接合させ、その後、外周部に位置する金属層に電流を流してロウ材を溶融させ、ベースとキャップの外周部に位置するものをロウ材によって接合させることができる。また、逆に、先に外周部に位置するものをロウ材によって接合させてから、中央部に位置するものをロウ材によって接合させることができる。すなわち、ベースとキャップを大型にすれば、反りが発生しやすくなるため、一度に全てのベースとキャップをロウ材によって接合することは困難となるため、その反りの状態に合わせて、ベースとキャップの中央部と外周部の接合を分けて行うことで、大型のサイズにも容易に対応することができる。
本発明の多数個取り電子装置を図1に基づいて詳細に説明する。
図1(a)は、本発明の多数個取り電子装置のキャップをはずした状態での実施の形態の一例を示す断面図、図1(b)は図1(a)の多数個取り電子装置のキャップを取着した状態での断面図である。この図1において1は基板、2は基板1に形成され、基板1の表裏を電気的に導通させる導体柱、3は基板1の表面に形成される金属層で、この金属層3は、例えば密着金属層、拡散防止層および主導体層が順次積層されてなる。4は金属層3の上面に形成されたロウ材で、5はMEMS技術などで形成されたデバイスで、6は基板1の裏面に形成される電極である。7は上記部材を含むベースである。また8は板体、9は板体8に形成された凹部、10は板体8に形成される金属層で、11はこれらからなるキャップである。
基板1は、例えば表面に酸化膜を形成したシリコンが好ましい。シリコンであれば、MEMS技術などを用いてデバイス5を形成しやすい。また、酸化アルミニウム(Al)質焼結体,窒化アルミニウム(AlN)質焼結体,炭化珪素(SiC)質焼結体,ガラスセラミックス,窒化珪素(Si)質焼結体等のセラミックスや、石英、ダイヤモンド、サファイア、立方晶窒化硼素などをもちいてもよい。
導体柱2は、基板1にブラスト法やドライエッチング法などで貫通穴を形成し、スパッタリング法などによって下地層を形成し、その後めっき法などによって貫通穴を充填してなる。導体柱2の材料は導通抵抗が小さく、熱伝導がよく、かつめっきで容易に形成できる銅(Cu)を主成分とするものがよいが、金(Au)、銀(Ag)、などもよい。基板1にシリコンを用いた場合は、貫通穴形成後、熱酸化やCVD法などによってSiO膜を形成して、基板1の絶縁性を確保する必要がある。
金属層3は、メタライズ法やめっき法、薄膜形成法などによって形成された金属から成り、微細化という観点からは薄膜形成法により形成された金属であるのがよい。このような薄膜形成法によって形成された金属層3としては、例えば、基板1との密着性を良好にするための密着金属層、密着金属層と主導体層との間で金属成分が拡散するのを防止するための拡散防止層、および電気導電性を良好にする主導体層が順次積層されてなるものが用いられる。
密着金属層は、例えばチタン(Ti),クロム(Cr),タンタル(Ta),ニオブ(Nb),アルミニウム(Al),ニクロム(Ni−Cr)合金または窒化タンタル(TaN)等のうち少なくとも1種類から成るのがよい。また拡散防止層は、例えば、白金(Pt),パラジウム(Pd),ロジウム(Rh),ルテニウム(Ru),Al,ニッケル(Ni),Ni−Cr合金またはTi−タングステン(W)合金等のうち少なくとも1種類から成るのがよい。さらに主導体層は、例えば、Cu、銀(Ag)、金(Au)等のうち少なくとも1種類から成るのがよい。なお、主導体層がCuのように表面が酸化して光反射率が低下しやすい金属からなる場合は酸化防止のために、例えばCuの場合、Ni,Au等のめっきを表面に形成した方がよい。
密着金属層の厚さは0.01〜0.2μm程度が良い。0.01μm未満では、基板1の上面に密着金属層を強固に密着させることが困難となる傾向にあり、0.2μmを超えると、密着金属層の成膜時の内部応力によって密着金属層の剥離が生じ易くなる。
また、拡散防止層の厚さは0.05〜1μm程度が良く、0.05μm未満ではピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる傾向にあり、1μmを超えると成膜時の内部応力により拡散防止層の剥離が生じ易くなる。
さらに、主導体層の厚さは0.1〜5μm程度が良い。0.1μm未満では、電気抵抗が大きくなる傾向にあり、5μmを超えると成膜時の内部応力により主導体層の剥離を生じ易くなる。また、Auは貴金属で高価であることから、低コスト化の点で薄く形成することが好ましい。
金属層3の上部に形成されるロウ材4は、薄膜形成技術によって得られる金スズ(AuSn)や銀スズ(AgSn)等が好ましい。ロウ材の厚さは0.5〜20μm程度が良く、0.5μm未満ではベース7とキャップ11を良好に接合できにくくなる傾向にあり、20μmを超えるとパターン加工がうまくできにくくなる傾向にあり、またコスト的にもできるだけ薄い方が好ましい。
デバイス5は、MEMS技術などで形成される、センサやフィルタなどの機能を有するものである。電極6は、メタライズ法やめっき法、薄膜形成法などによって形成された金属から成り、微細化という観点からは薄膜形成法により形成された金属であるのがよい。
薄膜の場合、金属層3と同様の膜構成がよい。
一方、キャップ11の板体8は、ベース7と同じ材料を使用した方が熱膨張係数が一致するため、良好な接続が可能となり好ましい。板体8にシリコンを用いた場合、凹部9は、異方性エッチング法で精度よく形成できる。またドライエッチング法やブラスト法などによって形成することもできる。またセラミックスを用いた場合は、事前に鋳型によって、凹部を形成した後に焼結させて形成することも可能である。板体8の表面に形成する金属層10は、ベース7に形成する金属層3と同様のもので形成される。板体8にシリコンを用いた場合は、SiO等の絶縁膜を形成し、板体8の絶縁を確保する必要がある。
ベース7とキャップ11を図1(b)のように重ね合わせて、ベース7に形成された金属層3に電流を流すことで、金属層3を加熱させ、その熱によって金属層3の上部に形成されたロウ材4を溶融させる。例えば、ロウ材4に金スズを用いた場合は、金スズの融点である280℃に対して、おおよそ280℃から300℃に金属層3が加熱されれば、ロウ材4は溶融する。溶融したロウ材4により、キャップ11の金属層10とベース7の金属層3とが接合され、電子装置が完成する。従来の特許文献2に述べられているような全ての部材を加熱してベース7とキャップ11を接合する方法では、デバイス5にも少なくとも300℃の熱が負荷されるが、本発明の方法によれば、電極層3およびロウ材4の付近だけに熱を加えることができるため、デバイス5には熱負荷がなく、かつ一括に多数個取りで電子装置を形成できるため、信頼性が高く、量産性に優れ、コストの安い電子装置を得ることができる。
かくして、上記多数個取り電子装置を図2に示す分割線Lで個々のデバイス単位に分割することにより隣接する金属層3同士の電気的接続を切断し、複数の電子装置が完成する。
次に、本発明の多数個取り電子装置において、ベース7またはキャップ11の中央部に位置するもの同士が互いに電気的に接続され、ベース7またはキャップ11の外周部に位置するもの同士が中央部に位置する各金属層と電気的に絶縁された状態で互いに電気的に接続されていることを特徴とする多数個取り電子装置について図2に基づいて説明する。
この図2は、ベース7の平面図で、キャップ11と接合する面を示している。この図2において、記載した数字は、図1と同一のものを示している。電極層3は、ベース7の中央部に位置するものを3aとして、ベース7の外周部に位置するものを3bとしている。
電極層3は、電気的な導通が中央部と外周部の2つに少なくとも分かれており、それぞれ独立して電流を流すことが可能となり、電極層中央部3aのロウ材を先に溶融させ、ベースとキャップを接合させ、その後、電極層外周部3bのロウ材を溶融させて、ベースとキャップを溶融させることができる。またその逆が可能である。
なお、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲で種々の変更を行うことは何等差し支えない。具体的には、キャップ11側にロウ材4を形成してもよい。また、キャップ11側の金属層10の隣接するもの同士を互いに電気的に接続してもよい。さらに本例においては、図2のように金属層を中央部に位置するもの(金属層3a)と外周部に位置するもの(金属層3b)の2つのグループに分けたが、中央部または外周部の金属層3a,3bをさらに複数のグループの分けてもよい。
本発明の多数個取り電子装置の実施の形態の一例を示す断面図であり、(a)はキャップをはずした状態の図、(b)はキャップを取着した図である。 本発明の多数個取り電子装置の実施の形態の他の例を示す平面図である。
符号の説明
1 :基板
3,3a,3b :金属層
4 :ロウ材
5 :デバイス
7 :ベース
8 :板体
11 :キャップ

Claims (4)

  1. 基板上に複数のデバイスが形成されたベースと、該ベース上で前記複数のデバイスのそれぞれを平面視で取り囲むように配置されたロウ材を介して、前記複数のデバイスを覆うように前記ベースに接合されたキャップとを含み、前記ベースをデバイス単位に切断することにより個々の電子装置に分割するための多数個取り電子装置であって、前記ベースにおける前記ロウ材の下方に位置する部位および前記キャップにおける前記ロウ材の上方に位置する部位の少なくとも一方に金属層を形成するとともに、隣接する前記デバイス単位のそれぞれに形成された前記金属層同士を互いに電気的に接続させたことを特徴とする多数個取り電子装置。
  2. 前記金属層は、前記ベースまたは前記キャップの中央部に位置するもの同士が互いに電気的に接続され、前記ベースまたは前記キャップの外周部に位置するもの同士が前記中央部に位置する各金属層と電気的に絶縁された状態で互いに電気的に接続されていることを特徴とする請求項1記載の多数個取り電子装置。
  3. 請求項1または請求項2記載の多数個取り電子装置の製造方法であって、前記ベースに前記ロウ材を介して前記キャップを載置する工程と、前記金属層に電流を流して前記金属層を発熱させることにより前記ロウ材を溶融して前記ベースと前記キャップとを接合する工程とを具備することを特徴とする多数個取り電子装置の製造方法。
  4. 請求項2記載の多数個取り電子装置の製造方法であって、前記ベースに前記ロウ材を介して前記キャップを載置する工程と、前記ベースまたは前記キャップの中央部に位置する金属層に電流を流して該中央部側の金属層を発熱させることにより前記ベースと前記キャップとを中央部において接合させた後に、前記ベースまたは前記キャップの外周部に位置する金属層に電流を流して該外周部側の金属層を発熱させることにより前記ベースと前記キャップとを外周部において接合させる工程とを具備することを特徴とする多数個取り電子装置の製造方法。
JP2005310693A 2005-10-26 2005-10-26 多数個取り電子装置およびその製造方法 Pending JP2007123371A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005310693A JP2007123371A (ja) 2005-10-26 2005-10-26 多数個取り電子装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005310693A JP2007123371A (ja) 2005-10-26 2005-10-26 多数個取り電子装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007123371A true JP2007123371A (ja) 2007-05-17

Family

ID=38146916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005310693A Pending JP2007123371A (ja) 2005-10-26 2005-10-26 多数個取り電子装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007123371A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155149A (ja) * 2010-01-27 2011-08-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ
US8686548B2 (en) 2010-01-12 2014-04-01 Shinko Electric Industries Co., Ltd. Wiring substrate, method for manufacturing wiring substrate, and semiconductor package including wiring substrate
JP2015501591A (ja) * 2011-11-04 2015-01-15 ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド セラミック温度補償型共振器
KR102122037B1 (ko) * 2019-08-22 2020-06-11 주식회사 아이디피 Mems 소자의 패키징 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686548B2 (en) 2010-01-12 2014-04-01 Shinko Electric Industries Co., Ltd. Wiring substrate, method for manufacturing wiring substrate, and semiconductor package including wiring substrate
JP2011155149A (ja) * 2010-01-27 2011-08-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ
JP2015501591A (ja) * 2011-11-04 2015-01-15 ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド セラミック温度補償型共振器
JP2016191711A (ja) * 2011-11-04 2016-11-10 ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド セラミック温度補償型共振器
KR102122037B1 (ko) * 2019-08-22 2020-06-11 주식회사 아이디피 Mems 소자의 패키징 방법

Similar Documents

Publication Publication Date Title
JP5275155B2 (ja) 電子デバイスの製造方法
JP5566383B2 (ja) 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板
JP4632358B2 (ja) チップ型ヒューズ
JP4593427B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007123371A (ja) 多数個取り電子装置およびその製造方法
JP2011155506A (ja) 電子デバイス、電子機器、及び電子デバイスの製造方法
JP2007250564A (ja) セラミック回路モジュールおよびその製造方法
JP2013083620A (ja) プローブカード及びその製造方法
US8434941B2 (en) Temperature measuring sensor and method of producing same
JP2007266294A (ja) 半導体素子集積デバイス、半導体装置およびその製造方法
JP2007103720A (ja) セラミックパッケージ
CN114342010A (zh) 传感器元件和用于制造传感器元件的方法
JP2008227055A (ja) 回路基板
JP2012079976A (ja) 薄膜サーミスタ
JP2006080322A (ja) チップ型複合電子部品
JP5939801B2 (ja) 電子部品パッケージの製造方法
JP2018031659A (ja) 回路装置
JP2009281962A (ja) 回路基板およびプローブ端子付き回路基板
JPH10139560A (ja) セラミック基板
JP4637495B2 (ja) サブマウント
JP2016224026A (ja) プローブ基板及びその製造方法
JP6923316B2 (ja) センサモジュール
JPH02244531A (ja) 基板型温度ヒューズ・抵抗体及びその製造方法
JP2005244543A (ja) 圧電振動子収納用パッケージおよび圧電装置
JP3279846B2 (ja) 半導体装置の製造方法