JP4593427B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4593427B2 JP4593427B2 JP2005287075A JP2005287075A JP4593427B2 JP 4593427 B2 JP4593427 B2 JP 4593427B2 JP 2005287075 A JP2005287075 A JP 2005287075A JP 2005287075 A JP2005287075 A JP 2005287075A JP 4593427 B2 JP4593427 B2 JP 4593427B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- conductive portion
- hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体基板の一面に配された機能素子と、該機能素子と電気的に接続するように設けられた貫通電極とを備えてなる半導体装置及び半導体装置の製造方法に関する。
近年、携帯電話等の電子機器の高機能化が進み、これらの機器に用いられるＩＣやＬＳＩ等の電子デバイス、及びＯＥＩＣや光ピックアップ等の光デバイスにおいて、デバイス自体の小型化や高機能化を図るための開発が各所で進められている。例えば、このようなデバイスを積層して設ける技術が提案されており、具体的には、何らかの機能素子が一方の面に設けられている基板に対し、該基板の一方の面から他方の面に貫通してなる貫通電極を用いる技術が挙げられる。
また、これらの基板の配線材料として、銅や銀等が次世代材料として期待されている。
特に、銅は比抵抗が低いこと、エレクトロマイグレーション耐性がアルミニウム系合金に比べて高いこと、銀に比べて安価である等の理由により、最も期待され、配線材料として用いられている。
特に、銅は比抵抗が低いこと、エレクトロマイグレーション耐性がアルミニウム系合金に比べて高いこと、銀に比べて安価である等の理由により、最も期待され、配線材料として用いられている。
一般に、銅めっきを用いた配線形成方法として、ダマシンプロセスが従来から用いられている。このダマシンプロセスを用いて得られる基板は、絶縁層に形成する孔の開口径を小さくすることにより、実装基板の一層の高集積化を図っている。
図９は、従来の基板を用いた半導体装置の一例を概略説明する部分断面図である。
図９（ａ）に示す半導体基板１００においては、セラミックスやシリコン等の硬質材からなる基板１０１と、基板１０１の両面を貫通して設けられた貫通孔１０２と、貫通孔１０２の孔内に充填され、銅材等からなる導電部１０３と、貫通孔１０２内に露呈するようにして半導体基板１００の一方の面に配される電極１０４と、半導体基板１００上に配されるＩＣチップや光素子等の機能素子１０５と、基板１０１上において電極１０４及び機能素子１０５と電気的に接続されてなる配線回路１０６とから概略構成されている。
半導体基板１００は、電極１０４と機能素子１０５とが配線部１０６によって電気的に接続されているとともに、電極１０４と電気的に接続された導電部１０３を介して基板両面が電気的に接続可能となっている。
図９（ａ）に示す半導体基板１００においては、セラミックスやシリコン等の硬質材からなる基板１０１と、基板１０１の両面を貫通して設けられた貫通孔１０２と、貫通孔１０２の孔内に充填され、銅材等からなる導電部１０３と、貫通孔１０２内に露呈するようにして半導体基板１００の一方の面に配される電極１０４と、半導体基板１００上に配されるＩＣチップや光素子等の機能素子１０５と、基板１０１上において電極１０４及び機能素子１０５と電気的に接続されてなる配線回路１０６とから概略構成されている。
半導体基板１００は、電極１０４と機能素子１０５とが配線部１０６によって電気的に接続されているとともに、電極１０４と電気的に接続された導電部１０３を介して基板両面が電気的に接続可能となっている。
例えば、ダマシンプロセスを用いて図９（ａ）に示すような半導体基板１００を製造する場合は、基板１０１に予め貫通孔１０２を形成し、該貫通孔１０２に銅材を埋め込む方法（例えば、特許文献１を参照）によって孔内への銅配線形成を行う。この銅めっき処理によって貫通孔１０２内を金属で完全に充填し、基板１０１の両面を貫通してなる導電部１０３を形成して半導体基板１００が得られる。
また、導電部１０３を形成した後、基板１０１表面上に形成した銅めっき層をパターニングすることで配線回路として使用することができ、その配線の保護層として樹脂を基板表面に塗布して用いている（例えば、特許文献２、３、４を参照）。
ところで、上述のような基板を用いた半導体装置等においては、更なる高集積化に伴い、貫通孔１０２のアスペクト比（孔の開口直径に対する孔深さの比）が大きくなる傾向にある。このため、銅めっきを行った際に貫通孔１０２内が完全に充填されず、内部に閉鎖された空間が生じたボイド１０７（図９（ｂ））や、外部に繋がった空間が生じたシーム１０８（図９（ｃ））と呼ばれるめっき不良が発生してしまうという問題があった。
上述のボイド１０７やシーム１０８は、以下に説明するようなメカニズムで発生する。
貫通孔１０２に、銅めっきによって導電部１０３を形成する際に、貫通孔１０２内において、めっきが内壁に沿って均一に成長しない状態で、開口部側が先に閉じてしまった際に、ボイド１０７（図９（ｂ））が発生し、めっきが内壁に沿って均一に成長しつつも、最終的に完全には充填することができず、開口部から貫通孔底部に向かって直線状に空間が残ってしまった際にシーム１０８（図９（ｃ））が発生する。
通常、銅めっきを行う際は酸性のめっき液を用いることが多いが、上述のボイド１０７やシーム１０８にめっき液が残留すると、めっき液が時間の経過とともに銅（導電部１０３）を溶解して変質させることにより、基板の長期的な信頼性が低下する虞がある。また、導電部１０３の形成工程の後に熱プロセスを含む工程がある場合、内部の液体（めっき液）が急激に気化して容積が膨張することにより、導電部１０３の膨張破壊及びこれに伴う電極１０４の断線、更にはウェハ（基板１０１）の破壊が生じるという問題があった。
特開２００３−１７８９９９号公報
特開平５−１７５６５２号公報
特開平１１−３５４６７１号公報
特開２００１−３３９１６５号公報
貫通孔１０２に、銅めっきによって導電部１０３を形成する際に、貫通孔１０２内において、めっきが内壁に沿って均一に成長しない状態で、開口部側が先に閉じてしまった際に、ボイド１０７（図９（ｂ））が発生し、めっきが内壁に沿って均一に成長しつつも、最終的に完全には充填することができず、開口部から貫通孔底部に向かって直線状に空間が残ってしまった際にシーム１０８（図９（ｃ））が発生する。
通常、銅めっきを行う際は酸性のめっき液を用いることが多いが、上述のボイド１０７やシーム１０８にめっき液が残留すると、めっき液が時間の経過とともに銅（導電部１０３）を溶解して変質させることにより、基板の長期的な信頼性が低下する虞がある。また、導電部１０３の形成工程の後に熱プロセスを含む工程がある場合、内部の液体（めっき液）が急激に気化して容積が膨張することにより、導電部１０３の膨張破壊及びこれに伴う電極１０４の断線、更にはウェハ（基板１０１）の破壊が生じるという問題があった。
本発明は上述の問題に鑑みてなされたものであり、導電部と電極との間の電気的な接続不良が発生しにくい半導体装置及び半導体装置の製造方法を提供することを目的とする。
前記課題を解決するため、本発明の請求項１に係る半導体装置は、基板の一方の面に配され、該面内にある機能素子と電気的に接続された電極と、前記基板の他方の面から一方の面に配した電極が露呈するように、基板内に開けられた貫通孔と、前記貫通孔内の側面及び前記電極の露呈部を覆うように配され、前記電極と電気的に接続された導電部と、前記導電部に接するように配された補強材と、を具備し、前記補強材は、前記導電部の内面を被覆して配した第一補強材、及び該第一補強材の内面を充填して配した第二補強材からなり、前記第一補強材は、前記第二補強材よりも応力緩和作用の大きな材料からなることを特徴としている。
本発明の請求項２に係る半導体装置は、請求項１に記載の半導体装置において、前記導電部が、前記他方の面上まで延設されていることを特徴としている。
本発明の請求項３に係る半導体装置は、請求項２に記載の半導体装置において、前記補強材が、前記導電部の延設された少なくとも一部を覆うように配されていることを特徴としている。
本発明の請求項４に係る半導体装置は、請求項１乃至３のいずれか１項に記載の半導体装置において、前記貫通孔内の側面と前記導電部との間に絶縁部を配したことを特徴としている。
本発明の請求項５に係る半導体装置の製造方法は、基板の一方の面に配され、該面内にある機能素子と電気的に接続された電極と、前記基板の他方の面から一方の面に配した電極が露呈するように、基板内に開けられた貫通孔と、前記貫通孔内の側面及び前記電極の露呈部を覆うように配され、前記電極と電気的に接続された導電部と、前記導電部に接するように配され、第一補強材及び第二補強材からなる補強材とを具備してなる半導体装置の製造方法であって、前記基板の他方の面から一方の面に配した電極が露呈するように、基板内に貫通孔を形成する工程と、前記貫通孔内の側面及び前記電極の露呈部を覆うように、前記電極と電気的に接続するように導電部を形成する工程と、前記導電部を被覆するように第二補強材よりも応力緩和作用の大きな材料からなる第一補強材を形成する工程と、前記第一補強材の内面を充填するように第二補強材を形成する工程と、を少なくとも具備してなることを特徴としている。
本発明の請求項６に係る半導体装置の製造方法は、請求項５に記載の半導体装置の製造方法において、前記導電部を形成する工程が、前記貫通孔内の側面及び前記電極の露呈部とともに、前記他方の面上まで前記導電部が覆うように設ける方法としたことを特徴としている。
本発明の請求項２に係る半導体装置は、請求項１に記載の半導体装置において、前記導電部が、前記他方の面上まで延設されていることを特徴としている。
本発明の請求項３に係る半導体装置は、請求項２に記載の半導体装置において、前記補強材が、前記導電部の延設された少なくとも一部を覆うように配されていることを特徴としている。
本発明の請求項４に係る半導体装置は、請求項１乃至３のいずれか１項に記載の半導体装置において、前記貫通孔内の側面と前記導電部との間に絶縁部を配したことを特徴としている。
本発明の請求項５に係る半導体装置の製造方法は、基板の一方の面に配され、該面内にある機能素子と電気的に接続された電極と、前記基板の他方の面から一方の面に配した電極が露呈するように、基板内に開けられた貫通孔と、前記貫通孔内の側面及び前記電極の露呈部を覆うように配され、前記電極と電気的に接続された導電部と、前記導電部に接するように配され、第一補強材及び第二補強材からなる補強材とを具備してなる半導体装置の製造方法であって、前記基板の他方の面から一方の面に配した電極が露呈するように、基板内に貫通孔を形成する工程と、前記貫通孔内の側面及び前記電極の露呈部を覆うように、前記電極と電気的に接続するように導電部を形成する工程と、前記導電部を被覆するように第二補強材よりも応力緩和作用の大きな材料からなる第一補強材を形成する工程と、前記第一補強材の内面を充填するように第二補強材を形成する工程と、を少なくとも具備してなることを特徴としている。
本発明の請求項６に係る半導体装置の製造方法は、請求項５に記載の半導体装置の製造方法において、前記導電部を形成する工程が、前記貫通孔内の側面及び前記電極の露呈部とともに、前記他方の面上まで前記導電部が覆うように設ける方法としたことを特徴としている。
本発明の半導体装置によれば、基板の一方の面に配され、該面内にある機能素子と電気的に接続された電極と、前記基板の他方の面から一方の面に配した電極が露呈するように、基板内に開けられた貫通孔と、前記貫通孔内の側面及び前記電極の露呈部を覆うように配され、前記電極と電気的に接続された導電部と、前記導電部に接するように配された補強材と、を具備した構成としている。
また、本発明の半導体装置の製造方法によれば、前記基板の他方の面から一方の面に配した電極が露呈するように、基板内に貫通孔を形成する工程と、前記貫通孔内の側面と、前記電極の露呈部とを覆うように、前記電極と電気的に接続するように導電部を形成する工程と、前記導電部を覆うように補強材を形成する工程と、を少なくとも具備してなる。
これにより、半導体基板が熱サイクルや高温環境下において使用される場合であっても、基板材料と電極及び導電部材料との間の熱膨張係数の差に起因して生じる熱ひずみに対して応力を緩和することができ、電極の破断等が生じることが無い。
また、補強材によって導電部が覆われることにより、該導電部の酸化や変形、劣化を防止することができる。
また、貫通孔内におけるボイドやシーム等が生じることに伴うめっき液の残留や、該残留液が熱プロセスを含む工程において急激に気化し、電極や基板を破壊するのを防止することができる。
従って、導電部と電極との間の電気的な接続不良や、基板の破壊等を生じることが無く、信頼性の高い半導体装置を得ることができる。
また、本発明の半導体装置の製造方法によれば、前記基板の他方の面から一方の面に配した電極が露呈するように、基板内に貫通孔を形成する工程と、前記貫通孔内の側面と、前記電極の露呈部とを覆うように、前記電極と電気的に接続するように導電部を形成する工程と、前記導電部を覆うように補強材を形成する工程と、を少なくとも具備してなる。
これにより、半導体基板が熱サイクルや高温環境下において使用される場合であっても、基板材料と電極及び導電部材料との間の熱膨張係数の差に起因して生じる熱ひずみに対して応力を緩和することができ、電極の破断等が生じることが無い。
また、補強材によって導電部が覆われることにより、該導電部の酸化や変形、劣化を防止することができる。
また、貫通孔内におけるボイドやシーム等が生じることに伴うめっき液の残留や、該残留液が熱プロセスを含む工程において急激に気化し、電極や基板を破壊するのを防止することができる。
従って、導電部と電極との間の電気的な接続不良や、基板の破壊等を生じることが無く、信頼性の高い半導体装置を得ることができる。
以下、本発明に係る半導体装置の実施するための最良の形態について、図面を参照して説明する。
図１乃至図５は、本実施形態の半導体装置１０の一例を示す断面図である。
図１乃至図５は、本実施形態の半導体装置１０の一例を示す断面図である。
図１に示すように、半導体装置１０は、基板２の一方の面２ａに配され、該一方の面２ａ内にある機能素子５と電気的に接続された電極４と、基板２の他方の面２ｂから、一方の面２ａに配された電極４が露呈するように、基板２内に開けられた貫通孔３と、該貫通孔３内の側面３ａ及び電極４の露呈部４ａを覆うように配され、電極４と電気的に接続された導電部１６と、導電部１６に接するように配された補強材１７と、を具備して概略構成されている。
図１では、導電部１６によって貫通孔３の側面３ａを全て被覆した場合の例を示している。
また、図１に示す例では、補強材１７を、導電部１６に接しながら、貫通孔３内に充填するようにして配している。
図１では、導電部１６によって貫通孔３の側面３ａを全て被覆した場合の例を示している。
また、図１に示す例では、補強材１７を、導電部１６に接しながら、貫通孔３内に充填するようにして配している。
基板２は、例えば、シリコン（Ｓｉ）等からなる半導体基材や、ガラス基材、セラミック基材等、絶縁性の硬質材料からなる。
基板２の厚さは、例えば数百μｍ程度である。
図１に示す例では、基板２をＳｉ等の半導体基材から構成し、基板２の一方の面２ａ及び他方の面２ｂに加え、貫通孔３の側面３ａの表層部２ｃが絶縁化された領域をなすように構成されている。また、基板を半導体基板から構成する場合は、図４に示す例のように、貫通孔３と導電部１６との間に絶縁部９を配し、半導体基板１２と導電部１６とを電気的に絶縁した構成としても良い。
また、基板材料が、上述の絶縁性硬質材料からなる場合には、貫通孔３内の側面３ａが絶縁体なので、図２に示す例のように、基板２１に設けられた貫通孔３と導電部２６とが接した構成とすることができる。
基板２の厚さは、例えば数百μｍ程度である。
図１に示す例では、基板２をＳｉ等の半導体基材から構成し、基板２の一方の面２ａ及び他方の面２ｂに加え、貫通孔３の側面３ａの表層部２ｃが絶縁化された領域をなすように構成されている。また、基板を半導体基板から構成する場合は、図４に示す例のように、貫通孔３と導電部１６との間に絶縁部９を配し、半導体基板１２と導電部１６とを電気的に絶縁した構成としても良い。
また、基板材料が、上述の絶縁性硬質材料からなる場合には、貫通孔３内の側面３ａが絶縁体なので、図２に示す例のように、基板２１に設けられた貫通孔３と導電部２６とが接した構成とすることができる。
貫通孔３は、図１に示すように、基板２において、他方の面２ｂから、一方の面２ａに配された後述する電極４が孔内に露呈するように、基板２内に開けられてなる。
貫通孔３の口径は、例えば数十μｍ程度である。
また、基板２上に設けられる貫通孔３の数は、特に限定されない。
貫通孔３の口径は、例えば数十μｍ程度である。
また、基板２上に設けられる貫通孔３の数は、特に限定されない。
電極４は、基板２の一方の面２ａに配され、露呈部４ａが貫通孔３の一方の開口部３１から孔内に露呈するようにして設けられている。
電極４は、後述の配線回路８を介して、該一方の面２ａ内にある後述の機能素子５と電気的に接続されている。
電極４の材質としては、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適に用いられる。
電極４は、後述の配線回路８を介して、該一方の面２ａ内にある後述の機能素子５と電気的に接続されている。
電極４の材質としては、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適に用いられる。
機能素子５は、本実施形態では、例えばＩＣチップや、ＣＣＤ素子等の光素子からなる。
また、機能素子５の他の例としては、例えばマイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー、マイクロリアクター、μ−ＴＡＳ、ＤＮＡチップ、ＭＥＭＳデバイス、マイクロ燃料電池等が挙げられる。
また、機能素子５の他の例としては、例えばマイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー、マイクロリアクター、μ−ＴＡＳ、ＤＮＡチップ、ＭＥＭＳデバイス、マイクロ燃料電池等が挙げられる。
導電部１６は、貫通孔３内の側面３ａの少なくとも一部に配されることにより、導電体として有効に働く。
図１の断面図に示す例では、導電部１６は、側面３ａの全体を覆うように配されているが、これには限定されない。例えば、導電部１６が、側面３ａの一部に、基板２の一方の面２ａと他方の面２ｂとの間に渡って配された構成としても良い。
図１の断面図に示す例では、導電部１６は、側面３ａの全体を覆うように配されているが、これには限定されない。例えば、導電部１６が、側面３ａの一部に、基板２の一方の面２ａと他方の面２ｂとの間に渡って配された構成としても良い。
導電部１６の材質は、導電性に優れた材料を用いることが好ましい。また、導電部１６は、電極４との密着性に優れるとともに、導電部１６を構成する元素が電極４や基板２内に拡散しない材料を用いれば、さらに好ましい。
例えば、図１に示す例のように導電部１６が単層である場合には、電極４と同材料であることが望ましく、Ａｌ、Ｃｕ、Ｎｉ、Ａｕ等の金属材料を用いれば、導電性や電極４との密着性等の点で好ましい。
また、導電部１６を、２種類以上の金属材料からなる多層構造、あるいは材料の異なる膜を積層した構造とした場合、外側の層には、電極４を成す材質との密着性に優れる材料や、導電部１６と、電極４又は基板２との間で元素移動（拡散）が生じるのを防止できる金属材料（バリアメタル）を配し、内側の層には、導電性の高い金属を配した構成とすることが好ましい。
また、導電部１６と貫通孔３（もしくは絶縁部９）との間、又は導電部１６と後述の補強材１７との間に、例えば、応力緩和作用のある材料や、元素移動を防止するバリアメタル、又は密着性に優れた材料等を配した多層構造の中間層を設けた構成としても良い。
例えば、導電部１６がＣｕの場合、バリアメタルとしてＴａＮ、Ｔａ、Ｗ、ＷＮ、ＴｉＮ、ＴｉＳｉＮ等が挙げられ、それぞれ密着性に優れている。また、それらの材料以外にも、Ｃｒ、ＴｉＷ等が、密着性の高いバリアメタルとして挙げられる。
例えば、図１に示す例のように導電部１６が単層である場合には、電極４と同材料であることが望ましく、Ａｌ、Ｃｕ、Ｎｉ、Ａｕ等の金属材料を用いれば、導電性や電極４との密着性等の点で好ましい。
また、導電部１６を、２種類以上の金属材料からなる多層構造、あるいは材料の異なる膜を積層した構造とした場合、外側の層には、電極４を成す材質との密着性に優れる材料や、導電部１６と、電極４又は基板２との間で元素移動（拡散）が生じるのを防止できる金属材料（バリアメタル）を配し、内側の層には、導電性の高い金属を配した構成とすることが好ましい。
また、導電部１６と貫通孔３（もしくは絶縁部９）との間、又は導電部１６と後述の補強材１７との間に、例えば、応力緩和作用のある材料や、元素移動を防止するバリアメタル、又は密着性に優れた材料等を配した多層構造の中間層を設けた構成としても良い。
例えば、導電部１６がＣｕの場合、バリアメタルとしてＴａＮ、Ｔａ、Ｗ、ＷＮ、ＴｉＮ、ＴｉＳｉＮ等が挙げられ、それぞれ密着性に優れている。また、それらの材料以外にも、Ｃｒ、ＴｉＷ等が、密着性の高いバリアメタルとして挙げられる。
補強材１７は、貫通孔３内において、導電部１６の内面に接するように配され、非導電材料からなる。
補強材１７は、導電部１６に熱歪み等によって生じる応力に対して緩衝材として機能するとともに、導電部１６が外気へ剥き出しにならないようにオーバーコートする。
補強材１７は、導電部１６の内面全体を完全に覆うように形成することが、上述した導電部１６をオーバーコートする点で好ましく、また、図１に示す例のように、充填（埋設）して配することが、後述の、導電部１６に生じる応力を緩和する点から好ましい。
補強材１７は、導電部１６に熱歪み等によって生じる応力に対して緩衝材として機能するとともに、導電部１６が外気へ剥き出しにならないようにオーバーコートする。
補強材１７は、導電部１６の内面全体を完全に覆うように形成することが、上述した導電部１６をオーバーコートする点で好ましく、また、図１に示す例のように、充填（埋設）して配することが、後述の、導電部１６に生じる応力を緩和する点から好ましい。
補強材１７の材質としては、導電部１６を成す金属材料と異なり、樹脂等の応力緩和作用を有する非導電性材料、または金属粉末を含有した導電性樹脂等を用いることが好ましく、例えば、熱硬化性エポキシ樹脂等の樹脂材料を用いれば良い。
また、補強剤１７の材質に導電性樹脂を用いた場合、導電部１６に亀裂が生じて電気的断絶に至る様な状態となった場合でも、導電部１６の内面側に配した補強材１７（導電性樹脂）により、電気的接続状態を維持することができる。
また、補強材１７の材質に無溶剤性樹脂を用い、真空印刷によって補強材１７を配する方法とした場合には、補強材１７の形成工程、作業がスムーズになり、また、ボイド等の不具合を防止することができる。この場合、真空印刷装置として、例えばサンユレック社製の特殊真空印刷システム（型番：ＶＰＥＳ−ＨＡ−ＩＶ）等を用いることができる。
また、補強剤１７の材質に導電性樹脂を用いた場合、導電部１６に亀裂が生じて電気的断絶に至る様な状態となった場合でも、導電部１６の内面側に配した補強材１７（導電性樹脂）により、電気的接続状態を維持することができる。
また、補強材１７の材質に無溶剤性樹脂を用い、真空印刷によって補強材１７を配する方法とした場合には、補強材１７の形成工程、作業がスムーズになり、また、ボイド等の不具合を防止することができる。この場合、真空印刷装置として、例えばサンユレック社製の特殊真空印刷システム（型番：ＶＰＥＳ−ＨＡ−ＩＶ）等を用いることができる。
本実施形態の半導体装置１０では、貫通孔３内に導電部１６を形成する際、金属材料を完全に充填せず、開口を配した構成としている（図１参照）。ボイドやシーム等の不良（図９参照）は、開口がなく閉じられた状態で発生する可能性が高いものであるため、開口を配した構成とすれば、これらの不良は発生しない。また、開口を配することにより、内部に液体が溜まった場合でも、洗浄及び除去することが可能となる。
さらに、半導体装置１０は、貫通孔３内において、導電部１６を覆うようにして補強材１７を配した構成とし、図１に示す例では、貫通孔３内に充填するようにして設けられている。これにより、導電部１６に生じる応力を緩和するとともに、導電部１６が外気に剥き出しになることによって生じる酸化や変形を防止することができる。
さらに、半導体装置１０は、貫通孔３内において、導電部１６を覆うようにして補強材１７を配した構成とし、図１に示す例では、貫通孔３内に充填するようにして設けられている。これにより、導電部１６に生じる応力を緩和するとともに、導電部１６が外気に剥き出しになることによって生じる酸化や変形を防止することができる。
また、半導体装置が熱サイクルや高温環境にさらされる場合、基板２の材質と導電部１６の材質との間の熱膨張係数の差に起因して熱歪みが生じることがある。本実施形態の半導体装置１では、導電部１６の内面側に形成された空間３ｂに、金属とは異なる別材料、詳細には樹脂材料からなる補強材を配することによって応力緩和が可能となり、導電部１６や電極４の破断等を防止し、信頼性を飛躍的に向上させることができる。
なお、補強材は、図３（ａ）に示す例のように、導電部３６を該導電部３６の内面に沿って被覆した補強材３７として構成しても良いし、図３（ｂ）に示す例のように、貫通孔３内の下部のみに充填した補強材４７として構成としても良い。
また、図４（ｂ）に示す例のように、導電部６６の内面に沿って被覆して配した第一補強材６７ｂの内面に、第二補強材６７ａを充填して配した補強材６７として構成しても良い。この場合には、外層となる第一補強材６７ｂに、より応力緩和作用の大きな材料を用いることが好ましい。
また、図４（ｂ）に示す例のように、導電部６６の内面に沿って被覆して配した第一補強材６７ｂの内面に、第二補強材６７ａを充填して配した補強材６７として構成しても良い。この場合には、外層となる第一補強材６７ｂに、より応力緩和作用の大きな材料を用いることが好ましい。
配線回路８は、基板２上に配され、電極４や機能素子５等を電気的に接続して回路をなす。
配線回路８の材質としては、電極４と同様の材質を用いれば良く、アルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適である。
配線回路８の材質としては、電極４と同様の材質を用いれば良く、アルミニウム（Ａｌ）や銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）合金、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金等の導電性に優れる材料が好適である。
本実施形態の半導体装置１０は、必要に応じて基板２の一方の面２ａにガラス基板等のような別基板を接合した構成としても良い。
以下、本実施形態の半導体装置１０の製造方法について、図６を用いて説明する。
なお、図６は、本実施形態の半導体装置１０を工程順に示した断面模式図であり、一部は分かりやすいように上面から眺めた図も添付してある。
本実施形態の半導体装置１０の製造方法では、基板２の一方の面２ａに配され、該面内にある機能素子５と電気的に接続された電極４と、基板２の他方の面２ｂから、一方の面２ａに配された電極４が露呈するように、基板２内に開けられた貫通孔３と、貫通孔３内の側面３ａ及び電極４の露呈部４ａを覆うように配され、電極４と電気的に接続された導電部１６と、導電部１６に接するように配された補強材１７とを具備してなる半導体装置１０の製造方法であって、基板２の他方の面２ｂから、一方の面２ａに配された電極４が露呈するように、基板２内に貫通孔３を形成する工程Ａと（図６（ａ）、（ｂ）参照）、貫通孔３内の側面３ａ及び電極４の露呈部４ａを覆うように、電極２と電気的に接続するように導電部１６を形成する工程Ｂと（図６（ｃ）参照）、導電部１６を覆うように補強材１７を形成する工程Ｃと（図６（ｄ）参照）、を少なくとも具備してなることを特徴としている。
なお、図６は、本実施形態の半導体装置１０を工程順に示した断面模式図であり、一部は分かりやすいように上面から眺めた図も添付してある。
本実施形態の半導体装置１０の製造方法では、基板２の一方の面２ａに配され、該面内にある機能素子５と電気的に接続された電極４と、基板２の他方の面２ｂから、一方の面２ａに配された電極４が露呈するように、基板２内に開けられた貫通孔３と、貫通孔３内の側面３ａ及び電極４の露呈部４ａを覆うように配され、電極４と電気的に接続された導電部１６と、導電部１６に接するように配された補強材１７とを具備してなる半導体装置１０の製造方法であって、基板２の他方の面２ｂから、一方の面２ａに配された電極４が露呈するように、基板２内に貫通孔３を形成する工程Ａと（図６（ａ）、（ｂ）参照）、貫通孔３内の側面３ａ及び電極４の露呈部４ａを覆うように、電極２と電気的に接続するように導電部１６を形成する工程Ｂと（図６（ｃ）参照）、導電部１６を覆うように補強材１７を形成する工程Ｃと（図６（ｄ）参照）、を少なくとも具備してなることを特徴としている。
上述の構成により、図１に示すような、貫通孔３内の側面３ａの少なくとも一部と電極４の露呈部４ａとを覆うようにして導電部１６を設け、該導電部１６の内面を覆うように充填して補強材１７を設けた半導体装置１０を効率良く製造することが可能となる。
また、貫通孔３を形成した後、剥き出しになった電極４の露呈部４ａを導電部１６で覆い、次いで、補強材１７で導電部１６を覆う工程としているため、導電部１６が外気に剥き出しになることなくオーバーコートされ、保護することができる。
また、貫通孔３を形成した後、剥き出しになった電極４の露呈部４ａを導電部１６で覆い、次いで、補強材１７で導電部１６を覆う工程としているため、導電部１６が外気に剥き出しになることなくオーバーコートされ、保護することができる。
なお、以下の説明においては、半導体装置１０の基板２の材質に、ガラスやセラミック材料等の非導電性材料を用いた例について説明する。
（イ） 工程Ａ
図６（ａ）には、通常の製造工程プロセスが終了して完成した、ガラスやセラミック材料からなる基板２、外部と電気的な接続をするための電極４、フォトダイオード群やマイクロレンズ群、或いはＩＣチップなどからなる機能素子５、電極４と機能素子５とを電気的に接続するための配線回路８等が配された半導体装置を示している。
本例においては、基板２の厚さは２００μｍであり、また、電極４及び配線回路８はアルミニウム（Ａｌ）金属からなっている。また、電極４は、１００μｍ×１００μｍの正方形である。
図６（ａ）には、通常の製造工程プロセスが終了して完成した、ガラスやセラミック材料からなる基板２、外部と電気的な接続をするための電極４、フォトダイオード群やマイクロレンズ群、或いはＩＣチップなどからなる機能素子５、電極４と機能素子５とを電気的に接続するための配線回路８等が配された半導体装置を示している。
本例においては、基板２の厚さは２００μｍであり、また、電極４及び配線回路８はアルミニウム（Ａｌ）金属からなっている。また、電極４は、１００μｍ×１００μｍの正方形である。
まず、図６（ｂ）に示すように、機能素子５等が配されている一方の面２ａと他方の面２ｂとの間において、他方の面２ｂ上の電極４に対向する位置から、電極４の裏面（つまり、電極４の一方の面２ａと重なり合っていた面）に達するまで、基板２を貫通する貫通孔３を形成する。この時、電極４の裏面の内の少なくとも一部が露呈部４ａとして、開口部３１から孔内に露呈するようにして、貫通孔３を形成する。
本例では、基板２をなす非導電材料の内、電極４が配された部分をエッチング処理によって除去することにより、孔径８０μｍ、深さ２００μｍの微細な孔である貫通孔３を形成した。
（ロ）工程Ｂ
次いで、図６（ｃ）に示すように、貫通孔３内の側面３ａ、及び電極４の露呈部４ａを覆うようにして、金属材料からなる導電部１６のシード層を形成する。本例では、前記シード層をなす金属材料として、側面３ａと接する外側にＣｒを、内面側にＣｕを用い、スパッタ法によって形成したが、その他、ＭＯＣＶＤ、無電解めっき等によって形成しても良い。これにより、貫通孔３内の側面３ａ及び電極４の露呈部４ａは、前記シード層によって被覆される。そして、上記シード層の内面側にＣｕをめっき処理することにより、導電部１６が形成される。
なお、本例では、導電部１６が、露呈部４ａ及び側面３ａ全体を被覆するようにして形成された例を説明しているが、導電部１６は、基板２の一方の面２ａと他方の面２ｂとの間で連なって配され、電極４と電気的に接続されていれば良く、例えば、側面３ａの表面に線状に形成された導電部であっても良い。
次いで、図６（ｃ）に示すように、貫通孔３内の側面３ａ、及び電極４の露呈部４ａを覆うようにして、金属材料からなる導電部１６のシード層を形成する。本例では、前記シード層をなす金属材料として、側面３ａと接する外側にＣｒを、内面側にＣｕを用い、スパッタ法によって形成したが、その他、ＭＯＣＶＤ、無電解めっき等によって形成しても良い。これにより、貫通孔３内の側面３ａ及び電極４の露呈部４ａは、前記シード層によって被覆される。そして、上記シード層の内面側にＣｕをめっき処理することにより、導電部１６が形成される。
なお、本例では、導電部１６が、露呈部４ａ及び側面３ａ全体を被覆するようにして形成された例を説明しているが、導電部１６は、基板２の一方の面２ａと他方の面２ｂとの間で連なって配され、電極４と電気的に接続されていれば良く、例えば、側面３ａの表面に線状に形成された導電部であっても良い。
（ハ）工程Ｃ
次いで、図６（ｄ）に示すように、貫通孔３内に形成された導電部１６の内面側を、樹脂材料で覆うようにして補強材１７を形成する。本例で説明する補強材１７は、樹脂材料として、熱硬化性エポキシ樹脂を用いるとともに、他方の面２ｂに向けて開口部１７ａを有して形成されている。
補強材１７を形成する方法としては、例えば、導電部１６を形成した基板２上に、真空印刷法によって無溶剤性樹脂等の樹脂材料を印刷することにより、貫通孔３内の導電部１６内面へ樹脂を押し込む方法を用いれば良い。
また、ノズルを用い、貫通孔３内の導電部１６内面に、樹脂を直接塗布する方法を用いれば、樹脂材料を適量だけ塗布し、基板２ごと減圧することによって補強材１７を形成することができる。
次いで、図６（ｄ）に示すように、貫通孔３内に形成された導電部１６の内面側を、樹脂材料で覆うようにして補強材１７を形成する。本例で説明する補強材１７は、樹脂材料として、熱硬化性エポキシ樹脂を用いるとともに、他方の面２ｂに向けて開口部１７ａを有して形成されている。
補強材１７を形成する方法としては、例えば、導電部１６を形成した基板２上に、真空印刷法によって無溶剤性樹脂等の樹脂材料を印刷することにより、貫通孔３内の導電部１６内面へ樹脂を押し込む方法を用いれば良い。
また、ノズルを用い、貫通孔３内の導電部１６内面に、樹脂を直接塗布する方法を用いれば、樹脂材料を適量だけ塗布し、基板２ごと減圧することによって補強材１７を形成することができる。
上述した各工程により、本実施形態の半導体装置１０を効率良く製造することができる。
なお、本例では、電極４の大きさ及び形状を１００μｍ角の正方形としたが、電極４の形状はこれに限定されず、円形、楕円形、三角形、矩形などいかなる形状でもよく、その大きさも電気的配線に用いる電極としての機能が保持できれば、如何なる大きさでも良い。更に、電極４及び配線回路８の材質も、本例ではＡｌとしているが、これには限定されず、銅（Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）など、他の如何なる配線材料であってもよい。
また、本例では、貫通孔３の直径を８０μｍの円形として形成しているが、これには限定されず、貫通孔３と電極４との接触面全体が、電極４の内部に位置するような大きさであれば如何なる大きさでもよく、その形状も円形のみならず楕円形、四角形、三角形、矩形など如何なる形状でもよい。
また、本実施形態の半導体装置の製造方法では、基板２の材質にシリコン（Ｓｉ）等からなる半導体ウェハを用いた半導体基板を例として説明しているが、この場合には、上述したように半導体基板１２に形成された貫通孔３内の側面３ａに、例えばＳｉＮやＳｉＯ２等からなる絶縁部９を形成することができる（図４参照）。該絶縁部９の側面、及び電極４の露呈部４ａを覆うようにして導電部１６を形成することにより、半導体基板１２と導電部１６とを電気的に絶縁することができる。
半導体基板１２への貫通孔３及び絶縁部９の形成については、従来から行われている方法を用いることができる。
なお、基板にガラス材等の非導電性材料を用いた場合には、絶縁部９を形成する必要は無い。
半導体基板１２への貫通孔３及び絶縁部９の形成については、従来から行われている方法を用いることができる。
なお、基板にガラス材等の非導電性材料を用いた場合には、絶縁部９を形成する必要は無い。
また、本例では、補強材１７の材質として樹脂材料を用いているが、これには限定されず、補強材１７の材質として、応力緩和作用を有する金属材料を用いても良い。
以上、説明したように、本実施形態の半導体装置１０によれば、基板２の一方の面２ａに配され、該面内にある機能素子５と電気的に接続された電極４と、基板２の他方の面２ｂから、一方の面２ａに配された電極４が露呈するように、基板２内に開けられた貫通孔３と、該貫通孔３内の側面３ａ及び電極４の露呈部４ａを覆うように配され、電極４と電気的に接続された導電部１６と、該導電部１６に接するように配された補強材１７とを具備した構成としている。
また、本実施形態の半導体装置１０の製造方法によれば、基板２の他方の面２ｂから、一方の面２ａに配された電極４が露呈するようにして、基板２内に貫通孔３を形成する工程Ａと、貫通孔３内の側面３ａ及び電極４の露呈部４ａを覆うようにして、電極４と電気的に接続するように導電部１６を形成する工程Ｂと、導電部１６を覆うようにして補強材１７を形成する工程Ｃと、を少なくとも具備してなる。
これにより、半導体装置１０が熱サイクルや高温環境下において使用される場合であっても、基板２をなす材料と電極４及び導電部１６をなす材料との間の熱膨張係数の差に起因して生じる熱ひずみに対して応力を緩和することができ、電極の破断等が生じることが無い。
また、補強材１７によって導電部１６が覆われることにより、該導電部１６の酸化や変形、劣化を防止することができる。
また、貫通孔内におけるボイドやシーム等が生じることに伴うめっき液の残留や、該残留液が熱プロセスを含む工程において急激に気化し、電極や基板を破壊するのを防止することができる。
従って、導電部１６と電極４との間の電気的な接続不良や、基板２の破壊等を生じることが無く、信頼性の高い半導体装置１０を得ることができる。
また、本実施形態の半導体装置１０の製造方法によれば、基板２の他方の面２ｂから、一方の面２ａに配された電極４が露呈するようにして、基板２内に貫通孔３を形成する工程Ａと、貫通孔３内の側面３ａ及び電極４の露呈部４ａを覆うようにして、電極４と電気的に接続するように導電部１６を形成する工程Ｂと、導電部１６を覆うようにして補強材１７を形成する工程Ｃと、を少なくとも具備してなる。
これにより、半導体装置１０が熱サイクルや高温環境下において使用される場合であっても、基板２をなす材料と電極４及び導電部１６をなす材料との間の熱膨張係数の差に起因して生じる熱ひずみに対して応力を緩和することができ、電極の破断等が生じることが無い。
また、補強材１７によって導電部１６が覆われることにより、該導電部１６の酸化や変形、劣化を防止することができる。
また、貫通孔内におけるボイドやシーム等が生じることに伴うめっき液の残留や、該残留液が熱プロセスを含む工程において急激に気化し、電極や基板を破壊するのを防止することができる。
従って、導電部１６と電極４との間の電気的な接続不良や、基板２の破壊等を生じることが無く、信頼性の高い半導体装置１０を得ることができる。
なお、本実施形態の半導体装置では、図１に示すような、導電部１６及び補強材１７の全体が貫通孔３内に収容されている例を説明しているが、図２に示す例のように、導電部が、基板２の他方の面２ｂ上まで延設されてなる半導体装置としても良い。図示例では、導電部２６が、他方の面２ｂ上に、延設部２６ａ、２６ｂとして延設されている。このような構成とすることにより、他方の面２ｂ側の配線も一括して形成することができ、製造工程の削減が可能となる。
また、図５に示す例のように、補強材５７を、導電部５６の延設された少なくとも一部を覆うように配した構成としても良い。図示例では、導電部５６が、他方の面２ｂ上に、延設部５６ａ、５６ｂとして延設されているとともに、補強材５７が、他方の面２ｂ上に、被覆部５７ａ、５７ｂとして延設され、該被覆部５７ａ、５７ｂが、それぞれ前記延設部５６ａ、５６ｂを覆うようにして形成されている。このような構成とすることにより、補強材が、後述するバンプを形成するためのオーバーコート層を兼ねることができる。
また、図５に示す例のように、補強材５７を、導電部５６の延設された少なくとも一部を覆うように配した構成としても良い。図示例では、導電部５６が、他方の面２ｂ上に、延設部５６ａ、５６ｂとして延設されているとともに、補強材５７が、他方の面２ｂ上に、被覆部５７ａ、５７ｂとして延設され、該被覆部５７ａ、５７ｂが、それぞれ前記延設部５６ａ、５６ｂを覆うようにして形成されている。このような構成とすることにより、補強材が、後述するバンプを形成するためのオーバーコート層を兼ねることができる。
図２及び図５に示すような、基板２の何れかの面上に導電部が延設された半導体装置を製造する場合には、導電部２６（５６）を形成する工程を、貫通孔３の側面３ａ及び電極４の露呈部４ａとともに、他方の面２ｂ上まで、導電部の延設部２６ａ、２６ｂ（５６ａ、５６ｂ）が覆うように設ける方法とすれば良い。
また、本実施形態の半導体装置は、図５に示すように、基板２の表面に補強材５７を延設することによって、導電部５６や配線回路８を保護するためのオーバーコート層（被覆部５７ａ、５７ｂ）を配する際、導電部５６の内面を補強材５７で覆いながら、該補強材５７が延設された被覆部５７ａ、５７ｂをオーバーコート層として一体成形することができ、作業工程の削減が可能となる。
この際、被覆部の一部に、導電部５６ａが覗き込むことができるような開口部５７ｃを設けることにより、この開口部５７ｃに半田バンプ５８を設けることもできる。つまり、補強材５７と被覆部５７ａ、５７ｂとを一体として形成することにより、従来は別体として設ける必要があったオーバーコート層を一緒に成形するので、密着性が向上するともに、工程が削減されて低コスト化が実現できる。また、この場合には、導電部５６を覆う材料と、基板２の表面をオーバーコートする材料が同一材料であり、且つ継ぎ目の無い連続体として形成されるため、密着性の点で優れ、例えば、吸湿、高温環境等において生じるオーバーコート層の剥がれ等を防止することができる。
また、補強材５７とオーバーコート層となる被覆部５７ａ、５７ｂとを一体成形する場合、材料に感光性樹脂を用いれば、基板２表面の配線に合わせ、高精度のパターン形状を有した被覆部５７ａ、５７ｂを形成することができる。
この際、被覆部の一部に、導電部５６ａが覗き込むことができるような開口部５７ｃを設けることにより、この開口部５７ｃに半田バンプ５８を設けることもできる。つまり、補強材５７と被覆部５７ａ、５７ｂとを一体として形成することにより、従来は別体として設ける必要があったオーバーコート層を一緒に成形するので、密着性が向上するともに、工程が削減されて低コスト化が実現できる。また、この場合には、導電部５６を覆う材料と、基板２の表面をオーバーコートする材料が同一材料であり、且つ継ぎ目の無い連続体として形成されるため、密着性の点で優れ、例えば、吸湿、高温環境等において生じるオーバーコート層の剥がれ等を防止することができる。
また、補強材５７とオーバーコート層となる被覆部５７ａ、５７ｂとを一体成形する場合、材料に感光性樹脂を用いれば、基板２表面の配線に合わせ、高精度のパターン形状を有した被覆部５７ａ、５７ｂを形成することができる。
また、本実施形態の半導体装置は、基板上において電極が配されていない位置に貫通孔を設けた場合であっても、貫通孔の側面のみを覆うように導電部を配し、該導電部を覆って接するように補強材を配した構成とすることにより、上述の効果が得られる。
以下、本発明に係る半導体装置の実施例について、図７〜８を用いて説明する。
［作製工程］
基板として、厚さが２００μｍ、大きさが６インチ（直径１５０ｍｍの円）のシリコン半導体基板を用い、基板の一方の面に電極、機能素子及び配線回路（図示略）を配した。電極として、Ａｌパッドを用いた。
そして、基板の他方の面から一方の面に配した電極が露呈するようにして、基板内に孔径が８０μｍの貫通孔を、ＤＲＩＥ（エッチング処理）によって形成した。貫通孔内の側面には、図示略の絶縁部として、ＳｉＯ２の被膜を形成した。
そして、貫通孔内の側面及び電極の露呈部を覆うようにしてシード層（Ｃｒ）及び銅材料を配することにより導電部を形成した後、導電部の内面に熱硬化性エポキシ樹脂を充填するように埋設して補強材を形成し、本発明に係る半導体装置（実施例）を得た（図８（ａ）参照）。
基板として、厚さが２００μｍ、大きさが６インチ（直径１５０ｍｍの円）のシリコン半導体基板を用い、基板の一方の面に電極、機能素子及び配線回路（図示略）を配した。電極として、Ａｌパッドを用いた。
そして、基板の他方の面から一方の面に配した電極が露呈するようにして、基板内に孔径が８０μｍの貫通孔を、ＤＲＩＥ（エッチング処理）によって形成した。貫通孔内の側面には、図示略の絶縁部として、ＳｉＯ２の被膜を形成した。
そして、貫通孔内の側面及び電極の露呈部を覆うようにしてシード層（Ｃｒ）及び銅材料を配することにより導電部を形成した後、導電部の内面に熱硬化性エポキシ樹脂を充填するように埋設して補強材を形成し、本発明に係る半導体装置（実施例）を得た（図８（ａ）参照）。
また、上述同様にして、貫通孔を基板内に形成した後、貫通孔内の側面及び電極の露呈部を覆うようにして、電極と電気的に接続するように導電部を形成して該導電部の内面側に空間を有した状態とし、従来の半導体装置（比較例）を得た（図７（ａ）参照）。
［評価試験］
上述の各サンプルを、実施例ｎ＝２６０、比較例ｎ＝１００の数量で用い、−４０℃：３０分、１２５℃：３０分の計１時間を１サイクルとして、熱サイクル試験を計１００サイクル：１００時間行った。
熱サイクル試験終了後、各サンプルの電極の破断の有無を、顕微鏡で観察、確認した。
上述の各サンプルを、実施例ｎ＝２６０、比較例ｎ＝１００の数量で用い、−４０℃：３０分、１２５℃：３０分の計１時間を１サイクルとして、熱サイクル試験を計１００サイクル：１００時間行った。
熱サイクル試験終了後、各サンプルの電極の破断の有無を、顕微鏡で観察、確認した。
［評価結果］
図８（ｃ）に示すように、本発明に係る半導体装置は、上記条件の熱サイクル試験を行った場合であっても電極の破断等が発生せず、初期状態（図８（ｂ）参照）に対して変化が見られなかった。実施例のサンプル２６０台中、電極の破断が生じたサンプルは無かった。
図８（ｃ）に示すように、本発明に係る半導体装置は、上記条件の熱サイクル試験を行った場合であっても電極の破断等が発生せず、初期状態（図８（ｂ）参照）に対して変化が見られなかった。実施例のサンプル２６０台中、電極の破断が生じたサンプルは無かった。
一方、図７（ｃ）に示すように、従来の半導体装置は、上記条件の熱サイクル試験を行った後、比較例のサンプル１００台中、７８台に電極の破断が生じた。
図７（ｂ）に示す初期状態においては、電極面に破断は見られないが、熱サイクル試験後、図７（ｃ）に示すように、電極面に、貫通孔及び導電部に沿った円形の破断痕が生じている。また、図７（ｄ）の断面図に示すように、電極の導電部と接している部分と、基板に接触している部分とが完全に破断している。
図７（ｂ）に示す初期状態においては、電極面に破断は見られないが、熱サイクル試験後、図７（ｃ）に示すように、電極面に、貫通孔及び導電部に沿った円形の破断痕が生じている。また、図７（ｄ）の断面図に示すように、電極の導電部と接している部分と、基板に接触している部分とが完全に破断している。
以上の結果により、本発明に係る半導体装置が、熱サイクルや高温環境下において使用される場合であっても、基板材料と電極及び導電部材料との間の熱膨張係数の差に起因して生じる熱ひずみに対し、導電部の内面側の空間に、樹脂等の別材料による補強材を配することによって応力を緩和でき、電極の破断等が生じず、高い信頼性を有することが明らかとなった。
２、１２…基板、２ａ…一方の面、２ｂ…他方の面、３…貫通孔、３ａ…側面、４…電極、４ａ…露呈部、５…機能素子、１６、２６、３６、４６、５６…導電部、２６ａ、２６ｂ、５６ａ、５６ｂ…延設部、１７、２７、３７、４７、５７…補強材、２７ａ、２７ｂ、５７ａ、５７ｂ…被覆部、８…配線回路、９…絶縁部、１０、２０…半導体装置
Claims (6)
- 基板の一方の面に配され、該面内にある機能素子と電気的に接続された電極と、
前記基板の他方の面から一方の面に配した電極が露呈するように、基板内に開けられた貫通孔と、
前記貫通孔内の側面及び前記電極の露呈部を覆うように配され、前記電極と電気的に接続された導電部と、
前記導電部に接するように配された補強材と、
を具備し、
前記補強材は、前記導電部の内面を被覆して配した第一補強材、及び該第一補強材の内面を充填して配した第二補強材からなり、
前記第一補強材は、前記第二補強材よりも応力緩和作用の大きな材料からなることを特徴とする半導体装置。 - 前記導電部は、前記他方の面上まで延設されていることを特徴とする請求項１に記載の半導体装置。
- 前記補強材は、前記導電部の延設された少なくとも一部を覆うように配されていることを特徴とする請求項２に記載の半導体装置。
- 前記貫通孔内の側面と前記導電部との間に絶縁部を配したことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
- 基板の一方の面に配され、該面内にある機能素子と電気的に接続された電極と、前記基板の他方の面から一方の面に配した電極が露呈するように、基板内に開けられた貫通孔と、 前記貫通孔内の側面及び前記電極の露呈部を覆うように配され、前記電極と電気的に接続された導電部と、前記導電部に接するように配され、第一補強材及び第二補強材からなる補強材とを具備してなる半導体装置の製造方法であって、
前記基板の他方の面から一方の面に配した電極が露呈するように、基板内に貫通孔を形成する工程と、
前記貫通孔内の側面と及び前記電極の露呈部を覆うように、前記電極と電気的に接続するように導電部を形成する工程と、
前記導電部を被覆するように第二補強材よりも応力緩和作用の大きな材料からなる第一補強材を形成する工程と、
前記第一補強材の内面を充填するように第二補強材を形成する工程と、
を少なくとも具備してなることを特徴とする半導体装置の製造方法。 - 前記導電部を形成する工程は、前記貫通孔内の側面及び前記電極の露呈部とともに、前記他方の面上まで前記導電部が覆うように設けることを特徴とする請求項５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005287075A JP4593427B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005287075A JP4593427B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007096233A JP2007096233A (ja) | 2007-04-12 |
| JP4593427B2 true JP4593427B2 (ja) | 2010-12-08 |
Family
ID=37981517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005287075A Expired - Fee Related JP4593427B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4593427B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094235A (ja) * | 2007-10-05 | 2009-04-30 | Fujikura Ltd | 半導体装置及びその製造方法 |
| JP4794615B2 (ja) * | 2008-11-27 | 2011-10-19 | パナソニック株式会社 | 半導体装置 |
| JP5574639B2 (ja) | 2009-08-21 | 2014-08-20 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| DE102009049102B4 (de) | 2009-10-13 | 2012-10-04 | Austriamicrosystems Ag | Halbleiterbauelement mit Durchkontaktierung und Verfahren zur Herstellung einer Durchkontaktierung in einem Halbleiterbauelement |
| JP2010272893A (ja) * | 2010-08-25 | 2010-12-02 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP6225453B2 (ja) | 2012-05-24 | 2017-11-08 | 日亜化学工業株式会社 | 半導体装置 |
| US9099442B2 (en) | 2013-08-05 | 2015-08-04 | Micron Technology, Inc. | Conductive interconnect structures incorporating negative thermal expansion materials and associated systems, devices, and methods |
| JP6280012B2 (ja) * | 2014-09-29 | 2018-02-14 | 京セラ株式会社 | 試料保持具 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000357693A (ja) * | 1999-06-16 | 2000-12-26 | Nec Corp | 半導体装置および半導体基板貫通導体の形成方法 |
| JP2004128459A (ja) * | 2002-08-01 | 2004-04-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004153269A (ja) * | 2002-10-31 | 2004-05-27 | Hewlett-Packard Development Co Lp | 基板貫通の相互接続部を形成する方法 |
| JP2005019522A (ja) * | 2003-06-24 | 2005-01-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2006100435A (ja) * | 2004-09-28 | 2006-04-13 | Sharp Corp | 半導体装置およびその製造方法 |
-
2005
- 2005-09-30 JP JP2005287075A patent/JP4593427B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000357693A (ja) * | 1999-06-16 | 2000-12-26 | Nec Corp | 半導体装置および半導体基板貫通導体の形成方法 |
| JP2004128459A (ja) * | 2002-08-01 | 2004-04-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004153269A (ja) * | 2002-10-31 | 2004-05-27 | Hewlett-Packard Development Co Lp | 基板貫通の相互接続部を形成する方法 |
| JP2005019522A (ja) * | 2003-06-24 | 2005-01-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2006100435A (ja) * | 2004-09-28 | 2006-04-13 | Sharp Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007096233A (ja) | 2007-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4593427B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100658547B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4108643B2 (ja) | 配線基板及びそれを用いた半導体パッケージ | |
| JP4373866B2 (ja) | 半導体装置の製造方法 | |
| US9349673B2 (en) | Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus | |
| JP4504434B2 (ja) | 集積半導体装置 | |
| JP2007317979A (ja) | 半導体装置の製造方法 | |
| JP2005303258A (ja) | デバイス及びその製造方法 | |
| KR100754557B1 (ko) | 전자 장치의 제조 방법 | |
| JP2006351963A (ja) | 配線基板及びその製造方法 | |
| JP5026025B2 (ja) | 半導体装置 | |
| CN106206505B (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP2005333009A (ja) | 半導体装置 | |
| US20060017171A1 (en) | Formation method and structure of conductive bumps | |
| JP4663391B2 (ja) | 半導体チップの電極構造およびその形成方法ならびに半導体チップ | |
| JP2007221080A (ja) | 半導体装置およびその製造方法 | |
| CN110943067A (zh) | 半导体装置及其制造方法 | |
| JP5238206B2 (ja) | 配線基板、電子部品およびその製造方法 | |
| JP2010251687A (ja) | 半導体装置 | |
| JP5242070B2 (ja) | 貫通配線基板 | |
| JP2006295109A (ja) | 半導体装置とその製造方法 | |
| JP4845368B2 (ja) | 半導体装置及びその製造方法 | |
| JP4794527B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007234660A (ja) | 配線基板および配線基板の製造方法 | |
| JP4663510B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4593427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |