JP3999710B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3999710B2 JP3999710B2 JP2003174015A JP2003174015A JP3999710B2 JP 3999710 B2 JP3999710 B2 JP 3999710B2 JP 2003174015 A JP2003174015 A JP 2003174015A JP 2003174015 A JP2003174015 A JP 2003174015A JP 3999710 B2 JP3999710 B2 JP 3999710B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- photosensitive resin
- semiconductor substrate
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 104
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims description 101
- 229920005989 resin Polymers 0.000 claims description 47
- 239000011347 resin Substances 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 14
- 238000005498 polishing Methods 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 229920002050 silicone resin Polymers 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 229920001296 polysiloxane Polymers 0.000 description 46
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 43
- 238000007747 plating Methods 0.000 description 8
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 238000007664 blowing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- LZCLXQDLBQLTDK-UHFFFAOYSA-N ethyl 2-hydroxypropanoate Chemical compound CCOC(=O)C(C)O LZCLXQDLBQLTDK-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 229940116333 ethyl lactate Drugs 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/136—Coating process making radiation sensitive element
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Die Bonding (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップの組立てに関し、特に半導体チップのビアホールに樹脂を埋め込むことにより、組立て時の不良を防止する事を特徴とする半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来から、電界効果トランジスタ（以下ＦＥＴと記載）あるいはヘテロバイポーラトランジスタ（以下ＨＢＴと記載）等の化合物半導体装置は、携帯電話機の部品の一つである送信用高出力電力増幅器に使用されており、高出力、高利得かつ低歪みの優れた特性が求められている。この要求に対応するため、特に高い利得を得るために、ＦＥＴ等の半導体素子の高性能化とともに、半導体装置の製造工程において、グラウンド配線をチップ上の電極パッドからワイヤーで引き出すのではなく、チップを貫通したビアホールを通じて裏面から引き出している。この技術を用いて増幅用のＦＥＴのソース電極をグラウンド接地した場合、寄生ソースインダクタンスを大幅に低減することができ、パワーアンプの利得を上げることができる。
【０００３】
以下、ビアホール構造を有する半導体装置の製造方法について図５に示す断面図に沿って説明する。
まず、１０ａに示されるように、ＦＥＴや抵抗、キャパシタ、インダクタによる回路が形成されたＧａＡｓ基板１００表面に、ビアホール形成用の穴１１０を約１５０μｍの深さで形成する。そして、ＧａＡｓ基板１００表面に形成された電極の一部およびビアホール形成用の穴１１０にＡｕメッキ１２０を形成した後、最表面に保護膜１３０を形成する。このとき、ビアホール形成用の穴１１０は、プロセスの簡便性の点から、回路が形成されたＧａＡｓ基板１００表面に形成される方が裏面に形成されるより有利である。
【０００４】
次に、１０ｂに示されるように、ＧａＡｓ基板１００を研磨して約１００μｍに薄膜化することによりビアホール形成用の穴１１０を貫通させ、ビアホール１４０を形成する。そして、ＧａＡｓ基板１００裏面にＣｒおよびＡｕの積層金属を蒸着し、裏面電極１５０を形成する。そして、図示していないが、ＧａＡｓ基板１００をチップ状にダイシングする。
【０００５】
次に、１０ｃに示されるように、ＡｇペーストあるいはＡｕＳｎペーストである接着用金属１７０を介してチップを組立て用基板１６０上にダイスボンドする。
【０００６】
ところで、上記半導体装置の製造方法に含まれるチップをダイスボンドする工程において、接着用金属１７０がビアホール１４０から吹き出し、チップ表面の回路を汚染してしまう。
【０００７】
このような問題を解決するための先行技術として、「半導体装置の製造方法」（特許文献１参照）が開示されている。この文献によれば、半導体装置の製造方法の１０ａに示される工程において、光硬化性樹脂をビアホール形成用の穴１１０に埋め込み、１０ｂに示される工程において、ＧａＡｓ基板１００裏面のビアホール開口部を含む全面に裏面電極を形成し、光硬化性樹脂を有機溶剤で除去することにより、ＧａＡｓ基板１００裏面のビアホール開口部を裏面電極で覆い、ダイスボンド時の接着用金属１７０の吹き出しを防止している。
【０００８】
【特許文献１】
特開２００１−１１０８９７号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置の製造方法において、光硬化性樹脂を有機溶剤で除去する際に、ＧａＡｓ基板を有機溶剤に浸し、乾燥させるが、ＧａＡｓ基板が薄膜化されているため、ＧａＡｓ基板の取り扱いが難しく、ＧａＡｓ基板が割れてしまうという問題がある。また、従来の半導体装置の製造方法において、裏面電極により接着用金属の吹き出しを防止するが、裏面電極が薄いとビアホール開口部を覆うのに不十分で裏面電極に穴が開き、ダイスボンド時に接着用金属が吹き出し、また、裏面電極が厚いと、ダイシングが困難になるという問題がある。また更に、従来の半導体装置の製造方法において、光硬化性樹脂はビアホール内にのみ埋め込まれているため、ＧａＡｓ基板表面のビアホール開口部は光硬化性樹脂で完全に覆われておらず、ビアホールの側壁のメッキと光硬化性樹脂との密着が悪いと、裏面電極の蒸着時にチップの表面への吹き出しが発生するという問題がある。
【００１０】
そこで、本発明は、かかる問題点に鑑み、接着用金属の吹き上がりが無く、かつ、組立て不良を防止することができる半導体装置、およびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、表面から裏面へ貫通するビアホールを具備する半導体基板を備えた半導体装置であって、前記半導体基板の表面に形成された電極の一部は前記ビアホールを介して半導体基板の裏面に達し、前記半導体基板の表面のビアホール開口部を完全に覆うように前記ビアホールの内部には感光性樹脂が埋め込まれていることを特徴とする。ここで、前記感光性樹脂の主成分はシリコーン樹脂あるいはエポキシ樹脂であってもよいし、前記感光性樹脂の粘度は２５℃において７０〜６００ｍＰａ・ｓであってもよい。
【００１２】
これによって、半導体基板のビアホールには感光性樹脂が埋め込まれ、また、その感光性樹脂を除去しないので、接着用金属の吹き上がりが無く、かつ、組立て不良を防止することができる半導体装置を実現することができるという効果が発揮される。
【００１３】
また、前記感光性樹脂はビアホール深さより浅く埋め込まれていてもよい。
これによって、ビアホール形成のために半導体基板を研磨する際に、感光性樹脂は影響しないので、歩留まり等の損害を大幅に軽減し、低コストの半導体装置を実現することができるという効果が発揮される。
【００１４】
また、本発明は、表面から裏面へ貫通するビアホールを具備する半導体基板と、前記半導体基板の裏面と接着用金属を介して接合する組立て用基板とを備えた半導体装置の製造方法であって、前記半導体基板を回転させるとともに、ビアホール形成用の穴が形成された半導体基板の表面に感光性樹脂を塗布し、前記ビアホール形成用の穴の開口部を完全に覆うようにビアホール形成用の穴の内部に感光性樹脂を埋め込む感光性樹脂埋め込み工程と、前記半導体基板を回転させ、前記半導体基板の表面の感光性樹脂を平坦化させる感光性樹脂平坦化工程と、前記半導体基板の裏面を前記ビアホール形成用の穴が現れるまで研磨し、ビアホールを形成するビアホール形成工程と、半導体基板に裏面電極を形成する裏面電極形成工程と、半導体基板をチップ単位に分割し、前記チップ単位に分割された半導体基板を組立て用基板に接着用金属を介して載置する載置工程とを含むことを特徴とする半導体装置の製造方法とすることもできる。ここで、前記感光性樹脂埋め込み工程において、シリコーン樹脂あるいはエポキシ樹脂を主成分とする感光性樹脂を塗布してもよいし、前記裏面電極形成工程において、ＣｒおよびＡｕの積層金属からなる裏面電極を形成してもよいし、前記接着用金属がＡｇペーストあるいはＡｕＳｎペーストであり、前記載置工程において、ＡｇペーストあるいはＡｕＳｎペーストを介してチップを組立て用基板に載置してもよい。また、前記感光性樹脂埋め込み工程において、半導体基板を２００〜９００ｒｐｍで回転させ、前記感光性樹脂平坦化工程において、感光性樹脂の表面膜厚が４〜１０μｍになるように半導体基板を回転させてもよいし、前記感光性樹脂埋め込み工程において、粘度が２５℃において７０〜６００ｍＰａ・ｓである感光性樹脂を塗布してもよい。
【００１５】
これによって、チップを組立て用基板に載置する際に接着用金属の吹き出しがなく、また、感光性樹脂を除去する工程を加える必要がないので、接着用金属の吹き上がりが無く、かつ、組立て不良を防止することができる半導体装置の製造方法を実現することができるという効果が発揮される。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態おける半導体装置について、図面を参照しながら説明する。
図１は、本発明の実施の形態における半導体装置の概略断面図を示す。
【００１７】
本実施の形態の半導体装置は、接着用金属の吹き上がりが無く、かつ、組立て不良を防止する半導体装置を実現することを目的とするものであって、半導体基板であるＧａＡｓ基板２００と、半導体素子２１０と、ＧａＡｓ基板２００の表面から裏面まで貫通する直径７０μｍφのビアホール２２０と、ビアホール２２０を介してソース電極２１２をＧａＡｓ基板２００裏面に接地するＡｕメッキ２３０と、ＣｒおよびＡｕの積層金属からなる裏面電極２４０と、保護膜２５０と、ＧａＡｓ基板２００表面のビアホール２２０近傍において４〜１０μｍの膜厚で形成され、ビアホール２２０内において約３０μｍの深さで埋め込まれ、ダイスボンド時の吹き上がりを防止するネガ型の感光性シリコーンレジスト２６０と、リードフレームである組立て用基板２７０と、組立て用基板２７０とＧａＡｓ基板２００とを接着するＡｇペーストもしくはＡｕＳｎペーストである接着用金属２８０とから構成される。なお、ＧａＡｓ基板２００は、他の半導体基板、例えば、ＩｎＰ基板、ＧａＮ基板、化合物半導体基板あるいはＳｉ基板であってもよい。また、Ａｕメッキ２３０はソース電極２１２をＧａＡｓ基板２００裏面に接地するとしたが、Ａｕメッキ２３０はＧａＡｓ基板２００表面に形成された他の電極をＧａＡｓ基板２００裏面に接地してもよいし、また、複数の電極をＧａＡｓ基板２００裏面に接地してもよい。
【００１８】
ここで、半導体素子２１０は、バイポーラトランジスタ、ＦＥＴあるいはＨＢＴ等の３端子素子であり、素子領域２１１と、ソース電極２１２と、ゲート電極２１３と、ドレイン電極２１４とから構成される。なお、半導体素子２１０は、３端子素子であるとしたが、レーザダイオード、整流ダイオードあるいは抵抗等の２端子の素子、又は多数の端子の素子であってもよいし、複数の半導体素子からなる集積回路、インダクタやキャパシタを含むアナログ集積回路もしくはマイクロ波集積回路であってもよい。
【００１９】
また、感光性シリコーンレジスト２６０は、信越化学工業社製シロキサン樹脂を主成分としたシリコーン樹脂（製品名：ＳＩＮＲ−３１７０−７．０若しくはＳＩＮＲ−７１７０Ｌ−７．０）である。なお、感光性シリコーンレジスト２６０は、エポキシ樹脂を主成分とした紫外線硬化樹脂であってもよい。また、感光性シリコーンレジスト２６０は、ポジ型であってもよい。
【００２０】
次に、以上のような構造を有する半導体装置の製造方法について図２に示す断面図および図３に示すフローチャートに沿って説明する。なお、図１と同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
【００２１】
まず、３０ａに示されるように、半導体素子（図外）が形成されたＧａＡｓ基板２００表面に、１５０μｍの深さでビアホール形成用の穴３１０を形成した後、ＧａＡｓ基板２００表面に形成された電極の一部およびビアホール形成用の穴３１０にＡｕメッキ２３０を形成する（ステップＳ４００）。そして、半導体素子およびＡｕメッキ２３０を覆う保護膜２５０を形成する（ステップＳ４１０）。そして、スピンコートを用いてＧａＡｓ基板２００を約７５０ｒｐｍの低速で回転させ、ビアホール形成用の穴３１０が形成されたＧａＡｓ基板２００表面に感光性シリコーンレジスト２６０を塗布した後、約１分ＧａＡｓ基板２００を回転させ、ビアホール形成用の穴３１０に感光性シリコーンレジスト２６０を約３０μｍの深さで埋め込む（ステップＳ４２０）。そして、更にＧａＡｓ基板２００を約３０００ｒｐｍで２０秒回転させ、感光性シリコーンレジスト２６０をＧａＡｓ基板２００表面に約７μｍの膜厚で平坦化させる（ステップＳ４３０）。このとき、ビアホール形成用の穴３１０には約３０μｍの深さで感光性シリコーンレジスト２６０が埋め込まれるので、ビアホール形成用の穴３１０内部には、感光性シリコーンレジスト２６０の底面から約１２０μｍの深さを有する空洞３２０が出来る。なお、感光性シリコーンレジスト２６０を平坦化させる際に、ＧａＡｓ基板２００を３０００ｒｐｍで２０秒回転させたが、面内均一性の良い４〜１０μｍの膜厚の感光性シリコーンレジスト２６０がＧａＡｓ基板２００表面に形成されればそれに限られず、他の回転数および時間でＧａＡｓ基板２００を回転させてもよい。また、ビアホール形成用の穴３１０に感光性シリコーンレジスト２６０を埋め込む際に、ＧａＡｓ基板２００を約７５０ｒｐｍで回転させたが、２０μｍ以上の深さでビアホール形成用の穴３１０に感光性シリコーンレジスト２６０を埋め込むことができればそれにかぎられず、２００ｒｐｍ以上９００ｒｐｍ以内、更に望ましくは５００ｒｐｍ以上８００ｒｐｍ以内でＧａＡｓ基板２００を回転させてもよい。
【００２２】
次に、３０ｂに示されるように、感光性シリコーンレジスト２６０を露光および現像させ、ビアホール形成用の穴３１０の開口部を完全に覆うように感光性シリコーンレジスト２６０を残す（ステップＳ４４０）。このとき、ＧａＡｓ基板２００表面において感光性シリコーンレジスト２６０の膜厚は４〜１０μｍであるので、膜厚が厚くなり、現像が困難になるといったことが起こらない。なお、現像は、９０℃１２０秒でベーク後、ＩＰＡ（イソプロピルアルコール）あるいは乳酸エチルの現像液にディップさせることで行われる。そして、約２００℃で６０分ベークを行い、感光性シリコーンレジスト２６０を硬化させる（ステップＳ４５０）。なお、ベーク温度は低いため半導体素子の特性には温度の影響がない。
【００２３】
ここで、感光性シリコーンレジスト２６０の粘度が高過ぎる場合、感光性シリコーンレジスト２６０を現像させる際に、現像後もＧａＡｓ基板２００表面の電極部分等に感光性シリコーンレジスト２６０が残り、不良になり、また、ビアホール形成用の穴３１０に感光性シリコーンレジスト２６０を埋め込む際に、ビアホール形成用の穴３１０への感光性シリコーンレジスト２６０の埋め込みを十分出来ず、感光性シリコーンレジスト２６０でビアホール形成用の穴３１０を完全に塞げない。また一方、粘度が低過ぎる場合、感光性シリコーンレジスト２６０を平坦化させる際に、ＧａＡｓ基板２００表面の感光性シリコーンレジスト２６０の膜厚が薄くなるか若しくは無くなり、ビアホール形成用の穴３１０の開口部を十分に覆えず、また、ビアホール形成用の穴３１０に感光性シリコーンレジスト２６０を埋め込む際に、感光性シリコーンレジスト２６０がビアホール形成用の穴３１０を充填し、空洞３２０ができない。よって、２５℃における感光性シリコーンレジスト２６０の粘度を４５０ｍＰａ・ｓとした。なお、２５℃における感光性シリコーンレジスト２６０の粘度は、７０〜６００ｍＰａ・ｓであってもよい。
【００２４】
次に、３０ｃに示されるように、ＧａＡｓ基板２００を約１００μｍ位まで研磨して、約１００μｍに薄膜化することによりビアホール形成用の穴３１０を貫通させ、ビアホール２２０を形成する（ステップS４６０）。そして、ＧａＡｓ基板２００裏面にＣｒおよびＡｕの積層金属を蒸着し、裏面電極２４０を形成する（ステップＳ４７０）。そして、図示していないが、ＧａＡｓ基板２００をチップ状にダイシングする（ステップＳ４８０）。
【００２５】
次に、３０ｄに示されるように、予め接着用金属２８０が付された組立て用基板２７０にチップをダイスボンドさせる（ステップＳ４９０）。このとき、接着用金属２８０がチップにより抑えつけられ、ビアホール２２０内に侵入するが、感光性シリコーンレジスト２６０底面とＧａＡｓ基板２００裏面とは約７０μｍの差があるため、空洞３２０の部分まで侵入した後停止し、接着用金属２８０はチップ表面まで吹き出してこない。
【００２６】
図４は、半導体装置の製造方法を示す図３のフローチャートのＳ４２０において回転数を変化させた時の、ビアホール形成用の穴３１０に埋め込まれた感光性シリコーンレジスト２６０の深さと回転数の関係をグラフに表したものである。
【００２７】
図４から、回転数が２００ｒｐｍ以上９００ｒｐｍ以内の時には、２０μｍ以下の深さを有する感光性シリコーンレジスト２６０が±３σ外にあり、更に、回転数が５００ｒｐｍ以上８００ｒｐｍ以内の時には、４０μｍ±２５％（１０μｍ）の範囲外の深さを有する感光性シリコーンレジスト２６０が±３σ外にあることがわかる。本発明はこのような結果を利用したものであり、接着用金属２８０の吹き出しを防止するためにはビアホール２２０内において２０μｍの深さを有する感光性シリコーンレジスト２６０が必要であり、更に４０μｍ±２５％（１０μｍ）の深さを有する感光性シリコーンレジスト２６０が望ましいことから、回転数を２００ｒｐｍ以上９００ｒｐｍ以内、更に望ましくは５００ｒｐｍ以上８００ｒｐｍ以内とした。
【００２８】
以上のように本実施の形態によれば、半導体装置はビアホール内部に感光性シリコーンレジストを備える。よって、チップを組立て用基板にダイスボンドする際に起こる接着用金属の吹き上がりを防止することができるので、本実施の形態の半導体装置は、接着用金属の吹き上がりが無い半導体装置およびその製造方法を実現することができる。
【００２９】
また、本実施の形態によれば、ビアホール内の感光性シリコーンレジストを除去しない。よって、感光性シリコーンレジストを除去する工程を必要としないので、本実施の形態の半導体装置は、組立て不良を防止することができる半導体装置およびその製造方法を実現することができる。
【００３０】
また、本実施の形態によれば、ビアホール形成用の穴に空洞が形成されるように感光性シリコーンレジストをビアホールに埋め込む。よって、感光性シリコーンレジストは感光性シリコーンレジストとＧａＡｓ基板との硬度差を起因とする研磨むら等のＧａＡｓ基板の研磨時に生じる悪影響を与えないので、本実施の形態の半導体装置は、歩留まり等の損害を大幅に軽減し、低コストの半導体装置およびその製造方法を実現することができる。
【００３１】
また、本実施の形態によれば、ＧａＡｓ基板表面のビアホール開口部は光硬化性樹脂で完全に覆われている。よって、ダイスボンド時の接着用金属の吹き上がりを完全に防止することができるので、本実施の形態の半導体装置は、接着用金属の吹き上がりが完全に無い半導体装置およびその製造方法を実現することができる
【００３２】
なお、本実施の形態において、組立て用基板としてリードフレームを例示し、チップをリードフレームにダイスボンドするとした。しかし、組立て用基板は実装基板であり、チップを実装基板に実装してもよい。
【００３３】
また、本実施の形態において、ビアホール形成用の穴に空洞が形成されるように感光性シリコーンレジストをビアホールに埋め込むとした。しかし、感光性シリコーンレジストが半導体基板を研磨する際に与える影響が許容範囲内にあればそれにかぎられず、ビアホール形成用の穴に感光性シリコーンレジストを充填してもよい。
【００３４】
【発明の効果】
以上の説明から明らかなように、本発明に係る半導体装置によれば、半導体基板のビアホール内には感光性樹脂が埋め込まれ、また、その感光性樹脂を除去しないので、接着用金属の吹き上がりが無く、かつ、組立て不良を防止することができる半導体装置およびその製造方法を実現できるという効果が奏される。
【００３５】
よって、本発明により接着用金属の吹き上がりを防止することができ、かつ、組立て不良を防止する半導体装置およびその製造方法を提供することが可能となり、実用的価値は極めて高い。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体装置の構造断面図である。
【図２】同実施の形態における半導体装置の製造方法を示す同半導体装置の構造断面図である。
【図３】同実施の形態における半導体装置の製造方法を示すフローチャートである。
【図４】図３のＳ４２０において、回転数を変化させた時のビアホール形成用の穴３１０の感光性シリコーンレジスト２６０の膜厚と回転数のグラフである。
【図５】従来のビアホール構造を有する半導体装置の製造方法を示す同半導体装置の構造断面図である。
【符号の説明】
１００、２００ ＧａＡｓ基板
１１０、３１０ ビアホール形成用の穴
１２０、２３０ Ａｕメッキ
１３０、２５０ 保護膜
１４０、２２０ ビアホール
１５０、２４０ 裏面電極
１６０、２７０ 組立て用基板
１７０、２８０ 接着用金属
２１０ 半導体素子
２１１ 素子領域
２１２ ソース電極
２１３ ゲート電極
２１４ ドレイン電極
２６０ 感光性シリコーンレジスト
３２０ 空洞
【発明の属する技術分野】
本発明は、半導体チップの組立てに関し、特に半導体チップのビアホールに樹脂を埋め込むことにより、組立て時の不良を防止する事を特徴とする半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来から、電界効果トランジスタ（以下ＦＥＴと記載）あるいはヘテロバイポーラトランジスタ（以下ＨＢＴと記載）等の化合物半導体装置は、携帯電話機の部品の一つである送信用高出力電力増幅器に使用されており、高出力、高利得かつ低歪みの優れた特性が求められている。この要求に対応するため、特に高い利得を得るために、ＦＥＴ等の半導体素子の高性能化とともに、半導体装置の製造工程において、グラウンド配線をチップ上の電極パッドからワイヤーで引き出すのではなく、チップを貫通したビアホールを通じて裏面から引き出している。この技術を用いて増幅用のＦＥＴのソース電極をグラウンド接地した場合、寄生ソースインダクタンスを大幅に低減することができ、パワーアンプの利得を上げることができる。
【０００３】
以下、ビアホール構造を有する半導体装置の製造方法について図５に示す断面図に沿って説明する。
まず、１０ａに示されるように、ＦＥＴや抵抗、キャパシタ、インダクタによる回路が形成されたＧａＡｓ基板１００表面に、ビアホール形成用の穴１１０を約１５０μｍの深さで形成する。そして、ＧａＡｓ基板１００表面に形成された電極の一部およびビアホール形成用の穴１１０にＡｕメッキ１２０を形成した後、最表面に保護膜１３０を形成する。このとき、ビアホール形成用の穴１１０は、プロセスの簡便性の点から、回路が形成されたＧａＡｓ基板１００表面に形成される方が裏面に形成されるより有利である。
【０００４】
次に、１０ｂに示されるように、ＧａＡｓ基板１００を研磨して約１００μｍに薄膜化することによりビアホール形成用の穴１１０を貫通させ、ビアホール１４０を形成する。そして、ＧａＡｓ基板１００裏面にＣｒおよびＡｕの積層金属を蒸着し、裏面電極１５０を形成する。そして、図示していないが、ＧａＡｓ基板１００をチップ状にダイシングする。
【０００５】
次に、１０ｃに示されるように、ＡｇペーストあるいはＡｕＳｎペーストである接着用金属１７０を介してチップを組立て用基板１６０上にダイスボンドする。
【０００６】
ところで、上記半導体装置の製造方法に含まれるチップをダイスボンドする工程において、接着用金属１７０がビアホール１４０から吹き出し、チップ表面の回路を汚染してしまう。
【０００７】
このような問題を解決するための先行技術として、「半導体装置の製造方法」（特許文献１参照）が開示されている。この文献によれば、半導体装置の製造方法の１０ａに示される工程において、光硬化性樹脂をビアホール形成用の穴１１０に埋め込み、１０ｂに示される工程において、ＧａＡｓ基板１００裏面のビアホール開口部を含む全面に裏面電極を形成し、光硬化性樹脂を有機溶剤で除去することにより、ＧａＡｓ基板１００裏面のビアホール開口部を裏面電極で覆い、ダイスボンド時の接着用金属１７０の吹き出しを防止している。
【０００８】
【特許文献１】
特開２００１−１１０８９７号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置の製造方法において、光硬化性樹脂を有機溶剤で除去する際に、ＧａＡｓ基板を有機溶剤に浸し、乾燥させるが、ＧａＡｓ基板が薄膜化されているため、ＧａＡｓ基板の取り扱いが難しく、ＧａＡｓ基板が割れてしまうという問題がある。また、従来の半導体装置の製造方法において、裏面電極により接着用金属の吹き出しを防止するが、裏面電極が薄いとビアホール開口部を覆うのに不十分で裏面電極に穴が開き、ダイスボンド時に接着用金属が吹き出し、また、裏面電極が厚いと、ダイシングが困難になるという問題がある。また更に、従来の半導体装置の製造方法において、光硬化性樹脂はビアホール内にのみ埋め込まれているため、ＧａＡｓ基板表面のビアホール開口部は光硬化性樹脂で完全に覆われておらず、ビアホールの側壁のメッキと光硬化性樹脂との密着が悪いと、裏面電極の蒸着時にチップの表面への吹き出しが発生するという問題がある。
【００１０】
そこで、本発明は、かかる問題点に鑑み、接着用金属の吹き上がりが無く、かつ、組立て不良を防止することができる半導体装置、およびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、表面から裏面へ貫通するビアホールを具備する半導体基板を備えた半導体装置であって、前記半導体基板の表面に形成された電極の一部は前記ビアホールを介して半導体基板の裏面に達し、前記半導体基板の表面のビアホール開口部を完全に覆うように前記ビアホールの内部には感光性樹脂が埋め込まれていることを特徴とする。ここで、前記感光性樹脂の主成分はシリコーン樹脂あるいはエポキシ樹脂であってもよいし、前記感光性樹脂の粘度は２５℃において７０〜６００ｍＰａ・ｓであってもよい。
【００１２】
これによって、半導体基板のビアホールには感光性樹脂が埋め込まれ、また、その感光性樹脂を除去しないので、接着用金属の吹き上がりが無く、かつ、組立て不良を防止することができる半導体装置を実現することができるという効果が発揮される。
【００１３】
また、前記感光性樹脂はビアホール深さより浅く埋め込まれていてもよい。
これによって、ビアホール形成のために半導体基板を研磨する際に、感光性樹脂は影響しないので、歩留まり等の損害を大幅に軽減し、低コストの半導体装置を実現することができるという効果が発揮される。
【００１４】
また、本発明は、表面から裏面へ貫通するビアホールを具備する半導体基板と、前記半導体基板の裏面と接着用金属を介して接合する組立て用基板とを備えた半導体装置の製造方法であって、前記半導体基板を回転させるとともに、ビアホール形成用の穴が形成された半導体基板の表面に感光性樹脂を塗布し、前記ビアホール形成用の穴の開口部を完全に覆うようにビアホール形成用の穴の内部に感光性樹脂を埋め込む感光性樹脂埋め込み工程と、前記半導体基板を回転させ、前記半導体基板の表面の感光性樹脂を平坦化させる感光性樹脂平坦化工程と、前記半導体基板の裏面を前記ビアホール形成用の穴が現れるまで研磨し、ビアホールを形成するビアホール形成工程と、半導体基板に裏面電極を形成する裏面電極形成工程と、半導体基板をチップ単位に分割し、前記チップ単位に分割された半導体基板を組立て用基板に接着用金属を介して載置する載置工程とを含むことを特徴とする半導体装置の製造方法とすることもできる。ここで、前記感光性樹脂埋め込み工程において、シリコーン樹脂あるいはエポキシ樹脂を主成分とする感光性樹脂を塗布してもよいし、前記裏面電極形成工程において、ＣｒおよびＡｕの積層金属からなる裏面電極を形成してもよいし、前記接着用金属がＡｇペーストあるいはＡｕＳｎペーストであり、前記載置工程において、ＡｇペーストあるいはＡｕＳｎペーストを介してチップを組立て用基板に載置してもよい。また、前記感光性樹脂埋め込み工程において、半導体基板を２００〜９００ｒｐｍで回転させ、前記感光性樹脂平坦化工程において、感光性樹脂の表面膜厚が４〜１０μｍになるように半導体基板を回転させてもよいし、前記感光性樹脂埋め込み工程において、粘度が２５℃において７０〜６００ｍＰａ・ｓである感光性樹脂を塗布してもよい。
【００１５】
これによって、チップを組立て用基板に載置する際に接着用金属の吹き出しがなく、また、感光性樹脂を除去する工程を加える必要がないので、接着用金属の吹き上がりが無く、かつ、組立て不良を防止することができる半導体装置の製造方法を実現することができるという効果が発揮される。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態おける半導体装置について、図面を参照しながら説明する。
図１は、本発明の実施の形態における半導体装置の概略断面図を示す。
【００１７】
本実施の形態の半導体装置は、接着用金属の吹き上がりが無く、かつ、組立て不良を防止する半導体装置を実現することを目的とするものであって、半導体基板であるＧａＡｓ基板２００と、半導体素子２１０と、ＧａＡｓ基板２００の表面から裏面まで貫通する直径７０μｍφのビアホール２２０と、ビアホール２２０を介してソース電極２１２をＧａＡｓ基板２００裏面に接地するＡｕメッキ２３０と、ＣｒおよびＡｕの積層金属からなる裏面電極２４０と、保護膜２５０と、ＧａＡｓ基板２００表面のビアホール２２０近傍において４〜１０μｍの膜厚で形成され、ビアホール２２０内において約３０μｍの深さで埋め込まれ、ダイスボンド時の吹き上がりを防止するネガ型の感光性シリコーンレジスト２６０と、リードフレームである組立て用基板２７０と、組立て用基板２７０とＧａＡｓ基板２００とを接着するＡｇペーストもしくはＡｕＳｎペーストである接着用金属２８０とから構成される。なお、ＧａＡｓ基板２００は、他の半導体基板、例えば、ＩｎＰ基板、ＧａＮ基板、化合物半導体基板あるいはＳｉ基板であってもよい。また、Ａｕメッキ２３０はソース電極２１２をＧａＡｓ基板２００裏面に接地するとしたが、Ａｕメッキ２３０はＧａＡｓ基板２００表面に形成された他の電極をＧａＡｓ基板２００裏面に接地してもよいし、また、複数の電極をＧａＡｓ基板２００裏面に接地してもよい。
【００１８】
ここで、半導体素子２１０は、バイポーラトランジスタ、ＦＥＴあるいはＨＢＴ等の３端子素子であり、素子領域２１１と、ソース電極２１２と、ゲート電極２１３と、ドレイン電極２１４とから構成される。なお、半導体素子２１０は、３端子素子であるとしたが、レーザダイオード、整流ダイオードあるいは抵抗等の２端子の素子、又は多数の端子の素子であってもよいし、複数の半導体素子からなる集積回路、インダクタやキャパシタを含むアナログ集積回路もしくはマイクロ波集積回路であってもよい。
【００１９】
また、感光性シリコーンレジスト２６０は、信越化学工業社製シロキサン樹脂を主成分としたシリコーン樹脂（製品名：ＳＩＮＲ−３１７０−７．０若しくはＳＩＮＲ−７１７０Ｌ−７．０）である。なお、感光性シリコーンレジスト２６０は、エポキシ樹脂を主成分とした紫外線硬化樹脂であってもよい。また、感光性シリコーンレジスト２６０は、ポジ型であってもよい。
【００２０】
次に、以上のような構造を有する半導体装置の製造方法について図２に示す断面図および図３に示すフローチャートに沿って説明する。なお、図１と同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
【００２１】
まず、３０ａに示されるように、半導体素子（図外）が形成されたＧａＡｓ基板２００表面に、１５０μｍの深さでビアホール形成用の穴３１０を形成した後、ＧａＡｓ基板２００表面に形成された電極の一部およびビアホール形成用の穴３１０にＡｕメッキ２３０を形成する（ステップＳ４００）。そして、半導体素子およびＡｕメッキ２３０を覆う保護膜２５０を形成する（ステップＳ４１０）。そして、スピンコートを用いてＧａＡｓ基板２００を約７５０ｒｐｍの低速で回転させ、ビアホール形成用の穴３１０が形成されたＧａＡｓ基板２００表面に感光性シリコーンレジスト２６０を塗布した後、約１分ＧａＡｓ基板２００を回転させ、ビアホール形成用の穴３１０に感光性シリコーンレジスト２６０を約３０μｍの深さで埋め込む（ステップＳ４２０）。そして、更にＧａＡｓ基板２００を約３０００ｒｐｍで２０秒回転させ、感光性シリコーンレジスト２６０をＧａＡｓ基板２００表面に約７μｍの膜厚で平坦化させる（ステップＳ４３０）。このとき、ビアホール形成用の穴３１０には約３０μｍの深さで感光性シリコーンレジスト２６０が埋め込まれるので、ビアホール形成用の穴３１０内部には、感光性シリコーンレジスト２６０の底面から約１２０μｍの深さを有する空洞３２０が出来る。なお、感光性シリコーンレジスト２６０を平坦化させる際に、ＧａＡｓ基板２００を３０００ｒｐｍで２０秒回転させたが、面内均一性の良い４〜１０μｍの膜厚の感光性シリコーンレジスト２６０がＧａＡｓ基板２００表面に形成されればそれに限られず、他の回転数および時間でＧａＡｓ基板２００を回転させてもよい。また、ビアホール形成用の穴３１０に感光性シリコーンレジスト２６０を埋め込む際に、ＧａＡｓ基板２００を約７５０ｒｐｍで回転させたが、２０μｍ以上の深さでビアホール形成用の穴３１０に感光性シリコーンレジスト２６０を埋め込むことができればそれにかぎられず、２００ｒｐｍ以上９００ｒｐｍ以内、更に望ましくは５００ｒｐｍ以上８００ｒｐｍ以内でＧａＡｓ基板２００を回転させてもよい。
【００２２】
次に、３０ｂに示されるように、感光性シリコーンレジスト２６０を露光および現像させ、ビアホール形成用の穴３１０の開口部を完全に覆うように感光性シリコーンレジスト２６０を残す（ステップＳ４４０）。このとき、ＧａＡｓ基板２００表面において感光性シリコーンレジスト２６０の膜厚は４〜１０μｍであるので、膜厚が厚くなり、現像が困難になるといったことが起こらない。なお、現像は、９０℃１２０秒でベーク後、ＩＰＡ（イソプロピルアルコール）あるいは乳酸エチルの現像液にディップさせることで行われる。そして、約２００℃で６０分ベークを行い、感光性シリコーンレジスト２６０を硬化させる（ステップＳ４５０）。なお、ベーク温度は低いため半導体素子の特性には温度の影響がない。
【００２３】
ここで、感光性シリコーンレジスト２６０の粘度が高過ぎる場合、感光性シリコーンレジスト２６０を現像させる際に、現像後もＧａＡｓ基板２００表面の電極部分等に感光性シリコーンレジスト２６０が残り、不良になり、また、ビアホール形成用の穴３１０に感光性シリコーンレジスト２６０を埋め込む際に、ビアホール形成用の穴３１０への感光性シリコーンレジスト２６０の埋め込みを十分出来ず、感光性シリコーンレジスト２６０でビアホール形成用の穴３１０を完全に塞げない。また一方、粘度が低過ぎる場合、感光性シリコーンレジスト２６０を平坦化させる際に、ＧａＡｓ基板２００表面の感光性シリコーンレジスト２６０の膜厚が薄くなるか若しくは無くなり、ビアホール形成用の穴３１０の開口部を十分に覆えず、また、ビアホール形成用の穴３１０に感光性シリコーンレジスト２６０を埋め込む際に、感光性シリコーンレジスト２６０がビアホール形成用の穴３１０を充填し、空洞３２０ができない。よって、２５℃における感光性シリコーンレジスト２６０の粘度を４５０ｍＰａ・ｓとした。なお、２５℃における感光性シリコーンレジスト２６０の粘度は、７０〜６００ｍＰａ・ｓであってもよい。
【００２４】
次に、３０ｃに示されるように、ＧａＡｓ基板２００を約１００μｍ位まで研磨して、約１００μｍに薄膜化することによりビアホール形成用の穴３１０を貫通させ、ビアホール２２０を形成する（ステップS４６０）。そして、ＧａＡｓ基板２００裏面にＣｒおよびＡｕの積層金属を蒸着し、裏面電極２４０を形成する（ステップＳ４７０）。そして、図示していないが、ＧａＡｓ基板２００をチップ状にダイシングする（ステップＳ４８０）。
【００２５】
次に、３０ｄに示されるように、予め接着用金属２８０が付された組立て用基板２７０にチップをダイスボンドさせる（ステップＳ４９０）。このとき、接着用金属２８０がチップにより抑えつけられ、ビアホール２２０内に侵入するが、感光性シリコーンレジスト２６０底面とＧａＡｓ基板２００裏面とは約７０μｍの差があるため、空洞３２０の部分まで侵入した後停止し、接着用金属２８０はチップ表面まで吹き出してこない。
【００２６】
図４は、半導体装置の製造方法を示す図３のフローチャートのＳ４２０において回転数を変化させた時の、ビアホール形成用の穴３１０に埋め込まれた感光性シリコーンレジスト２６０の深さと回転数の関係をグラフに表したものである。
【００２７】
図４から、回転数が２００ｒｐｍ以上９００ｒｐｍ以内の時には、２０μｍ以下の深さを有する感光性シリコーンレジスト２６０が±３σ外にあり、更に、回転数が５００ｒｐｍ以上８００ｒｐｍ以内の時には、４０μｍ±２５％（１０μｍ）の範囲外の深さを有する感光性シリコーンレジスト２６０が±３σ外にあることがわかる。本発明はこのような結果を利用したものであり、接着用金属２８０の吹き出しを防止するためにはビアホール２２０内において２０μｍの深さを有する感光性シリコーンレジスト２６０が必要であり、更に４０μｍ±２５％（１０μｍ）の深さを有する感光性シリコーンレジスト２６０が望ましいことから、回転数を２００ｒｐｍ以上９００ｒｐｍ以内、更に望ましくは５００ｒｐｍ以上８００ｒｐｍ以内とした。
【００２８】
以上のように本実施の形態によれば、半導体装置はビアホール内部に感光性シリコーンレジストを備える。よって、チップを組立て用基板にダイスボンドする際に起こる接着用金属の吹き上がりを防止することができるので、本実施の形態の半導体装置は、接着用金属の吹き上がりが無い半導体装置およびその製造方法を実現することができる。
【００２９】
また、本実施の形態によれば、ビアホール内の感光性シリコーンレジストを除去しない。よって、感光性シリコーンレジストを除去する工程を必要としないので、本実施の形態の半導体装置は、組立て不良を防止することができる半導体装置およびその製造方法を実現することができる。
【００３０】
また、本実施の形態によれば、ビアホール形成用の穴に空洞が形成されるように感光性シリコーンレジストをビアホールに埋め込む。よって、感光性シリコーンレジストは感光性シリコーンレジストとＧａＡｓ基板との硬度差を起因とする研磨むら等のＧａＡｓ基板の研磨時に生じる悪影響を与えないので、本実施の形態の半導体装置は、歩留まり等の損害を大幅に軽減し、低コストの半導体装置およびその製造方法を実現することができる。
【００３１】
また、本実施の形態によれば、ＧａＡｓ基板表面のビアホール開口部は光硬化性樹脂で完全に覆われている。よって、ダイスボンド時の接着用金属の吹き上がりを完全に防止することができるので、本実施の形態の半導体装置は、接着用金属の吹き上がりが完全に無い半導体装置およびその製造方法を実現することができる
【００３２】
なお、本実施の形態において、組立て用基板としてリードフレームを例示し、チップをリードフレームにダイスボンドするとした。しかし、組立て用基板は実装基板であり、チップを実装基板に実装してもよい。
【００３３】
また、本実施の形態において、ビアホール形成用の穴に空洞が形成されるように感光性シリコーンレジストをビアホールに埋め込むとした。しかし、感光性シリコーンレジストが半導体基板を研磨する際に与える影響が許容範囲内にあればそれにかぎられず、ビアホール形成用の穴に感光性シリコーンレジストを充填してもよい。
【００３４】
【発明の効果】
以上の説明から明らかなように、本発明に係る半導体装置によれば、半導体基板のビアホール内には感光性樹脂が埋め込まれ、また、その感光性樹脂を除去しないので、接着用金属の吹き上がりが無く、かつ、組立て不良を防止することができる半導体装置およびその製造方法を実現できるという効果が奏される。
【００３５】
よって、本発明により接着用金属の吹き上がりを防止することができ、かつ、組立て不良を防止する半導体装置およびその製造方法を提供することが可能となり、実用的価値は極めて高い。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体装置の構造断面図である。
【図２】同実施の形態における半導体装置の製造方法を示す同半導体装置の構造断面図である。
【図３】同実施の形態における半導体装置の製造方法を示すフローチャートである。
【図４】図３のＳ４２０において、回転数を変化させた時のビアホール形成用の穴３１０の感光性シリコーンレジスト２６０の膜厚と回転数のグラフである。
【図５】従来のビアホール構造を有する半導体装置の製造方法を示す同半導体装置の構造断面図である。
【符号の説明】
１００、２００ ＧａＡｓ基板
１１０、３１０ ビアホール形成用の穴
１２０、２３０ Ａｕメッキ
１３０、２５０ 保護膜
１４０、２２０ ビアホール
１５０、２４０ 裏面電極
１６０、２７０ 組立て用基板
１７０、２８０ 接着用金属
２１０ 半導体素子
２１１ 素子領域
２１２ ソース電極
２１３ ゲート電極
２１４ ドレイン電極
２６０ 感光性シリコーンレジスト
３２０ 空洞
Claims (9)
- 表面から裏面へ貫通するビアホールを具備する半導体基板を備えた半導体装置であって、
前記半導体基板の表面に形成された電極の一部は前記ビアホールを介して半導体基板の裏面に達し、
前記半導体基板の表面のビアホール開口部を完全に覆うように前記ビアホールの内部にはビアホール深さより浅く感光性樹脂が埋め込まれている
ことを特徴とする半導体装置。 - 前記感光性樹脂の主成分がシリコーン樹脂あるいはエポキシ樹脂である
ことを特徴とする請求項１に記載の半導体装置。 - 前記感光性樹脂の粘度が２５℃において７０〜６００ｍＰａ・ｓである
ことを特徴とする請求項１又は２に記載の半導体装置。 - 表面から裏面へ貫通するビアホールを具備する半導体基板と、前記半導体基板の裏面と接着用金属を介して接合する組立て用基板とを備えた半導体装置の製造方法であって、
前記半導体基板を回転させるとともに、ビアホール形成用の穴が形成された半導体基板の表面に感光性樹脂を塗布し、前記ビアホール形成用の穴の開口部を完全に覆うようにビアホール形成用の穴の内部に感光性樹脂をビアホール深さより浅く埋め込む感光性樹脂埋め込み工程と、
前記半導体基板を回転させ、前記半導体基板の表面の感光性樹脂を平坦化させる感光性樹脂平坦化工程と、
前記半導体基板の裏面を前記ビアホール形成用の穴が現れるまで研磨し、ビアホールを形成するビアホール形成工程と、
半導体基板に裏面電極を形成する裏面電極形成工程と、
半導体基板をチップ単位に分割し、前記チップ単位に分割された半導体基板を組立て用基板に接着用金属を介して載置する載置工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記感光性樹脂埋め込み工程において、半導体基板を２００〜９００ｒｐｍで回転させ、
前記感光性樹脂平坦化工程において、感光性樹脂の表面膜厚が４〜１０μｍになるように半導体基板を回転させる
ことを特徴とする請求項４に記載の半導体装置の製造方法。 - 前記感光性樹脂埋め込み工程において、シリコーン樹脂あるいはエポキシ樹脂を主成分とする感光性樹脂を塗布する
ことを特徴とする請求項４又は５に記載の半導体装置の製造方法。 - 前記感光性樹脂埋め込み工程において、粘度が２５℃において７０〜６００ｍＰａ・ｓである感光性樹脂を塗布する
ことを特徴とする請求項４〜６のいずれか１項に記載の半導体装置の製造方法。 - 前記裏面電極形成工程において、ＣｒおよびＡｕの積層金属からなる裏面電極を形成する
ことを特徴とする請求項４〜７のいずれか１項に記載の半導体装置の製造方法。 - 前記接着用金属がＡｇペーストあるいはＡｕＳｎペーストであり、
前記載置工程において、ＡｇペーストあるいはＡｕＳｎペーストを介してチップを組立て用基板に載置する
ことを特徴とする請求項４〜８のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003174015A JP3999710B2 (ja) | 2002-08-01 | 2003-06-18 | 半導体装置およびその製造方法 |
| US10/630,900 US7012337B2 (en) | 2002-08-01 | 2003-07-31 | Semiconductor device including a photosensitive resin covering at least a portion of a substrate having a via hole |
| US10/937,366 US6982141B2 (en) | 2002-08-01 | 2004-09-10 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002224554 | 2002-08-01 | ||
| JP2003174015A JP3999710B2 (ja) | 2002-08-01 | 2003-06-18 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004128459A JP2004128459A (ja) | 2004-04-22 |
| JP3999710B2 true JP3999710B2 (ja) | 2007-10-31 |
Family
ID=31190355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003174015A Expired - Fee Related JP3999710B2 (ja) | 2002-08-01 | 2003-06-18 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7012337B2 (ja) |
| JP (1) | JP3999710B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960490B2 (en) * | 2002-03-14 | 2005-11-01 | Epitactix Pty Ltd. | Method and resulting structure for manufacturing semiconductor substrates |
| US6984583B2 (en) * | 2003-09-16 | 2006-01-10 | Micron Technology, Inc. | Stereolithographic method for forming insulative coatings for via holes in semiconductor devices |
| US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| JP4593427B2 (ja) * | 2005-09-30 | 2010-12-08 | 株式会社フジクラ | 半導体装置及び半導体装置の製造方法 |
| US7557036B2 (en) * | 2006-03-30 | 2009-07-07 | Intel Corporation | Method, system, and apparatus for filling vias |
| US8067840B2 (en) * | 2006-06-20 | 2011-11-29 | Nxp B.V. | Power amplifier assembly |
| JP2008182015A (ja) * | 2007-01-24 | 2008-08-07 | Disco Abrasive Syst Ltd | ウエーハの研削方法 |
| DE102007019552B4 (de) * | 2007-04-25 | 2009-12-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Substrats mit Durchführung sowie Substrat und Halbleitermodul mit Durchführung |
| US8476757B2 (en) * | 2009-10-02 | 2013-07-02 | Northrop Grumman Systems Corporation | Flip chip interconnect method and design for GaAs MMIC applications |
| JP5604855B2 (ja) * | 2009-11-17 | 2014-10-15 | 富士通株式会社 | 半導体装置及びその製造方法 |
| TWI501377B (zh) * | 2012-11-30 | 2015-09-21 | Unistars | 半導體結構、半導體單元及其製造方法 |
| DE102017125140B4 (de) | 2017-10-26 | 2021-06-10 | Infineon Technologies Ag | Verfahren zum Herstellen eines hermetisch abgedichteten Gehäuses mit einem Halbleiterbauteil |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4571322A (en) * | 1982-11-29 | 1986-02-18 | General Electric Company | Method for providing insulated holes in conducting substrate |
| JPS63286841A (ja) * | 1987-05-19 | 1988-11-24 | Hitachi Chem Co Ltd | 感光性樹脂組成物溶液 |
| JPH07221223A (ja) * | 1994-02-03 | 1995-08-18 | Mitsubishi Electric Corp | 半導体装置，及び混成集積回路装置 |
| JP4364358B2 (ja) * | 1999-10-12 | 2009-11-18 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-06-18 JP JP2003174015A patent/JP3999710B2/ja not_active Expired - Fee Related
- 2003-07-31 US US10/630,900 patent/US7012337B2/en not_active Expired - Fee Related
-
2004
- 2004-09-10 US US10/937,366 patent/US6982141B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040021153A1 (en) | 2004-02-05 |
| US20050042549A1 (en) | 2005-02-24 |
| US7012337B2 (en) | 2006-03-14 |
| JP2004128459A (ja) | 2004-04-22 |
| US6982141B2 (en) | 2006-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3999710B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001185519A (ja) | 半導体装置及びその製造方法 | |
| US9355881B2 (en) | Semiconductor device including a dielectric material | |
| TWI728480B (zh) | 封裝方法及面板組件 | |
| US20120074565A1 (en) | Semiconductor device provided with rear protective film on other side of semiconductor substrate and manufacturing method of the same | |
| JP4742252B2 (ja) | 半導体装置の製造方法 | |
| JP2001176899A (ja) | 半導体装置の製造方法 | |
| US20100155962A1 (en) | Semiconductor device and method for fabricating the same | |
| US20210280520A1 (en) | Formation method of chip package with fan-out structure | |
| US8633086B2 (en) | Power devices having reduced on-resistance and methods of their manufacture | |
| US20210217717A1 (en) | Wafer level fan out semiconductor device and manufacturing method thereof | |
| US9812379B1 (en) | Semiconductor package and manufacturing method | |
| US20230092242A1 (en) | Dielectric layer separating a metal pad of a through glass via from a surface of the glass | |
| EP1418616A1 (en) | Electronic parts packaging structure and method of manufacturing the same | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| US20090166841A1 (en) | Package substrate embedded with semiconductor component | |
| US6943059B2 (en) | Flip chip mounting method of forming a solder bump on a chip pad that is exposed through an opening formed in a polyimide film that includes utilizing underfill to bond the chip to a substrate | |
| US20200013701A1 (en) | Wafer stencil for controlling die attach material thickness on die | |
| JP4888400B2 (ja) | 半導体装置及びその製造方法 | |
| CN112713099A (zh) | 半导体装置的制造方法 | |
| US6537858B1 (en) | Method for manufacturing semiconductor device | |
| JP2703908B2 (ja) | 化合物半導体装置 | |
| JPH06302727A (ja) | 半導体集積回路装置 | |
| US20070224780A1 (en) | Method for dicing a wafer | |
| JP6004343B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |