JP2007103720A - セラミックパッケージ - Google Patents

セラミックパッケージ Download PDF

Info

Publication number
JP2007103720A
JP2007103720A JP2005292508A JP2005292508A JP2007103720A JP 2007103720 A JP2007103720 A JP 2007103720A JP 2005292508 A JP2005292508 A JP 2005292508A JP 2005292508 A JP2005292508 A JP 2005292508A JP 2007103720 A JP2007103720 A JP 2007103720A
Authority
JP
Japan
Prior art keywords
layer
ceramic
metallized
ceramic package
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005292508A
Other languages
English (en)
Other versions
JP4654104B2 (ja
Inventor
Satoshi Hirano
平野  聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2005292508A priority Critical patent/JP4654104B2/ja
Publication of JP2007103720A publication Critical patent/JP2007103720A/ja
Application granted granted Critical
Publication of JP4654104B2 publication Critical patent/JP4654104B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】メタルリッドをシールリング上に確実に固着させることができるセラミックパッケージを提供すること。
【解決手段】セラミック基板11には、基板表面12にて開口するキャビティ22が形成される。基板表面12上には表面側メタライズ層41が形成され、表面側メタライズ層41上にはロウ材層29が形成される。表面側メタライズ層41にはロウ材層29を介してシールリング25がロウ付けされ、シールリング25上にはメタルリッド26がシーム溶接法により固着される。また、セラミック基板11の側面17にある凹部32の表面には、表面側メタライズ層41に導通するメタライズ導体部33が形成される。なお、メタライズ導体部33上にもロウ材層29が形成される。
【選択図】図1

Description

本発明は、表面側メタライズ層にロウ材層を介してロウ付けされたシールリングを備え、そのシールリング上にメタルリッドが固着可能なセラミックパッケージに関する。
従来、半導体素子や、水晶振動子、水晶発振器、圧電振動子、表面弾性波フィルタなどの電子部品素子を収容するための小型のセラミックパッケージが各種提案されている。具体的には、図17に示すようなセラミックパッケージ111が挙げられる。この種のセラミックパッケージ111はキャビティ112を有しており、素子113はそのキャビティ112の底面に実装される。また、セラミックパッケージ111におけるキャビティ112の外周部の上面にはメタライズ層114が設けられ、そのメタライズ層114上にはロウ材層116を介してシールリング117がロウ付けされる。さらに、シールリング117上にはメタルリッド118が固着される。つまり、キャビティ112の外周部は、キャビティ112の内外の連通を遮断するためのシール部分として機能する。
ところで、メタルリッド118は、例えばシーム溶接法(シームウェルディング法)を用いることにより、セラミックパッケージ111のシールリング117上に固着される。しかし、シーム溶接法は、セラミックパッケージ111の抵抗値とメタルリッド118の抵抗値との組み合わせに左右されやすく、その組み合わせ如何によっては、メタルリッド118の固着が困難になる場合があった。例えば、ロウ材層116の体積を増やしてセラミックパッケージ111全体の抵抗値を下げることにより、上記の抵抗値の組み合わせを最適化する技術が提案されている(例えば、特許文献1参照)。具体的には、メタライズ層114を凸形状にすることに伴い、メタライズ層114上に形成されるロウ材層116の体積を増加させている(図17参照)。
特開2001−148436号公報(図8〜図10など)
ところが、セラミックパッケージ111は、年々小型化(例えば、縦2.0mm×横1.6mm)されつつある。これにより、上記特許文献1に記載の従来技術を用いたとしても、ロウ材層116の体積はあまり増加しないため、セラミックパッケージ111全体の抵抗値を十分に下げることができない。ゆえに、シールリング117上にメタルリッド118を固着することが困難になる。たとえ、メタルリッド118をシールリング117上に固着できたとしても、メタルリッド118−シールリング117間にはクラックが生じやすいため、歩留まりの低下に繋がりやすい。
また、セラミックパッケージ111の小型化に伴って、ロウ材層116とメタライズ層114との接触面積も小さくなる。このため、シーム溶接を行う際などに、ロウ材層116−メタライズ層114間にクラックが生じ、歩留まりの低下に繋がる可能性がある。
本発明は上記の課題に鑑みてなされたものであり、その目的は、メタルリッドをシールリング上に確実に固着させることができるセラミックパッケージを提供することにある。また、本発明の別の目的は、クラックの発生を防止することが可能なセラミックパッケージを提供することにある。
上記課題を解決するための手段(手段1)としては、基板表面にて開口するキャビティを有するセラミック基板と、前記基板表面上にて前記キャビティを包囲するように形成された表面側メタライズ層と、前記表面側メタライズ層上に形成されたロウ材層と、前記ロウ材層を介して前記表面側メタライズ層にロウ付けされたシールリングとを備え、メタルリッドが前記シールリング上にシーム溶接法により固着可能なセラミックパッケージにおいて、前記セラミック基板の側面に凹部が配置され、前記凹部の表面に形成されたメタライズ導体部が前記表面側メタライズ層に導通する一方で前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されるとともに、前記メタライズ導体部上にも前記ロウ材層が形成されていることを特徴とするセラミックパッケージがある。
従って、この手段1のパッケージによると、セラミック基板の側面に凹部を配置し、表面側メタライズ層上だけでなく、凹部の表面に形成されたメタライズ導体部上にもロウ材層を形成することにより、ロウ材層の体積が増加する。これにより、セラミックパッケージ全体の抵抗値を十分に下げることができ、セラミックパッケージ全体の抵抗値とメタルリッドの抵抗値との組み合わせを最適化することができる。よって、メタルリッドをシールリング上に確実に固着させることができる。
しかも、メタルリッドがシールリング上に確実に固着されることにより、メタルリッドとシールリングとの接合部に対するクラックの発生を防止できる。また、凹部を配置することで、ロウ材層とメタライズ層(表面側メタライズ層、メタライズ導体部)との接触面積が大きくなるため、両者が確実に接合される。従って、ロウ材層とメタライズ層との接合部に対するクラックの発生を防止できる。ゆえに、セラミックパッケージの歩留まりの低下を防止できる。
また、メタライズ導体部がセラミック基板における表面側メタライズ層以外の導体から絶縁されている。よって、完成後の使用時において、表面側メタライズ層以外の導体を流れる電流がメタライズ導体部や表面側メタライズ層に流れることを防止できるため、これに起因したセラミックパッケージの性能低下を防止できる。
手段1のパッケージを構成するセラミック基板の好適例としては、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、窒化珪素、低温焼成セラミックなどを主体とするセラミック多層基板などを挙げることができる。上記セラミック基板は、例えば基板表面及び基板裏面を有する略板状の部材であって、その基板表面側にはキャビティが形成されている。
キャビティは平面視略矩形状であって、当該キャビティの底面には1つまたは2つ以上の素子が搭載可能になっている。前記素子としては、例えば、半導体素子や、水晶発振子、圧電振動子、表面弾性波フィルタ素子などが挙げられる。
ここで、前記セラミック基板の最大辺の長さを2mm以下とし、前記キャビティの開口縁の幅を0.4mm以下とすれば、ロウ材層の体積が小さくなるため、メタルリッドをシールリング上に固着しにくいという課題が顕著になる。この場合、凹部を配置してロウ材層の体積を大きくすることによる効果が大きくなる。
なお、前記ロウ材層を形成するための材料は、表面側メタライズ層やメタライズ導体部を形成する材料よりも導電性が高いことが好ましく、例えば銀ロウ材や銅ロウ材などが挙げられるが、特には銀ロウ材が好適である。銀ロウ材は、銅などの他の金属に比べて電気抵抗が小さいため、ロウ材層、ひいてはセラミックパッケージ全体の抵抗値を下げやすいからである。銀ロウ材とは、銀(Ag)を主成分として、これに銅(Cu)、亜鉛(Zn)などの金属を加えた合金のことを指す。銅ロウ材とは、銅(Cu)を主成分として、これに銀(Ag)、亜鉛(Zn)などの金属を加えた合金のことを指す。ちなみに、銀ロウ材及び銅ロウ材以外のロウ材としては、金ロウ材、ニッケルロウ材、アルミニウムロウ材などがあるが、これらのロウ材をロウ材層形成用の金属材として用いることも可能である。あるいは、低融点のロウ材であるはんだをロウ材層形成用の金属材として用いることも可能である。
また、キャビティの側面には、例えば、凹部の表面上にメタライズ導体部を設けた構造のキャスタレーションが形成されている。前記凹部は、溝形状であり、セラミック基板の外周部に配置されている。前記凹部は、セラミック基板の外周部に単数配置されていてもよいが、複数個配置されていることが好ましい。このように構成すれば、ロウ材層の体積がよりいっそう増加するため、セラミックパッケージ全体の抵抗値をより確実に下げることができ、メタルリッドをシールリング上に確実に固着できる。
なお、表面側メタライズ層及びメタライズ導体部は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によって表面側メタライズ層、メタライズ導体部及びセラミック基板を形成する場合、表面側メタライズ層及びメタライズ導体部中の金属粉末は、セラミック基板の焼成温度よりも高融点である必要がある。例えば、セラミック基板がいわゆる高温焼成セラミック(例えばアルミナ等)からなる場合には、表面側メタライズ層中及びメタライズ導体部中の金属粉末として、タングステン(W)、モリブデン(Mo)、マンガン(Mn)等やそれらの合金が選択可能である。セラミック基板がいわゆる低温焼成セラミック(例えばガラスセラミック等)からなる場合には、表面側メタライズ層中及びメタライズ導体部中の金属粉末として、銅(Cu)、銀(Ag)等やそれらの合金が選択可能である。
また、前記表面側メタライズ層は2層構造であり、上側の層の幅は、下側の層の幅よりも狭いことが好ましい。このように構成すれば、上側の層の両側にロウ材層を形成できる領域が存在するため、その分だけロウ材層のボリュームを増やすことができる。よって、セラミックパッケージ全体の抵抗値を容易に下げることができる。なお、ロウ材層は、シート状に形成されたロウ材シート、または、ボール状のロウ材を所定箇所に配置し、炉内で加熱して溶かすことで形成される。
なお、メタライズ導体部は、前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されている。ここで、前記セラミック基板における前記表面側メタライズ層以外の導体としては、例えば、キャビティの底面に設けられたメタライズ層からなる素子搭載部、パッケージ内部に設けられたメタライズ層からなる内層導体パターン、パッケージの主面と反対側の面に設けられたメタライズ層からなるパッド、素子搭載部と内層導体パターンとを接続するビア導体、内層導体パターンとパッドとを接続するビア導体などを挙げることができる。
上記課題を解決するための別の手段(手段2)としては、基板表面にて開口するキャビティを有するセラミック基板と、前記基板表面上にて前記キャビティを包囲するように形成された表面側メタライズ層と、前記表面側メタライズ層上に形成されたロウ材層と、前記ロウ材層を介して前記表面側メタライズ層にロウ付けされたシールリングとを備え、メタルリッドが前記シールリング上にシーム溶接法により固着可能なセラミックパッケージにおいて、前記キャビティの側壁面上にメタライズ導体部が設置され、前記メタライズ導体部が前記表面側メタライズ層に導通する一方で前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されるとともに、前記メタライズ導体部上にも前記ロウ材層が形成されていることを特徴とするセラミックパッケージがある。
従って、この手段2のパッケージによると、表面側メタライズ層上だけでなく、セラミック基板の側壁面上に設置されたメタライズ導体部上にもロウ材層を形成することにより、ロウ材層の体積が増加する。これにより、セラミックパッケージ全体の抵抗値を十分に下げることができ、セラミックパッケージ全体の抵抗値とメタルリッドの抵抗値との組み合わせを最適化することができる。よって、メタルリッドをシールリング上に確実に固着させることができる。
しかも、メタルリッドがシールリング上に確実に固着されることにより、メタルリッドとシールリングとの接合部に対するクラックの発生を防止できる。ゆえに、セラミックパッケージの歩留まりの低下を防止できる。
また、メタライズ導体部がセラミック基板における表面側メタライズ層以外の導体から絶縁されている。よって、完成後の使用時において、表面側メタライズ層以外の導体を流れる電流がメタライズ導体部や表面側メタライズ層に流れることを防止できるため、これに起因したセラミックパッケージの性能低下を防止できる。
[第1の実施形態]
以下、本発明を具体化した実施形態のセラミックパッケージ10及びその製造方法を図1〜図14に基づき説明する。
図1〜図3に示されるように、本実施形態のセラミックパッケージ10は、SAWフィルタ等に代表される電子部品素子21を実装するための装置である。このセラミックパッケージ10を構成するセラミック基板11は、上面12(基板表面)及び下面13を有し、縦2.0mm×横1.65mm×高さ0.51mmの矩形平板状をなす部材である。このセラミック基板11は、上側セラミック焼結層14、中間セラミック焼結層15及び下側セラミック焼結層16からなる3層構造を有している。本実施形態において、上側セラミック焼結層14、中間セラミック焼結層15及び下側セラミック焼結層16は、いずれもアルミナ焼結体からなる。なお、本実施形態では3層構造としたが、2層構造を採用しても構わないし、4層以上の多層構造を採用しても構わない。
このセラミック基板11は、上面12において開口するキャビティ22を備えている。本実施形態のキャビティ22は平面視で略矩形状を呈している。キャビティ22の外形寸法は、セラミック基板11の外形寸法の50%〜90%程度に設定されており、本実施形態ではセラミック基板11の外形寸法の63%程度に設定されている。従って、キャビティ22の開口縁の幅は、0.1mm〜0.4mm程度に設定される。また、キャビティ22の深さは上側セラミック焼結層14の厚さ分に相当している。キャビティ22の底面における2箇所には、タングステン等のような高融点金属のメタライズ層からなる素子搭載部23が形成されている。電子部品素子21は、これらの素子搭載部23上にAgエポキシ樹脂やAg−Si樹脂を用いて接着される。なお、電子部品素子21は、素子搭載部23上にAu−Au接合によって接合されていてもよい。また、中間セラミック焼結層15において素子搭載部23に対応した箇所には、タングステンを主体とするビア導体18が形成されている。中間セラミック焼結層15と下側セラミック焼結層16との界面には、タングステンを主体とするメタライズ層からなる内層導体パターン28が形成されていて、それら内層導体パターン28はビア導体18の下端に対してそれぞれ電気的に接続されている。
図1に示されるように、下側セラミック焼結層16において内層導体パターン28に対応した箇所にも、タングステンを主体とするビア導体18が形成されている。セラミック基板11における下面13の外周部には、メタライズ層からなるパッド27が複数個設けられていて、それらパッド27は下側セラミック焼結層16のビア導体18の下端に対してそれぞれ電気的に接続されている。これらのパッド27は、セラミックパッケージ10を図示しない他の基板上に実装する際に、複数の基板側端子に対して接合される。
図1〜図3に示されるように、セラミック基板11におけるキャビティ22の外周部には、上面12上にてキャビティ22を包囲する表面側メタライズ層41が形成されている。表面側メタライズ層41は、上側の層42と下側の層43とからなる2層構造をなしている(図3参照)。上側の層42の幅は、下側の層43の幅よりも狭く、下側の層43の幅の1/2程度の大きさに設定されている。上側の層42の一端及び下側の層43の一端は、キャビティ22の側壁面102と面一になっている。この表面側メタライズ層41上には、図示しないめっき層と、ロウ材層としての銀ロウ層29とが形成されるとともに、その銀ロウ層29を介して金属製のシールリング25がロウ付けされている。なお、銀ロウ層29は、シールリング25の下端部の内側(キャビティ22側)及び外側(セラミック基板11の側面17側)で僅かに膨らんでおり、フィレットを形成している。そして、シールリング25上には、キャビティ22を塞ぐためのメタルリッド26がシームウェルディング法(シーム溶接法)により固着されている。メタルリッド26は、例えばNi−Fe合金(コバール(登録商標)など)によって形成されている。つまり、キャビティ22の外周部は、キャビティ22内外の連通を遮断するためのシール部分として機能するようになっている。
図1〜図3に示されるように、このセラミックパッケージ10は、セラミック基板11の側面17(外周面)にキャスタレーション31を複数個備えている。キャスタレーション31の深さは、前記上側セラミック焼結層14の厚さ分に相当している。キャスタレーション31は、円弧状の溝形状をなす凹部32を有しており、凹部32の表面上には、メタライズ層からなるメタライズ導体部33が形成されている。メタライズ導体部33は、表面側メタライズ層41に接続されており、表面側メタライズ層41に導通している。一方、メタライズ導体部33は、セラミック基板11における表面側メタライズ層41以外の導体(素子搭載部23、内層導体パターン28、パッド27、ビア導体18)からは絶縁されている。なお、メタライズ導体部33上にも、上記の銀ロウ層29が形成されている。
次に、上記構造のセラミックパッケージ10を製造する方法について図4〜図13に基づいて説明する。
まず、セラミック基板11となるべきセラミック未焼結体を準備する準備工程を実施する。具体的には、アルミナ粉末、有機バインダ、溶剤、可塑剤等を混合してスラリーを作製する。そしてこのスラリーを従来周知の手法(例えばドクターブレード法やカレンダーロール法)によりシート状に成形して、図4に示すようなセラミックグリーンシート64,65,66を3枚作製する。
続く第1穴あけ工程では、セラミック未焼結体である上側セラミックグリーンシート64における製品領域の切断予定線上の位置に、後にキャスタレーション31となるべき穴部75を貫通形成する(図5参照)。さらに、セラミックグリーンシート65,66の複数箇所に、後にビア導体18となるべき穴部76をそれぞれ貫通形成する。これら穴部75,76は、従来周知のパンチング(打ち抜き)加工によって形成されてもよく、あるいはレーザ加工やドリル加工などの手法によって形成されてもよい。
続く導体部形成工程では、穴部75,76内にそれぞれ導体部を形成する。より具体的にいうと、まず従来周知のペースト印刷装置によるビアメタライズ充填を行って、穴部76内にタングステンペースト77を充填する(図6参照)。即ち、穴部76を完全にタングステンペースト77で満たすようにする。次いで、キャスタレーション印刷を行って、穴部75の内周面にタングステンペースト77を付着させる。従って、穴部75内は完全にタングステンペースト77で満たされていなくてもよく、穴部75の中心部は空洞状になっている。なお、上記のようにビアメタライズ充填後にキャスタレーション印刷を行ってもよいほか、キャスタレーション印刷後にビアメタライズ充填を行ってもよい。そして次に、セラミックグリーンシート64,65,66の上にタングステンペースト77をパターン印刷する(図7参照)。これらの印刷層は、後に素子搭載部23、表面側メタライズ層41、パッド27、内層導体パターン28となるべき部分である。さらに、後に表面側メタライズ層41となるタングステンペースト77の一部に、タングステンペースト77を重ねてパターン印刷する。
続く第2穴あけ工程では、上側セラミックグリーンシート64の略中央部に、平面視略矩形状のキャビティ22を貫通形成する(図8参照)。このキャビティ22は、従来周知のパンチング(打ち抜き)加工によって形成されてもよく、あるいはレーザ加工やドリル加工などの手法によって形成されてもよい。なお、上側セラミックグリーンシート64の略中央部にあるタングステンペースト77は、キャビティ22の打ち抜きと同時に打ち抜かれる。
続く積層工程では、下側セラミックグリーンシート66の上に中間セラミックグリーンシート65及び上側セラミックグリーンシート64を順次積層し、従来周知のラミネート装置を用いて厚さ方向に所定の荷重を加えることにより、これらを圧着、一体化して積層体を形成する(図9参照)。
その後、この積層体をアルミナが焼結しうる所定の温度(例えば1500℃〜1800℃程度の温度)に加熱する焼成工程を行う。この焼成を経ると、上側セラミックグリーンシート64、中間セラミックグリーンシート65及び下側セラミックグリーンシート66が焼結して、キャビティ22を有するセラミック基板11が得られる。また、タングステンペースト77の焼結によって、素子搭載部23、表面側メタライズ層41、パッド27、内層導体パターン28、ビア導体18、キャスタレーション31のメタライズ導体部33が形成される。なお、この状態のものは、セラミックパッケージ10となるべき製品領域を平面方向に沿って縦横に複数配列した構造の多数個取り用セラミックパッケージであると把握することができる。
さらに、多数個取り用セラミックパッケージをブレーク溝(図示略)に沿って分割した後、表面側メタライズ層41及びメタライズ導体部33に対して、電解ニッケルめっき、銀ロウ層29の形成、シールリング25のロウ付け等を行う(図10参照)。
その後、セラミックパッケージ10のキャビティ22に電子部品素子21を実装し、メタルリッド26の取り付けを行う(図11参照)。具体的にいうと、メタルリッド26を、シームウェルディング法を用いて、シールリング25上に固着する。即ち、まずシールリング25上にメタルリッド26を重ねる。次に、3〜4V程度の電圧が印加された一対のローラ電極81をメタルリッド26の外周縁に接触させ、両ローラ電極81間に200mA程度のパルス電流を流す(シームウェルド)。そして、両ローラ電極81を回転させながら平行移動させ、連続溶接を行う。その結果、メタルリッド26がシールリング25上に固着され、図1に示す素子付きセラミックパッケージが完成する。
ところで、シームウェルディング法を行う場合、セラミックパッケージ10、メタルリッド26、ローラ電極81間には、図12に示される関係(等価回路)が成立する。ここで、RLはメタルリッド26の抵抗、RRはシールリング25の抵抗、Rs1はメタルリッド26とローラ電極81との接触部の抵抗(図11参照)、Rs2はシールリング25とメタルリッド26との接触部の抵抗(図11参照)を示している。
また図13に示されるように、メタルリッド26とシールリング25との接合性(以下、「シーム性」という)は、セラミックパッケージ10−メタルリッド26間の発熱量差が小さいほど優れている。つまり、セラミックパッケージ10及びメタルリッド26の両方が均等に発熱することが好ましい。この発熱量差は、メタルリッド26の抵抗RLとセラミックパッケージ10の抵抗RRとの関係によって決定される。従って、抵抗RL,RRを測定すれば、発熱量差を測定することができる。なお、発熱量は、電圧(V)×電流(A)×時間(t)によって求められ、発熱量差は、(メタルリッド26の発熱量)−(セラミックパッケージ10の発熱量)によって求められる。また、本実施形態では、抵抗RL,RRの関係が図13に示す領域A1(発熱量差が小さい領域)内にあればシーム性に優れると推定されている。即ち、メタルリッド26の抵抗RLの値が大きいほどシーム性に優れ、セラミックパッケージ10の抵抗RRの値が小さいほどシーム性に優れる可能性が高い。
次に、シーム性についての評価方法及びその結果を説明する。
まず、測定用サンプルを次のように準備した。本実施形態と同じセラミックパッケージ10及びメタルリッド26を準備し、これを実施例とした。また、従来技術と同じセラミックパッケージ111及びメタルリッド118(図17参照)を準備し、これを比較例1とした。さらに、表面側メタライズ層41が単層構造であるセラミックパッケージと、メタルリッドとを準備し、これを比較例2とした。
次に、各測定用サンプル(実施例、比較例1,2)に対してセラミックパッケージ及びメタルリッドの電気抵抗の測定を行った。抵抗の測定は、図14に示す測定装置(日置電機株式会社製 ミリオームハイテスタ)を用いて行った。この測定装置は、測定対象物91(セラミックパッケージまたはメタルリッド)を挟持する一組のクリップ92と、各クリップ92がリード線93を介して接続される抵抗測定部94とを備えている。
この測定装置を用いた測定では、まず、測定対象物91の対角線上にある一対の角部を、クリップ92でそれぞれ挟持した。そして、抵抗測定部94によって抵抗を測定した。
このように測定した結果、メタルリッドの抵抗は、いずれも8mΩであった。一方、実施例のセラミックパッケージ10の抵抗は2.5mΩであり、比較例1のセラミックパッケージ111の抵抗は7.5mΩであり、比較例2のセラミックパッケージ111の抵抗は12mΩであった。ところが、比較例2では、抵抗RL,RRの関係が領域A1外にあるため、シーム性に劣っていた。従って、メタルリッド26をシールリング25上に上手く固着できないため、セラミックパッケージ10への比較例の採用は困難であることが証明された。一方、比較例1及び実施例では、抵抗RL,RRの関係が領域A1内にあるため、シーム性は良好であった。しかし、比較例1は、発熱量差が実施例の場合よりも大きいため、メタルリッド26を固着させる能力は実施例よりも劣ってしまう。従って、セラミックパッケージ10には、メタルリッド26をシールリング25上に固着させるうえで最も問題がない実施例が適することが分かった。
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態のセラミックパッケージ10によれば、表面側メタライズ層41上だけでなく、メタライズ導体部33上にも銀ロウ層29が形成されるため、銀ロウ層29の体積が増加する。これにより、セラミックパッケージ10全体の抵抗値を十分に下げることができ、セラミックパッケージ10全体の抵抗値とメタルリッド26の抵抗値との組み合わせを最適化することができる。よって、メタルリッド26をシールリング25上に確実に固着させることができる。
(2)本実施形態では、メタルリッド26がシールリング25上に確実に固着されるため、メタルリッド26とシールリング25との接合部に対するクラックの発生を防止できる。また、凹部32が配置されることで、銀ロウ層29とメタライズ層(表面側メタライズ層41及びメタライズ導体部33からなる層)との接触面積が大きくなるため、両者が確実に接合される。従って、銀ロウ層29とメタライズ層との接合部に対するクラックの発生を防止できる。ゆえに、セラミックパッケージ10の歩留まりの低下を防止できる。
(3)本実施形態では、メタライズ導体部33がセラミック基板11における表面側メタライズ層41以外の導体(素子搭載部23、内層導体パターン28、パッド27、ビア導体18)から絶縁されている。よって、完成後の使用時において、素子搭載部23、内層導体パターン28、パッド27及びビア導体18を流れる電流がメタライズ導体部33や表面側メタライズ層41に流れることを防止できるため、これに起因したセラミックパッケージ10の性能低下を防止できる。
(4)本実施形態では、表面側メタライズ層41は2層構造であり、上側の層42の幅は、下側の層43の幅よりも狭くなっている。このため、表面側メタライズ層41が単層構造である場合に比べて、シールリング25と表面側メタライズ層41との接触面積が大きくなるため、両者の接合強度を向上させることができる。
[第2の実施形態]
以下、本発明を具体化した実施形態のセラミックパッケージ101を図15に基づき説明する。ここでは第1実施形態との相違点について述べ、共通点については説明を省略する。
図15に示されるように、本実施形態では、キャビティ22の側壁面102上にメタライズ導体部33が設置される点が第1実施形態のものと異なっている。メタライズ導体部33上には、第1実施形態の場合と同様に銀ロウ層29が形成されている。なお、メタライズ導体部33は、側壁面102の一部に設置されていてもよいし、側壁面102全体に設置されていてもよいが、側壁面102全体に設置したほうが銀ロウ層29の体積が増加するため、セラミックパッケージ101全体の抵抗値がより確実に低下する。
そして、このような構造の本実施形態によれば、第1実施形態と同様に銀ロウ層29の体積が増加するため、セラミックパッケージ101全体の抵抗値を十分に下げることができ、メタルリッド26をシールリング25上に確実に固着できる。しかも、メタルリッド26とシールリング25との接合部に対するクラックの発生を防止でき、セラミックパッケージ101の歩留まりの低下を防止できる。
また、本実施形態では、第1実施形態にて形成されていた凹部32(即ちキャスタレーション31)が不要である。よって、キャスタレーション31の形成に伴う製造コスト増を回避できる。
なお、本発明の実施形態は以下のように変更してもよい。
・上記各実施形態において、表面側メタライズ層41以外の導体(例えば素子搭載部23など)とメタライズ導体部33とが繋がった状態でセラミックパッケージ10を製造し、セラミックパッケージ10の完成前に両者を切断するようにしてもよい。
・上記第1の実施形態のキャスタレーション31の深さは、上側セラミック焼結層14の厚さ分に相当していた。しかし、図16に示されるように、キャスタレーション31の深さは、上側セラミック焼結層14の厚さ、中間セラミック焼結層15の厚さ、下側セラミック焼結層16の厚さの合計に相当していてもよい。即ち、キャスタレーション31は、セラミック基板11を厚さ方向に貫通していてもよい。但し、キャスタレーション31は、素子搭載部23、内層導体パターン28、パッド27及びビア導体18からは絶縁されている。
・上記第1の実施形態のキャスタレーション31は、セラミック基板11の側面17(外周面)に設けられていた。しかし、キャスタレーション31は、セラミック基板11の内周面、即ち、キャビティ22の側壁面102に設けられていてもよい。
・上記各実施形態ではキャビティ22内に電子部品素子21を1つ実装した構造を例示したが、その数は2つ以上であっても構わない。具体例を挙げると、平面視で長方形状のキャビティを形成し、そのキャビティの底面に素子搭載部23を4つ形成する。そしてこれら4つの素子搭載部23上に、2つの電子部品素子21を実装する。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)基板表面にて開口するキャビティを有するセラミック基板と、前記基板表面上にて前記キャビティを包囲するように形成された表面側メタライズ層と、前記表面側メタライズ層上に形成され、前記表面側メタライズ層よりも導電性が高いロウ材層と、前記ロウ材層を介して前記表面側メタライズ層にロウ付けされたシールリングとを備え、メタルリッドが前記シールリング上にシーム溶接法により固着可能なセラミックパッケージにおいて、前記セラミック基板の側面に凹部が配置され、前記凹部の表面に形成されたメタライズ導体部が前記表面側メタライズ層に導通する一方で前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されるとともに、前記メタライズ導体部上にも前記ロウ材層が形成されていることを特徴とするセラミックパッケージ。
(2)基板表面にて開口するキャビティを有するセラミック基板と、前記基板表面上にて前記キャビティを包囲するように形成された表面側メタライズ層と、前記表面側メタライズ層上に形成されたロウ材層と、前記ロウ材層を介して前記表面側メタライズ層にロウ付けされたシールリングとを備え、メタルリッドが前記シールリング上にシーム溶接法により固着可能なセラミックパッケージにおいて、前記セラミック基板の側面に凹部が配置され、前記凹部の表面に形成されたメタライズ導体部が前記表面側メタライズ層に導通する一方で前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されるとともに、前記メタライズ導体部上にも前記ロウ材層が形成されており、前記ロウ材層は銀ロウ層であることを特徴とするセラミックパッケージ。
(3)基板表面にて開口するキャビティを有するセラミック基板と、前記基板表面上にて前記キャビティを包囲するように形成された表面側メタライズ層と、前記表面側メタライズ層上に形成されたロウ材層と、前記ロウ材層を介して前記表面側メタライズ層にロウ付けされたシールリングとを備え、メタルリッドが前記シールリング上にシーム溶接法により固着可能なセラミックパッケージとなるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用セラミックパッケージにおいて、前記セラミック基板の側面に凹部が配置され、前記凹部の表面に形成されたメタライズ導体部が前記表面側メタライズ層に導通する一方で前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されるとともに、前記メタライズ導体部上にも前記ロウ材層が形成されていることを特徴とする多数個取り用セラミックパッケージ。
本発明を具体化した第1実施形態のセラミックパッケージを示す概略断面図。 セラミックパッケージを構成するセラミック基板の概略平面図。 セラミックパッケージにおけるキャスタレーションを示す部分拡大断面図。 セラミックパッケージの製造方法を説明するための概略断面図。 セラミックパッケージの製造方法を説明するための概略断面図。 セラミックパッケージの製造方法を説明するための概略平面図。 セラミックパッケージの製造方法を説明するための概略断面図。 セラミックパッケージの製造方法を説明するための概略断面図。 セラミックパッケージの製造方法を説明するための概略断面図。 セラミックパッケージの製造方法を説明するための概略断面図。 セラミックパッケージの製造方法を説明するための概略断面図。 セラミックパッケージ、メタルリッド、ローラ電極間の関係を示す回路図。 セラミックパッケージの抵抗、メタルリッドの抵抗、セラミックパッケージとメタルリッドとの発熱量差の関係を示すグラフ。 測定装置を示す概略図。 第2実施形態のセラミックパッケージを示す概略断面図。 他の実施形態のセラミックパッケージを示す概略断面図。 従来技術のセラミックパッケージを示す概略断面図。
符号の説明
10,101…セラミックパッケージ
11…セラミック基板
12…基板表面としての上面
17…セラミック基板の側面
22…キャビティ
25…シールリング
26…メタルリッド
29…ロウ材層としての銀ロウ層
32…凹部
33…メタライズ導体部
41…表面側メタライズ層
42…側の層
43…下側の層
102…キャビティの側壁面

Claims (5)

  1. 基板表面にて開口するキャビティを有するセラミック基板と、前記基板表面上にて前記キャビティを包囲するように形成された表面側メタライズ層と、前記表面側メタライズ層上に形成されたロウ材層と、前記ロウ材層を介して前記表面側メタライズ層にロウ付けされたシールリングとを備え、メタルリッドが前記シールリング上にシーム溶接法により固着可能なセラミックパッケージにおいて、
    前記セラミック基板の側面に凹部が配置され、前記凹部の表面に形成されたメタライズ導体部が前記表面側メタライズ層に導通する一方で前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されるとともに、前記メタライズ導体部上にも前記ロウ材層が形成されていることを特徴とするセラミックパッケージ。
  2. 前記凹部は、溝形状で、複数個配置されていることを特徴とする請求項1に記載のセラミックパッケージ。
  3. 基板表面にて開口するキャビティを有するセラミック基板と、前記基板表面上にて前記キャビティを包囲するように形成された表面側メタライズ層と、前記表面側メタライズ層上に形成されたロウ材層と、前記ロウ材層を介して前記表面側メタライズ層にロウ付けされたシールリングとを備え、メタルリッドが前記シールリング上にシーム溶接法により固着可能なセラミックパッケージにおいて、
    前記キャビティの側壁面上にメタライズ導体部が設置され、前記メタライズ導体部が前記表面側メタライズ層に導通する一方で前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されるとともに、前記メタライズ導体部上にも前記ロウ材層が形成されていることを特徴とするセラミックパッケージ。
  4. 前記表面側メタライズ層は2層構造であり、上側の層の幅は、下側の層の幅よりも狭いことを特徴とする請求項1乃至3のいずれか1項に記載のセラミックパッケージ。
  5. 前記セラミック基板の最大辺の長さが2mm以下であり、前記キャビティの開口縁の幅が0.4mm以下であることを特徴とする請求項1乃至4のいずれか1項に記載のセラミックパッケージ。
JP2005292508A 2005-10-05 2005-10-05 セラミックパッケージ Expired - Fee Related JP4654104B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005292508A JP4654104B2 (ja) 2005-10-05 2005-10-05 セラミックパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005292508A JP4654104B2 (ja) 2005-10-05 2005-10-05 セラミックパッケージ

Publications (2)

Publication Number Publication Date
JP2007103720A true JP2007103720A (ja) 2007-04-19
JP4654104B2 JP4654104B2 (ja) 2011-03-16

Family

ID=38030354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005292508A Expired - Fee Related JP4654104B2 (ja) 2005-10-05 2005-10-05 セラミックパッケージ

Country Status (1)

Country Link
JP (1) JP4654104B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225717A (ja) * 2009-03-23 2010-10-07 Kyocera Corp 電子部品収納用パッケージ
JP2013232446A (ja) * 2012-04-27 2013-11-14 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2013236038A (ja) * 2012-05-11 2013-11-21 Ngk Spark Plug Co Ltd セラミックパッケージ
JP2014107389A (ja) * 2012-11-27 2014-06-09 Kyocera Corp 電子部品収納用セラミック基板およびそれを用いた電子部品実装パッケージ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068414A (ja) * 1998-08-24 2000-03-03 Ngk Spark Plug Co Ltd リードレスパッケージの製造方法
JP2001148436A (ja) * 1999-11-22 2001-05-29 Ngk Spark Plug Co Ltd セラミックパッケージ及びセラミックパッケージの製造方法
JP2002016163A (ja) * 2000-06-29 2002-01-18 Sumitomo Metal Electronics Devices Inc セラミックパッケージ
JP2002231836A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 電子部品搭載用基板
JP2004319831A (ja) * 2003-04-17 2004-11-11 Mitsubishi Electric Corp 電子部品用パッケージおよびこれを用いた電子部品装置
JP2004335496A (ja) * 2003-03-10 2004-11-25 Fujitsu Media Device Kk 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法
JP2005175520A (ja) * 2003-12-05 2005-06-30 Tokyo Denpa Co Ltd 圧電振動子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068414A (ja) * 1998-08-24 2000-03-03 Ngk Spark Plug Co Ltd リードレスパッケージの製造方法
JP2001148436A (ja) * 1999-11-22 2001-05-29 Ngk Spark Plug Co Ltd セラミックパッケージ及びセラミックパッケージの製造方法
JP2002016163A (ja) * 2000-06-29 2002-01-18 Sumitomo Metal Electronics Devices Inc セラミックパッケージ
JP2002231836A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 電子部品搭載用基板
JP2004335496A (ja) * 2003-03-10 2004-11-25 Fujitsu Media Device Kk 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法
JP2004319831A (ja) * 2003-04-17 2004-11-11 Mitsubishi Electric Corp 電子部品用パッケージおよびこれを用いた電子部品装置
JP2005175520A (ja) * 2003-12-05 2005-06-30 Tokyo Denpa Co Ltd 圧電振動子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225717A (ja) * 2009-03-23 2010-10-07 Kyocera Corp 電子部品収納用パッケージ
JP2013232446A (ja) * 2012-04-27 2013-11-14 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2013236038A (ja) * 2012-05-11 2013-11-21 Ngk Spark Plug Co Ltd セラミックパッケージ
JP2014107389A (ja) * 2012-11-27 2014-06-09 Kyocera Corp 電子部品収納用セラミック基板およびそれを用いた電子部品実装パッケージ

Also Published As

Publication number Publication date
JP4654104B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
JP6297082B2 (ja) セラミック基板およびその製造方法
JP4654104B2 (ja) セラミックパッケージ
JP3620260B2 (ja) 電子部品
JP4174407B2 (ja) 電子部品収納用パッケージ
JP2005243739A (ja) 電子部品収納用パッケージおよび電子装置
KR20150114045A (ko) 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조
JP4028808B2 (ja) 電子部品収納用パッケージ
JP6334192B2 (ja) 圧電デバイスおよびその実装構造
JP4284168B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6010423B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4514318B2 (ja) 半導体素子収納基板
JP6680634B2 (ja) 半導体素子実装用基板および半導体装置
JP4328197B2 (ja) 電子部品収納用パッケージおよび電子装置
JP7122939B2 (ja) 配線基板およびその製造方法
JP4427467B2 (ja) 配線基板およびそれを用いた電気素子モジュール
JP6629660B2 (ja) セラミックパッケージおよびその製造方法
JP3652320B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3340082B2 (ja) 電子装置
JP4355097B2 (ja) 配線基板の製造方法
JP3427053B2 (ja) 電子部品収納用パッケージ
JP4105968B2 (ja) 電子部品搭載用基板およびそれを用いた電子装置
JP2002170895A (ja) 電子部品収納用パッケージおよびその封止方法
JP4562301B2 (ja) 電子部品収納用パッケージ
JP3872401B2 (ja) 配線基板
JP3872399B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4654104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees