JP2013232446A - 電子部品収納用パッケージおよび電子装置 - Google Patents

電子部品収納用パッケージおよび電子装置 Download PDF

Info

Publication number
JP2013232446A
JP2013232446A JP2012102191A JP2012102191A JP2013232446A JP 2013232446 A JP2013232446 A JP 2013232446A JP 2012102191 A JP2012102191 A JP 2012102191A JP 2012102191 A JP2012102191 A JP 2012102191A JP 2013232446 A JP2013232446 A JP 2013232446A
Authority
JP
Japan
Prior art keywords
layer portion
layer
seal ring
electronic component
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012102191A
Other languages
English (en)
Other versions
JP6034054B2 (ja
Inventor
Hiroshi Shibayama
博司 柴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012102191A priority Critical patent/JP6034054B2/ja
Publication of JP2013232446A publication Critical patent/JP2013232446A/ja
Application granted granted Critical
Publication of JP6034054B2 publication Critical patent/JP6034054B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】 基体および側壁と、シールリングおよび蓋体との間に生じる熱膨張係数差に起因した熱応力を緩和し、パッケージの気密性能を向上すること。
【解決手段】 電子部品収納用パッケージは、上面に電子部品を収容するための凹部1cを有し、上面の凹部1cの周囲にメタライズ層2が形成された筐体1と、メタライズ層2の上面に接合材4を介して接合されたシールリング3とを具備し、メタライズ層2は、筐体1の上面側の第1層部分2aと、第1層部分の上に位置する第2層部分2bとから成り、メタライズ層2の第1層部分2a、第2層部分2b、およびシールリング3の順に幅が狭くなっている。
【選択図】 図2

Description

本発明は、電子部品収納用パッケージに関し、特に、電子部品を気密に封止するためのシールリングが用いられた構成のものに関する。
従来の電子部品収納用パッケージ(以下、単にパッケージともいう)は、一般に上面に電子部品を収容するための凹部が形成されている。パッケージは、略直方体の凹部の底面を成す基体21および凹部を囲む側壁22を備えている。基体21および側壁22は、セラミックス等からなり、凹部の底面に半導体素子等の電子部品26が載置される載置部21aを有している。
側壁22部の一例を図3の断面図に示す(例えば、特許文献1参照)。同図に示すように、凹部の周囲の側壁22の上面には、メタライズ層23を介して、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等からなる枠状のシールリング24が接合されている。
このようなパッケージを用い、基体の載置部21aに電子部品26を載置固定するとともに、電子部品26とパッケージ外部に導出される配線導体27とをボンディングワイヤ28を介して接続し、しかる後、シールリング24の上面に鉄(Fe)−Ni−コバルト(Co)合金等からなる蓋体25をシーム溶接することにより、製品としての電子装置が作製される。
このような電子装置は、外部電気回路基板に固定され、外部電気回路基板から供給される駆動信号により電子部品26が作動し、電子部品26によって処理された信号を外部に伝送できる電子装置として機能する。
特開平9−293799号公報
しかしながら、従来のパッケージにおいて、シールリング24を側壁22の上面に接合し、蓋体25をシールリング24を介して側壁22の上面にシーム溶接法等により接合すると、基体21と蓋体25の熱膨張係数差に起因する熱応力が発生する。そして、基体21および側壁22と、シールリング24、または蓋体25との間に生じる熱膨張係数差に起因した熱応力によって、メタライズ層23、側壁22部分にクラックが生じたり、メタライズ層23とシールリング24とを接合するろう材等の接合材が剥離したりし、電子装置の気密性および信頼性を維持し難いという問題点があった。
従って、本発明は上記問題点に鑑み完成されたもので、その目的は、基体および側壁と、シールリングおよび蓋体との間に生じる熱膨張係数差に起因した熱応力が生じても、メタライズ層、接合材およびシールリング部の気密性を維持することができる電子装置を提供することにある。
本発明の一実施形態に係る電子部品収納用パッケージは、上面に電子部品を収容するた
めの凹部を有し、前記上面の前記凹部の周囲にメタライズ層が形成された筐体と、前記メタライズ層の上面に接合材を介して接合されたシールリングとを具備しており、前記メタライズ層は、前記筐体の上面側の第1層部分と、該第1層部分の上に位置する第2層部分とから成り、前記メタライズ層の前記第1層部分、前記第2層部分および前記シールリングの順に幅が狭くなっていることを特徴とする。
上記電子部品収納用パッケージにおいて、前記シールリングの幅方向の両側に前記メタライズ層の前記第1層部分および前記第2層部分の上面の両側部分がそれぞれ露出しており、前記第1層部分の上面の両側部分から前記第2層部分の上面の両側部分および前記シールリングの側面にかけてそれぞれ前記接合材が被覆しているのが好ましい。
また、本発明の一実施形態に係る電子装置は、上記の電子部品収納用パッケージと、前記凹部内に収容された電子部品と、前記シールリングの上面に接合された、前記凹部を封止する蓋体とを備えたことを特徴とする。
本発明の一実施形態に係る電子部品収納用パッケージによれば、メタライズ層が、筐体の上面側の第1層部分と、この第1層部分の上に位置する第2層部分とから成り、メタライズ層の第1層部分、第2層部分およびシールリングの順に幅が狭くなっていることから、筐体からシールリングにむけて、水平方向の体積膨張または体積収縮が段階的・連続的に小さくなり、筐体とメタライズ層とシールリングと接合材との間に生じる熱膨張係数差に起因した熱応力の影響が緩和される。
また、シールリングの幅方向の両側において、メタライズ層の第1層部分および第2層部分の上面さらにシールリングの側面にかけて接合材が被覆している場合には、メタライズ層2の第2層部分の外周エッジ等に集中する熱応力が接合材によって分散されたり吸収されたりすることによって緩和される。
本発明の一実施形態に係る電子装置によれば、上記電子部品収納用パッケージと、凹部内に収容された電子部品と、シールリングの上面に接合されて凹部を封止する蓋体とを具備したことにより、長期にわたり封止性がよく、電子部品を正常かつ安定して作動させ得る信頼性の高い電子装置とできる。
本発明の電子部品収納用パッケージの実施の形態の一例を示す斜視図である。 図1の電子部品収納用パッケージの要部拡大断面図である。 従来の電子部品収納用パッケージの要部拡大断面図である。
以下、本発明の電子部品収納用パッケージについて図を用いつつ説明する。なお、図はいずれも模式的なものであって、実際の寸法関係とは異なることがある。また、以下の説明において上下左右という用語は、単に図面上の位置関係を説明するために用いるものであり、実際の使用時における位置関係を意味するものではない。
図1は、本発明の電子部品収納用パッケージの実施の形態の一例を示す斜視図である。図1において、1は、上面に電子部品を収容するための凹部1cを有した筐体を示す。筐体1は、凹部1cの底面を成す基体1a部分および凹部1cの側壁1b部分とから成る。筐体1の上面の凹部1cの周囲(側壁1bの上面)には、メタライズ層2が形成されている(判りやすくするために図1のメタライズ導体部分にハッチングを付している。これら
ハッチング部分は断面を示すものではない)。そして、メタライズ層2の上面にはシールリング3がAu−Sn合金などの低融点のろう材等の接合材4を介して接合されている。
なお、図1には、筐体1の凹部1cの底面から側壁1bの側面や基体1aの下面まで電気的に導通された内部配線パターン6が形成される等、筐体1内外に配線パターン6が形成される場合を示している。この他にも、側壁1bを貫通して金属製の端子が取り付けられたり、基体1aが側壁1bの外側まで延設されて、そこにねじ固定用の穴が形成されたりしている電子部品収納用パッケージ等、用途に応じて様々な形態のものが用いられる。
また、例えば、筐体1はセラミック製である例を用いているが、基体1aが金属製であり、側壁1bがセラミック製であるような複合筐体1である場合であってもよい。
図2は、図1のA−Aで示す断面を示す部分断面図である。図2に示すように、凹部1cの周囲の側壁1bの上面には、メタライズ層2が形成される。メタライズ層2は、側壁1bの上面側に形成された幅の広い第1層部分2aと、その上に形成され、第1層部分2aより幅の狭い第2層部分2bとの二つの部分を有した、凸の字形状の断面を有している。なお、幅とは、パッケージ内外方向においてのものであり、図2の左右方向の長さを意味する。また、第1層部分2aの幅は、図2のように側壁1bの幅(または側壁1bの厚み)と同じ寸法でもよいし、側壁1bの幅より狭くてもよい。
メタライズ層2の上面には、メタライズ層2の第2層部分2bの幅よりも狭い幅のシールリング3が接合材4を介して接合される。すなわち、メタライズ層2の第1層部分2a、第2層部分2b、シールリング3の順に幅が狭くなるように構成されている。
第1層部分2aおよび第2層部分2bの上面は、それぞれシールリング3の幅方向両側において突出するように露出されているのがよく、第1層部分2aの上面の両側から第2層部分2bの両側上面の外周部を経てシールリング3の側面にかけて接合材4に被覆されてメタライズ層2とシールリング3とが接合される。接合の際に、第2層部分2bの上面とシールリング3とを接合する際の余剰となった接合材4は、第2層部分2bの上面から第1層部分2aの上面に流れ、第1層部分2aの上面から第2層部分2bの外周、シールリング3の側面にかけて接合材4のメニスカスを形成する。
第1層部分2a、第2層部分2b、シールリング3は、第1層部分2aの幅をW1、第2層部分2bの幅をW2、シールリング3の幅をW3とする場合、(1/2)W1≦W2≦(4/5)W1、(1/2)W2<W3<(4/5)W2の関係となるように設けられる。また、第2層部分2bの高さをT1とする場合、T1≦(W1−W2)/2の関係となるように選ばれる。
このように構成することにより、電子部品収納用パッケージの製造工程において、側壁1bとメタライズ層2とシールリング3との間に生じる熱膨張係数差に起因した熱応力が抑制、緩和されるとともに、側壁1bとシールリング3との接合強度が向上される。すなわち、シールリング3の幅W3に応じて、第2層部分2bの幅W2が第1層部分2aの幅W1より狭くなることにより、シールリング3との接合面積が小さくなり、また第2層部分2bとシールリング3との間の接合材4の量を少なくできることから、メタライズ層2とシールリング3との間の熱膨張係数差による熱応力は減少する。一方、メタライズ層2と接合材4との接合面積が大きくなることから、接合強度が向上する。
また、第1層部分2aと第2層部分2bとの間に接合材4によるメニスカスが形成され、第2層部分2bとシールリング3の下端部の側面との間にも接合材4によるメニスカスが形成される。これによって、メタライズ層2とシールリング3との間に設けられる接合
材4の量が増え、メタライズ層2とシールリング3との接合強度の低下を抑制できる。
なお、第2層部分2bとシールリング3とを接合する接合材4のうち、余剰な接合材4が第2層部分2bの上面から第1層部分2aの上面に流れるとともに、第1層部分2aの上面と第2層部分2bの外周との間にメニスカスが形成されるので、第2層部分2bとシールリング3との間の接合材4の厚さを一定に保つのが容易である。
また、接合材4の表面が、第1層部分2a、第2層部分2b、シールリング3の側方に凹凸のないなめらかなメニスカスを描くように形成されているのがよい。
さらに、側壁1bの上面には、側壁1bの上面の幅よりも狭い幅の第1層部分2a、第1層部分2aの幅よりも狭い幅の第2層部分2bを介して、第2層部分2bの幅よりも狭い幅のシールリング3が接合材4を介して接合されるのが好ましい。すなわち、側壁1bの上面、メタライズ層2の第1層部分2a、第2層部分2b、シールリング3の順に幅が狭くなるように構成されるのが好ましい。
このように構成することにより、シールリング3を接合する際の余剰な接合材4が、露出している側壁1bの上面を越えて流れることがない。よって、接合材4が凹部1c内に流れ込んだり、パッケージの外側側面へ漏れ出たりすることを抑制でき、筐体1の内部に形成された配線パターンや端子6に接合材4が付着することによる電気的な接続不良を抑制することができる。
また、側壁1bとメタライズ層2(第1層部分2a,第2層部分2b)およびシールリング3は、図2の断面図において幅方向における中心線がそれぞれ一致するように配置されるのが好ましい。この場合、接合材4は、中心線を軸対称として第1層部分2aの上面、第2層部分2bの上面および外周エッジ、シールリング3の下端部の側面に対称に設けられやすくなり、側壁1b、メタライズ層2、シールリング3および接合材4との熱膨張係数差に起因して生じる熱応力が中心線に関して対称に分散される。
本発明の基体1aは、略直方体とされ、上面に形成された凹部1cの底面に半導体素子等の機能素子や、受動電子回路素子、中継回路基板等の電子部品を載置するための載置部が設けられ、対向する側壁1bの下部基体1a表面にメタライズ導体層から成る入出力用等の接続端子6がそれぞれ形成されている。基体1aは、アルミナ系セラミックス、窒化珪素系セラミックス、炭化ケイ素系セラミックス、銅(Cu)−タングステン(W)合金等の良熱伝導性の金属材料等から成る。この基体1aは、電子部品の作動時に発する熱を外部電気回路基板(図示せず)に伝熱する、所謂放熱板として機能するとともに、電子部品を支持する支持部材として、さらには外部電気回路基板に固定される固定用基板として機能する。
このような基体1aの上面には、載置部1aを囲繞するように側壁1bが配置され、基体1aとともに筐体1を構成する。側壁1bには、貫通孔が形成され、そこにリード端子、同軸コネクタ、高周波回路基板等の接続端子等が取り付けられ、パッケージの内外を電気的に導通する接続端子が嵌着される場合もある。
側壁1bは、アルミナ系セラミックス、窒化珪素系セラミックス、炭化ケイ素系セラミックス等のセラミックスから成り、例えばセラミックグリーンシートを積層して枠状に成形し、これを焼結させて形成される。
側壁1bの上面には凹部1cの周囲を取り囲むような枠形状のメタライズ層2が形成される。メタライズ層2は、タングステン(W),モリブデン(Mo)−マンガン(Mn)
,銅(Cu)等の金属粒子と樹脂バインダとをペースト状にしたものを側壁1bの上面に塗布し、焼結させて形成される。第1層部分2aとなる部分を塗布した後に、第2層部分2bとなる部分を塗布する等の方法によってメタライズ層2の形状に形成される。また、真空蒸着等の他の方法を用いてもよい。
またシールリング3は、鉄(Fe)−Ni−コバルト(Co)合金や42アロイ、50アロイ、ステンレス鋼、鉄、銅等の金属材料から成り、これらの金属材料から成る板材を打抜き金型で打ち抜いたり、プレス加工,切削加工または板材の上下所定部(接合面2a,2b)にマスキングを施してエッチング加工により枠形状に製作される。
なお、メタライズ層2の表面およびシールリング3の表面には、耐食性に優れかつろう材等の接合材4との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのニッケル(Ni)層と、厚さ0.5〜9μmの金(Au)層とを順次メッキ法により被着して成る金属層を形成しておくことが好ましい。
接合材4には、Au−Sn,Au−Si、Au−Ge、Sn−Ag−Cu,Sn−Ag等の高融点ろう材、低融点ろう材が用いられる。この他、樹脂接着剤,ガラス接合材等を用いてもよい。ろう接合材4を用いる場合は、例えば、メタライズ層2の第2層部分2bの上面の形状と同じ枠形状のろう材のプリフォームに成形しておき、メタライズ層2とシールリング3との間に挟んだ状態にしてろう材の接合に適した温度に設定した溶融炉中に投入する。そして、溶融炉中でろう材を溶融させ、後に徐冷する。これによって、第1層部分2aからシールリング3の側面にかけて良好なろう材のメニスカスを形成し、シールリング3を側壁1bの上面に接合することができる。
上記電子部品収納用パッケージの凹部1c内に、電子部品を樹脂系接着剤、ろう接合材などの接着剤を介して接着固定するとともに、電子部品の電極を中継回路基板やボンディングワイヤ等を介して接続端子6に接続し、しかる後、蓋体5をシールリング3の上面に接合することによって、電子装置となる。
蓋体5は、シールリング3と同様に、Fe−Ni−Co合金や42アロイ、50アロイ、ステンレス鋼、鉄、銅等の金属材料から成り、シールリング3とシーム溶接や低温溶融ろう接合材等によって接合される。
かくして、本発明の一実施形態に係る電子部品収納用パッケージでは、メタライズ層2が幅の広い第1層部分2aと第1層部分2aより幅の狭い第2層部分2bと第2層部分2bより幅の狭いシールリング3とを有し、シールリング3を接合材4を介して第2層部分2bの上面に接合することによって、側壁1bに加わる熱応力を緩和して側壁1b、メタライズ層2等にクラック等が生じる可能性を少なくできる。そして、電子装置となったときに、パッケージに生じるクラック等により、電子装置の封止性能に問題が生じる可能性を少なくできる。
なお、本発明は、上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行うことは何等支障ない。例えば、電子部品として、半導体レーザ(LD)、フォトダイオード(PD)などの光信号により作動する光半導体素子であっても良い。この場合、光半導体素子を収納する容器は、光ファイバや光アイソレーターなどの光学部品も実装する光半導体パッケージということになる。
また、第1層部分2aおよび第2層部分2bの断面形状は、図に示すように真四角である必要はなく、側面になだらかな傾斜面を有していたり、その傾斜面が曲面であったりしても良く、外周エッジの角部に曲面的な面取りが施されていても良い。この場合、接合材
4は、第2層部分2bの上面から外周エッジを経由して第1層部分2aまでより流れやすくなり、第1層部分2aと第2層部分2bとの間に接合材4から成るメニスカスを安定して設けることができる。それにより、接合材が一部に濡れ広がったり、濡れ広がらなかったりすることによる、応力分布の偏りとそれに応じて生じる特定箇所への応力集中を抑制することができる。
1:筐体
1a:基体
1b:側壁
1c:凹部
2:メタライズ層
2a:第1層部分
2b:第2層部分
3:シールリング
4:接合材
5:蓋体

Claims (3)

  1. 上面に電子部品を収容するための凹部を有し、前記上面の前記凹部の周囲にメタライズ層が形成された筐体と、前記メタライズ層の上面に接合材を介して接合されたシールリングとを具備しており、
    前記メタライズ層は、前記筐体の上面側の第1層部分と、該第1層部分の上に位置する第2層部分とから成り、
    前記メタライズ層の前記第1層部分、前記第2層部分および前記シールリングの順に幅が狭くなっていることを特徴とする電子部品収納用パッケージ。
  2. 前記シールリングの幅方向の両側に前記メタライズ層の前記第1層部分および前記第2層部分の上面の両側部分がそれぞれ露出しており、前記第1層部分の上面の両側部分から前記第2層部分の上面の両側部分および前記シールリングの側面にかけてそれぞれ前記接合材が被覆していることを特徴とする請求項1記載の電子部品収納用パッケージ。
  3. 請求項1または請求項2記載の電子部品収納用パッケージと、前記凹部内に収容された電子部品と、前記シールリングの上面に接合された、前記凹部を封止する蓋体とを備えた電子装置。
JP2012102191A 2012-04-27 2012-04-27 電子部品収納用パッケージおよび電子装置 Active JP6034054B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012102191A JP6034054B2 (ja) 2012-04-27 2012-04-27 電子部品収納用パッケージおよび電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012102191A JP6034054B2 (ja) 2012-04-27 2012-04-27 電子部品収納用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JP2013232446A true JP2013232446A (ja) 2013-11-14
JP6034054B2 JP6034054B2 (ja) 2016-11-30

Family

ID=49678667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012102191A Active JP6034054B2 (ja) 2012-04-27 2012-04-27 電子部品収納用パッケージおよび電子装置

Country Status (1)

Country Link
JP (1) JP6034054B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017076913A (ja) * 2015-10-15 2017-04-20 エスアイアイ・クリスタルテクノロジー株式会社 パッケージ及び圧電振動子
JP2017118272A (ja) * 2015-12-22 2017-06-29 京セラ株式会社 シールリング、電子部品収納用パッケージ、電子デバイスおよびこれらの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293799A (ja) * 1996-04-26 1997-11-11 Nec Corp 半導体集積回路パッケージ及びその製造方法
JPH10242319A (ja) * 1997-02-27 1998-09-11 Kyocera Corp 電子部品収納用パッケージ
JP2004022957A (ja) * 2002-06-19 2004-01-22 Kyocera Corp 電子部品搭載用基板
JP2007103720A (ja) * 2005-10-05 2007-04-19 Ngk Spark Plug Co Ltd セラミックパッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293799A (ja) * 1996-04-26 1997-11-11 Nec Corp 半導体集積回路パッケージ及びその製造方法
JPH10242319A (ja) * 1997-02-27 1998-09-11 Kyocera Corp 電子部品収納用パッケージ
JP2004022957A (ja) * 2002-06-19 2004-01-22 Kyocera Corp 電子部品搭載用基板
JP2007103720A (ja) * 2005-10-05 2007-04-19 Ngk Spark Plug Co Ltd セラミックパッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017076913A (ja) * 2015-10-15 2017-04-20 エスアイアイ・クリスタルテクノロジー株式会社 パッケージ及び圧電振動子
JP2017118272A (ja) * 2015-12-22 2017-06-29 京セラ株式会社 シールリング、電子部品収納用パッケージ、電子デバイスおよびこれらの製造方法
CN108370244A (zh) * 2015-12-22 2018-08-03 京瓷株式会社 密封环、电子元件收纳用封装体、电子设备及它们的制造方法
CN108370244B (zh) * 2015-12-22 2021-12-24 京瓷株式会社 密封环、电子元件收纳用封装体、电子设备及它们的制造方法

Also Published As

Publication number Publication date
JP6034054B2 (ja) 2016-11-30

Similar Documents

Publication Publication Date Title
US9585264B2 (en) Package for housing semiconductor element and semiconductor device
JP2007059875A (ja) 放熱部材およびこれを用いた電子部品収納用パッケージおよび電子装置
JP2012094627A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4859811B2 (ja) 電子部品収納用パッケージ
JP5717414B2 (ja) 半導体収納用パッケージ、およびこれを備えた半導体装置
JP2012028521A (ja) 素子収納用パッケージ、およびこれを備えた半導体装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP2006332599A (ja) 電子装置
EP2952944B1 (en) Package for housing optical semiconductor element and optical semiconductor device
JP2011228591A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
WO2019208577A1 (ja) 放熱基板および電子装置
JP2008186917A (ja) 電子部品収納用パッケージ、電子装置、およびその製造方法
JP2009239475A (ja) 表面実装型圧電発振器
JP7196249B2 (ja) 半導体素子用パッケージおよび半導体装置
JP2013157492A (ja) 素子収納用パッケージ、および実装構造体
JP2014135414A (ja) 半導体素子収納用パッケージ
JPWO2013161660A1 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5992785B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2018018939A (ja) 半導体パッケージ、および半導体装置
JP3442029B2 (ja) 電子部品収納用パッケージおよびその製造方法
JP2002198454A (ja) 半導体素子収納用パッケージ
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
JP5725900B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP2017022334A (ja) 多数個取り配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161027

R150 Certificate of patent or registration of utility model

Ref document number: 6034054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150