KR20150114045A - 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조 - Google Patents

인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조 Download PDF

Info

Publication number
KR20150114045A
KR20150114045A KR1020140037575A KR20140037575A KR20150114045A KR 20150114045 A KR20150114045 A KR 20150114045A KR 1020140037575 A KR1020140037575 A KR 1020140037575A KR 20140037575 A KR20140037575 A KR 20140037575A KR 20150114045 A KR20150114045 A KR 20150114045A
Authority
KR
South Korea
Prior art keywords
bonding
wire
printed circuit
circuit board
semiconductor chip
Prior art date
Application number
KR1020140037575A
Other languages
English (en)
Inventor
유정호
김영근
한형민
장영훈
김용광
김희정
Original Assignee
대우전자부품(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자부품(주) filed Critical 대우전자부품(주)
Priority to KR1020140037575A priority Critical patent/KR20150114045A/ko
Priority to PCT/KR2014/002721 priority patent/WO2015152432A1/ko
Publication of KR20150114045A publication Critical patent/KR20150114045A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/85498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/85598—Fillers
    • H01L2224/85599—Base material
    • H01L2224/856—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조에 관한 것이다. 한 구체예에서 상기 인쇄회로기판 와이어 본딩방법은 전극이 형성된 기판에 반도체칩을 적층하는 단계; 상기 전극의 소정 부위 상에 금속패드를 형성하는 단계; 및 상기 반도체칩 및 금속패드를 알루미늄 와이어를 이용하여 전기적으로 연결시키는 단계;를 포함하며, 상기 연결은 상기 알루미늄 와이어의 제1 단부를 초음파를 이용하여 상기 반도체칩의 소정 부위 상에 본딩하여 제1 본딩부를 형성하는 단계; 및 상기 알루미늄 와이어의 제2 단부를 초음파를 이용하여 상기 금속패드의 소정 부위 상에 본딩하여 제2 본딩부를 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조 {WIRE BONDING PROCESS FOR PRINTED CIRCUIT BOARD AND WIRE BONDING STRUCTURE THEREOF}
본 발명은 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조에 관한 것이다. 더욱 상세하게는, 알루미늄과 융착성이 우수한 전극을 적용하여, 기판 상에 와이어 본딩을 위한 본딩패드를 포함하지 않아 집적성을 향상시킬 수 있는 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조에 관한 것이다.
인쇄회로기판의 와이어 본딩(wire bonding)이란, 반도체 다이(Die) 또는 칩(Chip)과, 리드 프레임 또는 그와 유사한 역할을 하는 세라믹 패턴을, 20~50㎛ 굵기의 고순도 금(Au), 알루미늄(Al) 또는 구리(Cu) 선(와이어)을 이용하여 전기적으로 연결하는 공정을 의미한다.
이러한 와이어 본딩 공정에서, 상기 반도체 다이(Die) 또는 칩(Chip) 상에서, 상기 와이어와의 본딩(접착)되는 부위에 알루미늄(Al) 등의 금속 증착 피막을 입히는데, 이러한 본딩 부위를 본딩 패드(외부연결단자)라고 하며 사각형의 구조를 갖는다.
기존의 경우 니켈도금으로 이루어진 본딩패드를 이용하여 와이어 본딩 조건의 편차가 큰 경우에도 전단응력과 Pull Strength가 구현되었다. 본딩 구역의 니켈도금으로 인해 종래의 특화된 기술 없이도 본딩 장비의 기본 파라메타에 의존하여 성능을 구현하였으며 본딩패드의 사용으로 기본 제품 생산단가에 패드 개수에 따른 상승요인이 작용하였으며 회로 레이아웃 구성에 한계를 포함하고 있었다.
초음파 와이어 본딩은 전기적 회로를 구성하기 위하여, 전기적 연결을 알루미늄 와이어를 통해 허용전류 이상의 성능을 가진 회로를 구현하는 기술로, 칩에 와이어를 위치시키고, 상온에서 초음파를 가하여 접착시키는 공정으로, 웨지(wedge) 본딩이라고도 한다.
일반적으로 하이브리드 인쇄회로기판(HIC, Hybird Integrated Circuit)에서는 저항을 최소화하여 전력손실을 줄여주면서 전도성을 향상시키기 위해 전극을 주로 실러-팔라듐(Ag-Pd)를 사용하고 있는 바, 상기한 Ag는 금속 중에 열전도 및 전기전도성이 우수하고, 또한 Pd도 백금족 원소의 하나로서 연성은 백금보다 떨어지지만 전성은 백금보다 뛰어나며 가격도 백금보다 싸고 가벼워서 여러 종류의 합금으로 사용되고 있는 바, 하이브리드 인쇄회로기판에서는 상기 Ag 및 Pd의 합금인 Ag-Pd를 많이 사용하게 된다.
이때, 상기 와이어 본딩시 세라믹 기판 상태에서 다이렉트로 본딩하는 경우가 해당되며, 이러한 초음파를 이용하여 전기적 도전을 이용한 초음파 와이어 본딩 공정에서도 기존 하우징 프레임과 본딩패드가 활용된 본딩이 적용되고 있었다.
이와 같이 종래에는 Ag-Pd 등의 전극에 반도체칩 및 알루미늄 와이어로 본딩되는 부분의 상부면에 소정의 은(Ag) 페이스트로 스크린 프린팅(screen printing)하여 본딩패드를 형성하고, 이러한 본딩패드에 알루미늄 와이어를 에폭시등으로 부착하여 경화시키므로써 초음파(웨지) 본딩을 실행하게 하였는데, 이와 같은 종래의 방법으로 웨지본딩시에는 제조공정이 복잡하고, 은 페이스트를 사용하여 패드를 제작하므로 제조원가가 증가할 뿐 아니라 제조장비도 고가인 문제점이 있었다.
이와 관련하여 대한민국 공개특허공보 제2003-0039553호에는 인쇄회로기판 상의 와이어 본딩패드 형성방법이 개시되고 있다.
본 발명의 목적은 제조공정이 간단한 인쇄회로기판 와이어 본딩방법을 제공하는 것이다.
본 발명의 다른 목적은 경제적 효과가 우수한 인쇄회로기판 와이어 본딩방법을 제공하는 것이다.
본 발명의 또 다른 목적은 기판의 집약성 및 기판과 알루미늄 와이어의 융착성이 우수한 인쇄회로기판 와이어 본딩방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 인쇄회로기판 와이어 본딩방법을 이용하여 형성된 인쇄회로기판 와이어 본딩 구조를 제공하는 것이다.
본 발명의 하나의 관점은 인쇄회로기판 와이어 본딩방법에 관한 것이다. 한 구체예에서 상기 인쇄회로기판 와이어 본딩방법은 전극이 형성된 기판에 반도체칩을 적층하는 단계; 상기 전극의 소정 부위 상에 금속패드를 형성하는 단계; 및 상기 반도체칩 및 금속패드를 알루미늄 와이어를 이용하여 전기적으로 연결시키는 단계;를 포함하며, 상기 연결은 상기 알루미늄 와이어의 제1 단부를 초음파를 이용하여 상기 반도체칩의 소정 부위 상에 본딩하여 제1 본딩부를 형성하는 단계; 및 상기 알루미늄 와이어의 제2 단부를 초음파를 이용하여 상기 금속패드의 소정 부위 상에 본딩하여 제2 본딩부를 형성하는 단계;를 포함하는 것을 특징으로 한다.
한 구체예에서 상기 금속패드는 20~50㎛의 두께로 형성되는 것을 특징으로 한다.
한 구체예에서 상기 제1 본딩부 형성시 상기 알루미늄 와이어의 제1 단부에 30KHz~50KHz의 진동주파수를 가하는 것을 특징으로 한다.
한 구체예에서 상기 제2 본딩부 형성시 상기 알루미늄 와이어의 제2 단부에 75KHz~90KHz의 진동주파수를 가하는 것을 특징으로 한다.
본 발명의 다른 관점은 상기 인쇄회로기판 와이어 본딩방법을 이용하여 형성된 인쇄회로기판 와이어 본딩 구조에 관한 것이다. 한 구체예에서 상기 와이어 본딩 구조는 일면에 전극이 형성된 기판; 상기 전극의 소정부위 상에 형성된 금속패드; 상기 기판에 적층된 반도체칩; 및 상기 금속패드 및 반도체칩의 표면을 전기적으로 연결하는 알루미늄 와이어;를 포함하며, 상기 반도체칩의 소정 부위 상에는 상기 알루미늄 와이어의 제1 본딩부가 형성되며, 상기 금속패드의 소정 부위 상에는 상기 알루미늄 와이어의 제2 본딩부가 형성되는 것을 특징으로 한다.
본 발명의 와이어 본딩방법을 적용시 기판상에 와이어 본딩을 위한 본딩패드를 포함하지 않아 종래보다 제조공정이 간단하고, 경제적 효과가 우수하며, 알루미늄 와이어 두께의 다양한 공간을 활용할 수 있어 기판의 집약성이 우수하고 집적화를 꾀할 수 있으며, 알루미늄 와이어와 기판과의 융착성이 우수할 수 있다.
도 1은 본 발명의 한 구체예에 따른 인쇄회로기판 와이어 본딩 구조의 단면을 나타낸 것이다.
도 2는 본 발명의 한 구체예에 따른 인쇄회로기판 와이어 본딩 구조를 나타낸 사진이다.
도 3은 본 발명의 한 구체예에 따른 인쇄회로기판의 반도체칩상에 형성된 와이어 본딩을 나타낸 사진이다.
도 4는 본 발명의 한 구체예에 따른 인쇄회로기판의 전극상에 형성된 금속패드의 표면을 확대한 사진이다.
본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로써 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본 발명을 설명하는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 하나의 관점은 인쇄회로기판 와이어 본딩방법에 관한 것이다. 한 구체예에서 상기 인쇄회로기판 와이어 본딩방법은 (a) 반도체칩 적층단계; (b) 금속패드 형성단계; (c) 제1 본딩부 형성단계; 및 (d) 제2 본딩부 형성단계;를 포함할 수 있다. 좀 더 구체적으로, 전극이 형성된 기판에 반도체칩을 적층하는 단계; 상기 전극의 소정 부위 상에 금속패드를 형성하는 단계; 및 상기 반도체칩 및 금속패드를 알루미늄 와이어를 이용하여 전기적으로 연결시키는 단계;를 포함하며, 상기 연결은 상기 알루미늄 와이어의 제1 단부를 초음파를 이용하여 상기 반도체칩의 소정 부위 상에 본딩하여 제1 본딩부를 형성하는 단계; 및 상기 알루미늄 와이어의 제2 단부를 초음파를 이용하여 상기 금속패드의 소정 부위 상에 본딩하여 제2 본딩부를 형성하는 단계;를 포함한다.
이하, 본 발명에 따른 인쇄회로기판 와이어 본딩방법을 단계별로 상세히 설명하도록 한다.
(a) 반도체칩 적층단계
상기 단계는 기판에 반도체칩을 적층하는 단계이다. 본 발명에서 상기 기판은 인쇄회로기판 분야에서 통상적으로 사용되는 소재를 이용할 수 있다. 한 구체예에서 실리콘 등 세라믹 재질을 사용하여 기판을 제조하여 사용할 수 있으나, 이에 제한되지 않는다.
본 발명의 한 구체예에서 상기 반도체칩은 기판보다 작은 크기일 수 있다.
상기 기판 표면에는 전극이 형성된다. 상기 전극은 통상적인 소재로 형성될 수 있다. 예를 들면 은(Ag), 팔라듐(Pd) 및 이들의 합금을 포함하여 형성될 수 있다. 한 구체예에서 은-팔라듐(Ag-Pd) 합금 전극이 형성될 수 있다. 상기 소재로 전극 형성시 저항을 최소화하여 전력손실을 줄여주면서, 전도성, 열전도성이 우수하면서, 비용이 저렴하여 생산단가를 절약할 수 있다.
구체예에서 스크린 프린터를 이용하여 상기 기판 상에 은-팔라듐(Ag-Pd)을 포함하는 전극 페이스트를 소정의 패턴으로 인쇄하고, 비산화성 분위기의 소성로에 투입하여 상기 인쇄된 페이스트를 치밀화시켜 형성할 수 있다.
상기 반도체칩은 상기 기판상에 통상적인 방법으로 적층될 수 있다. 예를 들면, 접착제를 사용하여 적층될 수 있다.
(b) 금속패드 형성단계
상기 단계는 상기 전극의 소정부위 상에 금속패드를 형성하는 단계이다.
알루미늄 재질의 와이어와 전술한 Ag-Pd 합금 전극은 이방성을 가지고 있어 통상의 솔더링방법으로는 본딩이 잘되지 않는 문제점이 있기 때문에, 상기 금속패드는 후술할 알루미늄 와이어의 제2 단부를 융착시키는 목적으로 형성될 수 있다. 상기 금속패드는 통상적인 방법으로 형성될 수 있다. 한 구체예에서 상기 금속패드는 상기 기판의 전극의 소정부위 상에 금속패드용 페이스트를 인쇄하는 단계; 상기 페이스트를 건조시키는 단계; 및 상기 페이스트가 인쇄된 기판을 소성하는 단계;를 포함할 수 있다.
상기 금속패드용 페이스트는 은(Ag)을 포함할 수 있다. 한 구체예에서 상기 금속패드용 페이스트 전체중량에 대하여 은(Ag) 90~96 중량%, 탄소(C) 0.1~5 중량%, 알루미늄(Al) 0.01~0.1 중량%, 마그네슘(Mg) 0.1~5 중량%, 백금(Pt) 0.5~3 중량%, 니켈(Ni) 0.1~2 중량% 및 용매 0.01~1 중량%를 포함할 수 있다. 상기 범위로 포함시, 상기 알루미늄 와이어가 본딩되는 부위의 산화방지효과가 우수하며, 후술할 알루미늄 와이어 융착이 용이하게 이루어질 수 있다.
한 구체예에서 상기 인쇄는, 스크린 프린터(screen printer)를 이용하여 스크린 프린팅하여 실시될 수 있다.
한 구체예에서 상기 건조는 20~80℃에서, 상기 소결은 200~450℃에서 이루어질 수 있다. 상기 온도 조건에서 후술할 알루미늄 와이어의 제2 단부가 용이하게 융착될 수 있는 금속패드가 형성될 수 있다.
도 4는 본 발명의 한 구체예에 따른 인쇄회로기판의 전극상에 형성된 금속패드의 표면을 확대한 사진이다. 상기 도 4를 참조하면, 표면이 치밀화되어 전기전도특성이 우수하면서, 후술할 알루미늄 와이어의 제2 단부가 용이하게 융착될 수 있음을 알 수 있다.
한 구체예에서 상기 금속패드는 20~50㎛의 두께로 형성될 수 있다. 상기 두께에서 후술할 제2 본딩부 형성시 상기 전극 표면에 상기 알루미늄 와이어의 초음파를 이용한 융착이 용이하게 이루어질 수 있다.
(c) 제1 본딩부 형성단계
상기 단계는 상기 알루미늄 와이어의 제1 단부를 초음파를 이용하여 상기 반도체칩의 소정 부위 상에 본딩하여 제1 본딩부를 형성하여, 상기 금속패드 및 반도체칩을 전기적으로 연결하는 단계이다.
한 구체에에서 상기 알루미늄와이어의 직경은 25~70㎛일 수 있다. 상기 두께에서 작업성이 용이할 수 있다.
한 구체예에서 상기 제1 본딩부는 상기 알루미늄 와이어의 제1 단부에 30KHz~50KHz의 진동주파수를 가하여 형성할 수 있다. 상기 조건에서 상기 반도체칩의 표면에 알루미늄 와이어의 제1 단부의 융착이 용이하게 이루어질 수 있다.
(d) 제2 본딩부 형성단계
상기 단계는 상기 알루미늄 와이어의 제2 단부를 초음파를 이용하여 상기 금속패드의 소정 부위 상에 융착하여 금속패드 상에 상기 알루미늄 와이어를 본딩하고, 상기 알루미늄 와이어를 커팅(cutting)하여 제2 본딩부를 형성하여, 상기 금속패드 및 반도체칩을 전기적으로 연결하는 단계이다.
한 구체예에서 상기 제2 본딩부는 상기 알루미늄 와이어의 제2 단부에 75KHz~90KHz의 진동주파수를 가하여 형성할 수 있다. 상기 조건에서 상기 알루미늄 와이어의 제2 단부의 융착이 용이하게 이루어지며, 상기 제2 단부의 융착후 잔여 알루미늄 와이어의 커팅(cutting) 작업이 용이하게 이루어질 수 있다.
또한, 본 발명에서는 상기 (b) 내지 (d) 단계를 반복하여, 복수 개의 금속패드를 형성하고, 복수 개의 알루미늄 와이어의 본딩을 실시할 수 있다.
본 발명의 다른 관점은 상기 인쇄회로기판 와이어 본딩방법을 이용하여 형성된 인쇄회로기판 와이어 본딩 구조에 관한 것이다.
도 1은 본 발명의 한 구체예에 따른 인쇄회로기판 와이어 본딩 구조의 단면을 나타낸 것이다. 상기 도 1을 참조하면, 본 발명의 한 구체예에서 상기 와이어 본딩 구조(1000)는 일면에 전극(10)이 형성된 기판(100); 상기 전극(10)의 소정부위 상에 형성된 금속패드(12); 상기 기판에 적층된 반도체칩(20); 및 상기 금속패드(12) 및 반도체칩(20)의 표면을 전기적으로 연결하는 알루미늄 와이어(30);를 포함하며, 상기 반도체칩(20)의 소정 부위 상에는 상기 알루미늄 와이어의 제1 본딩부(32)가 형성되며, 상기 금속패드(12)의 소정 부위 상에는 상기 알루미늄 와이어의 제2 본딩부(34)가 형성된다.
즉, 상기 도 1과 같이 금속패드 및 반도체칩(20)의 표면에 다이렉트 본딩으로 알루미늄 와이어(30)를 융착시켜 전기적으로 연결할 수 있게 되므로 기존과 같이 스크린 프린팅후 건조 및 소정하여 본딩패드를 부착하지 않고 바로 금속패드 상(12)에 바로 알루미늄 와이어(30)를 본딩하여 본딩부를 형성하게 되므로 작업성이 우수할 뿐만 아니라 재료비도 절감되는 효과가 있다.
이하, 본 발명의 바람직한 실시예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 하기 실시예는 본 발명의 이해를 돕기 위한 것으로, 본 발명의 범위가 하기 실시예에 한정되지는 않는다. 여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략하기로 한다.
실시예: 인쇄회로기판 와이어 본딩 구조 형성
Ag-Pd 합금을 포함하는 전극이 형성된 실리콘 기판상에 점착제를 도포하고, 상기 기판보다 적은 크기의 반도체칩을 적층하였다.
상기 Ag-Pd 전극의 소정 부위상에 금속패드용 페이스트를 스크린 프린팅하여 인쇄하고, 80℃에서 건조하고, 450℃에서 소결하여 두께 20㎛의 금속패드를 형성하였다. 이때, 상기 금속패드용 페이스트는 은(Ag) 94.6 중량%, 탄소(C) 1.6 중량%, 알루미늄(Al) 0.5 중량%, 마그네슘(Mg) 1.1 중량%, 백금(Pt) 1.2 중량%, 니켈(Ni) 0.5 중량% 및 용매 0.5 중량%의 함량으로 준비하였다.
상기 적층된 반도체칩 및 상기 전극상에 형성된 금속패드를 직경 20㎛의 알루미늄 와이어를 이용하여 전기적으로 연결하였다. 이때, 상기 연결은 상기 알루미늄 와이어의 제1 단부를 40kHz 진동주파수의 초음파를 이용하여 상기 반도체칩의 소정 부위 상에 제1 본딩부를 형성하고, 그리고 상기 알루미늄 와이어의 제2 단부를 70kHz 진동주파수의 초음파를 이용하여 상기 금속패드의 소정 부위 상에 융착하고 커팅하여 제2 본딩부를 형성하였다.
도 2는 본 발명의 한 구체예에 따른 인쇄회로기판 와이어 본딩 구조를 나타낸 사진이고, 도 3은 본 발명의 한 구체예에 따른 인쇄회로기판의 반도체칩상에 형성된 와이어 본딩을 나타낸 사진이며, 도 4는 본 발명의 한 구체예에 따른 인쇄회로기판의 전극상에 형성된 금속패드의 표면을 확대한 사진이다. 상기 도 2 내지 도 4를 참조하면, 금속패드 및 반도체칩의 표면에 다이렉트 본딩으로 알루미늄 와이어를 융착시켜 전기적으로 연결할 수 있게 되므로 기존과 같이 스크린 프린팅후 건조 및 소정하여 본딩패드를 부착하지 않고 바로 금속패드 상에 바로 알루미늄 와이어를 본딩하게 되므로 작업성이 우수할 뿐만 아니라 재료비도 절감되는 효과가 있음을 알 수 있었다.
10: 전극 12: 금속패드
20: 반도체칩 30: 알루미늄 와이어
32: 제1 본딩부 34: 제2 본딩부
100: 기판 1000: 와이어 본딩 구조

Claims (5)

  1. 전극이 형성된 기판에 반도체칩을 적층하는 단계;
    상기 전극의 소정 부위 상에 금속패드를 형성하는 단계; 및
    상기 반도체칩 및 금속패드를 알루미늄 와이어를 이용하여 전기적으로 연결시키는 단계;를 포함하며,
    상기 연결은 상기 알루미늄 와이어의 제1 단부를 초음파를 이용하여 상기 반도체칩의 소정 부위 상에 본딩하여 제1 본딩부를 형성하는 단계; 및
    상기 알루미늄 와이어의 제2 단부를 초음파를 이용하여 상기 금속패드의 소정 부위 상에 본딩하여 제2 본딩부를 형성하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판 와이어 본딩방법.
  2. 제1항에 있어서, 상기 금속패드는 20~50㎛의 두께로 형성되는 것을 특징으로 하는 인쇄회로기판 와이어 본딩방법.
  3. 제1항에 있어서, 상기 제1 본딩부 형성시 상기 알루미늄 와이어의 제1 단부에 30KHz~50KHz의 진동주파수를 가하는 것을 특징으로 하는 인쇄회로기판 와이어 본딩방법.
  4. 제1항에 있어서, 상기 제2 본딩부 형성시 상기 알루미늄 와이어의 제2 단부에 75KHz~90KHz의 진동주파수를 가하는 것을 특징으로 하는 인쇄회로기판 와이어 본딩방법.
  5. 일면에 전극이 형성된 기판;
    상기 전극의 소정부위 상에 형성된 금속패드;
    상기 기판에 적층된 반도체칩; 및
    상기 금속패드 및 반도체칩의 표면을 전기적으로 연결하는 알루미늄 와이어;를 포함하며,
    상기 반도체칩의 소정 부위 상에는 상기 알루미늄 와이어의 제1 본딩부가 형성되며, 상기 금속패드의 소정 부위 상에는 상기 알루미늄 와이어의 제2 본딩부가 형성되는 것을 특징으로 하는 인쇄회로기판 와이어 본딩 구조.

KR1020140037575A 2014-03-31 2014-03-31 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조 KR20150114045A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140037575A KR20150114045A (ko) 2014-03-31 2014-03-31 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조
PCT/KR2014/002721 WO2015152432A1 (ko) 2014-03-31 2014-03-31 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140037575A KR20150114045A (ko) 2014-03-31 2014-03-31 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조

Publications (1)

Publication Number Publication Date
KR20150114045A true KR20150114045A (ko) 2015-10-12

Family

ID=54240733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140037575A KR20150114045A (ko) 2014-03-31 2014-03-31 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조

Country Status (2)

Country Link
KR (1) KR20150114045A (ko)
WO (1) WO2015152432A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102301223B1 (ko) 2020-11-25 2021-09-09 박현배 대기압 플라즈마를 이용한 와이어 본딩 결합 구조체의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112400221B (zh) * 2019-06-17 2024-03-15 株式会社海上 引线接合方法以及引线接合装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755594B2 (ja) * 1988-03-30 1998-05-20 株式会社 東芝 セラミックス回路基板
EP0355955A3 (en) * 1988-07-25 1991-12-27 Hitachi, Ltd. Connection for semiconductor devices or integrated circuits by coated wires and method of manufacturing the same
JPH08181175A (ja) * 1994-12-22 1996-07-12 Toshiba Corp ワイヤボンディング方法
JPH09260441A (ja) * 1996-03-26 1997-10-03 Mitsubishi Electric Corp 半導体装置
JP2008218703A (ja) * 2007-03-05 2008-09-18 Renesas Technology Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102301223B1 (ko) 2020-11-25 2021-09-09 박현배 대기압 플라즈마를 이용한 와이어 본딩 결합 구조체의 제조방법

Also Published As

Publication number Publication date
WO2015152432A1 (ko) 2015-10-08

Similar Documents

Publication Publication Date Title
KR20150114045A (ko) 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조
JP4654104B2 (ja) セラミックパッケージ
JP2003318330A (ja) セラミック回路基板
US20190356098A1 (en) Method for Bonding an Electrically Conductive Element to a Bonding Partner
JP2002164461A (ja) セラミック回路基板
JP4355097B2 (ja) 配線基板の製造方法
JP4328197B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4307184B2 (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
JP4105928B2 (ja) リードピン付き配線基板
JP4129212B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JPH07211822A (ja) 半導体素子収納用パッケージ
JP2003125492A (ja) 圧電音響装置
JP4562301B2 (ja) 電子部品収納用パッケージ
JP3652320B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3872401B2 (ja) 配線基板
JP3722737B2 (ja) 配線基板
JP2005217097A (ja) タンタル電解コンデンサ
JP2003338585A (ja) 配線基板
JP3393784B2 (ja) 電子部品収納用パッケージ
JP2013247158A (ja) セラミックス回路基板
JP3780503B2 (ja) 配線基板
JP2008177334A (ja) 電子部品搭載用基板
JP2004101207A (ja) 圧力検出装置用パッケージ
JPH0677087A (ja) 積層コンデンサの製造方法
JP2006196916A (ja) セラミック回路基板

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination