JP4129212B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP4129212B2
JP4129212B2 JP2003304515A JP2003304515A JP4129212B2 JP 4129212 B2 JP4129212 B2 JP 4129212B2 JP 2003304515 A JP2003304515 A JP 2003304515A JP 2003304515 A JP2003304515 A JP 2003304515A JP 4129212 B2 JP4129212 B2 JP 4129212B2
Authority
JP
Japan
Prior art keywords
line conductor
semiconductor element
side wall
lead terminal
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003304515A
Other languages
English (en)
Other versions
JP2005079145A (ja
Inventor
伸一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003304515A priority Critical patent/JP4129212B2/ja
Publication of JP2005079145A publication Critical patent/JP2005079145A/ja
Application granted granted Critical
Publication of JP4129212B2 publication Critical patent/JP4129212B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、IC,LSI等の半導体素子を収容するための半導体素子収納用パッケージおよび半導体装置に関する。
従来より、セラミックグリーンシート(以下、単にグリーンシートともいう)を用いて、金属ペーストの印刷、積層、切断、焼成などの基本工程を経て作製される半導体素子収納用パッケージ(以下、単にパッケージともいう)Aを図4に示す。同図(a)に示すように、パッケージAは、上面に載置部11aを有するセラミックスから成る基体11と、基体11の上面に載置部11aを囲むように取着され、側部に内外を電気的に導通する線路導体14が形成された入出力部13を有する側壁12と、線路導体14のうち側壁12の外面側に位置する外側線路導体14aに一端がロウ材15により接合されるとともに他端が外部電気回路に接合される、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等から成るリード端子16とを備えている。
図4(b)はB−B’線における図4(a)の断面図において入出力部13周辺を拡大したものであり、リード端子を外側線路導体14a上に接合した状態を示す。このようなリード端子16のロウ材15による接合は、一般的にパッケージAをカーボン治具に形成された凹みに載置し、複数のリード端子16をカーボン治具の所定の部位から入出力部13にかけて載置して、還元雰囲気のブレージング炉で800〜900℃で加熱することにより行われる。接合に用いられるロウ材15は、リード端子16と入出力部13との間に発生する熱応力を緩和する作用も有しており、リード端子16と外側線路導体14aとの間にクラックが発生するのを防止している。
このパッケージAは、半導体素子17が載置部11aに載置されるとともにボンディングワイヤで内側線路導体14cに電気的に接続され、側壁12の上面に蓋体(図示せず)を接合して載置部11aが気密に封止され半導体装置と成る。
しかしながら、従来のパッケージAのリード端子16の接合構造では、リード端子16と外側線路導体14aとの間の隙間の大きさのバラツキに起因してリード端子16の接合強度に寄与するロウ材15のメニスカス15aの大きさが小さくなることがあり、その場合リード端子16の接合強度が小さくなっていた。また、複数のリード端子16のうちあるものは、リード端子16と外側線路導体14aの上面との間の隙間の大きさがリード端子16の傾きによって部分的に小さくなり、その結果、部分的にロウ材15が薄くなっていた。その場合、リード端子16を上方に引張る外力が加わった際に、ロウ材15の応力緩和機能が有効に働かず、その結果、ロウ材15中またはロウ材15と外側線路導体14aとの界面にクラックが発生し、このクラックを発端にしてリード端子16が外側線路導体14aから剥れてしまうといった問題点があった。
また、上記のように内側線路導体14c上に半導体素子17を電気的に接続するためのボンディングワイヤをワイヤボンダーで接続する必要があり、このため、内側線路導体14cの表面は凹凸の少ない状態であることが要求され、これを構成する金属粒子の平均粒径を1〜2μm程度として線路導体14は表面の凹凸を極力小さくする工夫がなされていた。
しかしながら、金属粒子の平均粒径が小さくなって表面の凹凸が少なくなることは、ロウ材15のアンカー効果を損なうとともにロウ材15の量が少なくなり、メニスカス15aの大きさが小さくなることと併せてリード端子16の接合強度を大きくすることができず、接合の信頼性をさらに低くする原因となっていた。この不具合に対して内側線路導体14cと外側線路導体14aの表面粗さを異ならせることが検討されたが、それには平均粒径の異なる金属ペーストを互いに重なるように形成しなければならず、その結果線路導体14の厚みが局部的に大きくなり、セラミックグリーンシートを積層するに際して積層不良を誘発してデラミネーション(層間剥離)を招来することがあった。
これらの問題点のうち、ロウ材15のメニスカスの形成不良によるリード端子16の接合強度が小さくなることを解消するために、図5(a)に示すように、外側線路導体14a上に、外側線路導体14aの外形よりも一回り小さな外形のメタライズ層Cを重ねて形成することにより、外側線路導体14aに接合するリード端子16の周囲に大きなメニスカス15aを形成することができて、これによりリード端子16の接合強度を大きくすることができる(例えば、下記の特許文献1参照)。
また他の構成として、図5(b)に示すように、外側線路導体14aを入出力部13の棚部13aから側部13bに延出させることにより延出部14bを形成し、これによりロウ材15が延出部14bまで流れるようにして大きなメニスカス15aを形成し、メニスカス15aへの応力集中を分散させるという方法も提案されている(例えば、下記の特許文献2参照)。
特開平9−139439号公報(第3−4頁、図1) 特開昭61−29547号公報(第3−4頁、第1図)
しかしながら、上記従来の特許文献1の方法では、リード端子16の周囲におけるメニスカス15aを大きくすることができても、ロウ材15を厚くすることができず、その結果、リード端子16と外側線路導体14aとの間に熱応力が加わった場合に、ロウ材15の応力緩和機能が有効に働かず、クラックが発生してリード端子16が容易に剥れてしまうことがあった。
また、特許文献2の方法では、延出部14bと成る金属ペーストを側部13bに形成する必要がある。金属ペーストを外側線路導体14aが形成された入出力部13の棚部13aから側部13bにかけて形成するには、グリーンシートを積層する前に側部13bに金属ペーストを垂れ込ませる方法がある。しかし、この垂れ込みによって金属ペーストがグリーンシートの下面まで達すると、パッケージA内で接地導体を兼ねる載置部11aに電気的に導通することがあり、よって垂れ込みの大きさを制御する必要があるが、この制御は甚だ困難であり、その結果、製造歩留まりが著しく低下して生産性が低くなるという問題点があった。
また、側部13bに所定の上下方向の長さで延出部14bを形成する方法として、線路導体14を設ける適当な厚さのグリーンシートの下に適当な厚さのグリーンシートを1層追加して側部13bを2層から成る絶縁層で構成し、その1層目にのみ上述したように金属ペーストを垂れ込ませて、延出部14bを形成するという方法がある。しかしながら、この方法では工程数が大きく増えることになり、また、金属ペーストがグリーンシートの下面に回り込んだ場合、積層時にデラミネーション(グリーンシート間の層間剥離)が発生し、その結果、リード端子16が棚部13aを構成する1層目の絶縁層とともに剥れるという問題点を誘発させていた。
そして、金属粒子が小さいことによって表面の凹凸が小さく、その結果アンカー効果が得難いという不具合を解決することは、ワイヤボンディングの条件を考慮すると甚だ困難であった。
従って、本発明は上記の問題点に鑑み完成されたもので、その目的は、リード端子を強固にかつ信頼性良くパッケージの入出力部の外側線路導体に接続することにより、長期にわたり正常かつ信頼性良く作動させ得る半導体素子収納用パッケージおよび半導体装置を提供することである。
本発明の半導体素子収納用パッケージは、上面に形成された凹部の底面に半導体素子を載置する載置部を有するセラミックスから成る基体と、該基体の側壁の内外面に互いに対向するように設けられた2つの段差の底面にわたってその中央部に前記側壁を貫通するメタライズ層から成る線路導体が形成されるとともに前記側壁の外面側の前記線路導体にリード端子がロウ付けされる入出力部とを具備しており、前記側壁の外面側の前記段差の底面の前記線路導体上に、上端で前記リード端子を支持する同じ高さのメタライズ法によって形成された突条が前記線路導体の方向に垂直な方向に複数設けられ、かつ前記突条を構成する金属粉末の平均粒径が前記線路導体を構成する金属粒子の平均粒径の1.5乃至3倍であることを特徴とするものである。
また、本発明の半導体装置は、本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力電極に電気的に接続された半導体素子と、前記基体の前記側壁の上面に接合された蓋体とを具備したことを特徴とするものである。
本発明の半導体素子収納用パッケージは、側壁の外面側の段差の底面の線路導体上に、上端でリード端子を支持する同じ高さのメタライズ法によって形成された突条が複数設けられ、かつ突条を構成する金属粉末の平均粒径が線路導体を構成する金属粒子の平均粒径の1.5〜3倍であることより、リード端子と線路導体との間の間隔をロウ付け部全体にわたって均一かつ大きくすることができ、さらに突条の表面粗さを大きくできる。
その結果、ロウ材を全体にわたって厚くすることができるとともにロウ材のメニスカスを大きくすることができ、さらに良好なアンカー効果も得られることから従来は小さなメニスカスに集中していた応力を分散させてクラックの発生を効果的に抑えることができるとともに、リード端子の接合強度を充分なものとすることができ、接合の信頼性が非常に高いものとできる。
また、本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに入出力電極に電気的に接続された半導体素子と、基体の側壁の上面に接合された蓋体とを具備したことより、本発明の半導体素子収納用パッケージを用いたことによるリード端子の接合強度および接合の信頼性が高いために、長期に亘って外部装置に強固かつ信頼性良く接続できるものとなる。
本発明の半導体素子収納用パッケージおよび半導体装置について以下に詳細に説明する。図1(a),(b)は本発明のパッケージの実施の形態の一例を示す平面図および断面図、図2(a),(b)は図1のパッケージにおける入出力部の部分拡大平面図および部分拡大断面図、図3は突条付近の拡大断面図である。
これらの図において、1は半導体素子が載置される載置部1aを有するセラミックスから成る基体、2は基体1の上面に載置部1aを囲繞するように形成され、内外を貫通するように線路導体4が形成された入出力部3を有する側壁、4は線路導体、4aは線路導体4の側壁2の外面側の段差3aに位置する外側線路導体、4bは突条、5はロウ材、5aはメニスカス、6は外側線路導体4aに接合されるとともに外部電気回路装置に電気的に接続されるリード端子である。また、7は半導体素子、8は蓋体、Aはパッケージ、Bは半導体装置である。これら基体1、側壁2、入出力部3、リード端子6とで、半導体素子7を収容するためのパッケージが基本的に構成される。
本発明のパッケージAは、上面に形成された凹部の底面に半導体素子7を載置する載置部1aを有するセラミックスから成る基体1と、基体1の側壁2の内外面に互いに対向するように設けられた2つの段差3aの底面にわたってその中央部に側壁2を貫通するメタライズ層から成る線路導体4が形成されるとともに側壁2の外面側の線路導体4(外側線路導体4a)にリード端子6がロウ付けされる入出力部3とを具備している。さらに側壁2の外面側の段差3aの底面の線路導体4(外側線路導体4a)上に、上端でリード端子6を支持する同じ高さのメタライズ法によって形成された突条4bが線路導体4の方向に垂直な方向に複数設けられ、突条4bを構成する金属粉末の平均粒径が線路導体4を構成する金属粒子の平均粒径の1.5乃至3倍とされる。
本発明の基体1および側壁2は、アルミナ質焼結体(アルミナセラミックス)等のセラミックスから成る。基体1がセラミックスから成ることから、基体1は金属に比し非常に軽量となり、パッケージA内部に半導体素子6を載置固定するとともに蓋体8を側壁2の上面に接合して半導体装置Bとなした場合、半導体装置Bの重量を極めて軽量とすることができる。
この基体1および側壁2は以下のようにして作製される。基体1および側壁2が例えばアルミナセラミックスから成る場合、酸化アルミニウム(Al),酸化珪素(SiO),酸化マグネシウム(MgO),酸化カルシウム(CaO)等の原料粉末に適当な有機バインダ,溶剤等を添加混合してスラリーとなす。このスラリーをドクターブレード法やカレンダーロール法によってグリーンシートと成し、所望の大きさに切断する。次に、その中から選ばれた複数のグリーンシートに、側壁2および入出力部3の段差3aと成る切欠きや貫通孔を適当な打抜き加工で形成し、さらに線路導体4等の導体層を形成するためのタングステン(W)等の金属粉末を主成分とする金属ペーストを印刷塗布し、次に順次複数枚のセラミックグリーンシートを積層し約1600℃の温度で焼成することによって作製される。
また、作製された基体1および側壁2に形成された線路導体4等のメタライズ層の表面に、耐食性に優れかつロウ材5との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層および厚さ0.5〜9μmのAu層をメッキ法により順次被着しておくのがよく、導体層の酸化腐食を防止するとともに外側線路導体4aとリード端子6との銀ロウ等のロウ材5による接合をより強固なものとできる。
線路導体4は、図1に示すように、側壁2の内外面に互いに対向するように設けられた入出力部3の2つの段差3aの底面にわたってその中央部に側壁を貫通するように設けられる。また、入出力部3は、側壁2の一部の内外面を薄くした上下方向の溝状として形成された段差3aの底面に形成されているが、側壁2の一部が内外面に突出するように形成され、その突出部に形成されてもよい。また、側壁2の上面にはシールリング(図示せず)を取着するためのメタライズ層等から成る接合層(図示せず)が形成される。側壁2は、基体1の上面に載置部1aを囲繞するようにして設けられ、パッケージAの内外を貫通して設けられた線路導体4を有する入出力部3が形成されている。また、入出力部3の外側線路導体4aにリード端子6がロウ材5を介して接合される。
本発明において、例えば、図2に示すように、側壁2の外面側の段差3aの底面の線路導体4(外側線路導体4a)上に、線路導体4の線路方向に直交する方向に延びるとともに線路導体4の線路幅方向の両側にわたって形成された、上端でリード端子6を支持する同じ高さのメタライズ法によって形成された突条4bが複数設けられている。この突条4bを構成する金属粉末の平均粒径は1.5〜6μm(線路導体4に用いられる金属粒子の平均粒径は通常1〜2μmであり、突条4bとなる金属ペーストに用いられる金属粉末の平均粒径はこの値よりも大きい)であり、突条4bは、この金属粉末を用いて金属ペーストを作製し、次いでスクリーン印刷法により線路導体4となる印刷層上に印刷し、グリーンシートとともに焼成することにより形成される。そして、リード端子6はロウ付けの際に突条4bと外部のカーボン治具(図示せず)とにより水平に支えられてロウ付けされ、外側線路導体4aとリード端子6の周囲との間に大きなメニスカス5aを形成することができ、さらに、リード端子6と外側線路導体4aとの間のロウ材5の厚さを全体にわたって均一とすることができ、加えて突条4bの表面の算術平均粗さを従来よりも金属粉末の平均粒径の比と同等程度に大きくできることが実験により確認されている。それらの結果、ロウ材5による応力緩和効果および突条4bの表面の算術平均粗さが大きいことによるロウ材5のアンカー効果が得られ、クラックの発生のない、かつ接合強度が大きな信頼性の高いリード端子6の接合を実現することができる。
突条4bの高さは10〜30μmが好ましい。10μm未満の場合、ロウ材5が薄くなり過ぎてメニスカス5aの大きさが小さくなり、リード端子6の接合強度が小さくなるとともにロウ材5の応力緩和効果がほとんどなくなる。30μmを超えると、メニスカス5aを大きくしてロウ材5に加わる引張り応力を分散させることができるが、ロウ材5の熱膨張係数が常温で20×10−6/℃程度と大きいため、半導体素子7が作動する際にロウ材5とアルミナセラミックス(熱膨張係数:7×10−6〜9×10−6/℃)等のセラミックスから成る基体1との間に大きな熱応力が発生し、その結果、基体1にマイクロクラックが発生し易くなる。
突条4bの線路導体4の線路方向の幅は75〜200μmが好ましい。75μm未満であれば、外側線路導体4a上に突条4bと成る金属ペーストを印刷する際に厚みの制御が困難であり、ロウ材5の厚さにバラツキを発生させてしまうのでロウ材5のクラック発生の原因となる。また、200μmを超えると、突条4bが占める体積が大きくなりすぎてロウ材5の体積が減少し、温度サイクルなどの環境試験においてロウ材5が緩衝材としての作用を十分に発揮せず、よってマイクロクラックを誘発させてロウ材5全体の接合強度が小さくなってしまう。
本発明の突条4bは、図3に示すように線路導体4等の導体層を形成するためのタングステン(W)等の金属粉末を主成分とする金属ペーストに対して平均粒径が大きい金属粉末を用いた金属ペーストを、線路導体4と成る乾燥させた印刷層上にさらに印刷塗布することによって形成される。このとき、金属粉末の粒径を線路導体4を構成する金属粒子の粒径の1.5〜3倍とすることにより線路導体4のみでは得られない大きなアンカー効果を実現することができる。すなわち、線路導体4を形成する金属粒子の平均粒径が1μmであれば、突条4bを形成する金属粉末の平均粒径は1.5〜3μmが良く、また線路導体4を形成する金属粒子の平均粒径が2μmであれば、突条4bを形成する金属粉末の平均粒径は3〜6μmが良い。
または、突条4bと成る所定の形状に加工された金属棒,金属片などの表面をエッチングなどにより粗化しておき、これを線路導体4上にあらかじめロウ付けしておいても本発明の目的が達せられる。
金属粒子と金属粉末の平均粒径の比が1.5未満であれば、平均粒径に差をつける効果がほとんどなくなり大きなアンカー効果が得られなくなって、リード端子6のロウ付けによる接合強度に向上が見られなくなる。またこの比が3を超えると突条4bと線路導体4との境界に明確な境界線が生じてしまい、そのために突条4bと外側線路導体4aとの接合強度が小さくなり剥れやすくなってしまう。従って、突条4bを形成する金属粉末の平均粒径は線路導体4を形成する金属粒子の平均粒径の1.5〜3倍がよい。
また、リード端子6を接合するに際して、リード端子6の長さ方向の中心線と線路導体4の長さ方向の中心線とが多少ずれていても、リード端子6の接合部の全周にわたって形成された大きなメニスカス5aの表面張力によるいわゆるセルフアライメント効果により、リード端子6を所望の位置に移動させて接合することができる。その結果、リード端子6と線路導体4との接合部において接合強度のばらつきが非常に小さくなり、接合強度、および接合の信頼性をより向上させることができる。
かくして、本発明のパッケージAは、図1に示すように、半導体素子7が載置部1aに錫(Sn)−鉛(Pb)半田などの低融点ロウ材で載置固定されるとともに、線路導体4の側壁2の内面側部分と半導体素子7の電極とがボンディングワイヤで電気的に接続され、側壁2の上面にシールリングおよび蓋体8がシーム溶接法などにより接合されて載置部1aが気密に封止されることによって、製品としての半導体装置Bと成る。この半導体装置Bは、例えば外部電気回路から供給される電気信号によって半導体素子7が駆動され、大容量の情報を高速に処理する情報処理装置等に用いられる。
なお、蓋体8は鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金やFe−Ni合金等から成り、側壁2の上面に対応する形状に形成される。Fe−Ni−Co合金やFe−Ni合金は、セラミック基体1の熱膨張係数に近似する熱膨張係数(5.5〜7×10−7/℃)を有することからセラミック基体1にクラックを発生させ難く、さらに適当な電気抵抗を有しているためにシーム溶接に際して必要な溶接温度に加熱しやすいという利点を有している。
本発明の半導体装置Bは、本発明の半導体素子収納用パッケージAを具備したことによって、リード端子の接合強度および接合の信頼性が高いために、長期に亘って外部装置に強固かつ信頼性良く接続できるものとなり、外部装置の信頼性を高めることができる。
本発明の半導体素子収納用パッケージの実施例について以下に説明する。
図2の本発明の入出力部3を有するパッケージおよび従来の入出力部13(図5)を有するパッケージについて、リード端子6の引張り強度を以下のようにして測定した。
まず、図2の入出力部3を有するアルミナセラミックスから成る基体1において、幅1.5mm、長さ1mmの平均粒径が1μm,1.5μm,2μmのWの金属粒子を主成分とするメタライズ層から成る外側線路導体4aの上面に、線路導体4となる金属粒子の平均粒径が1μmでは金属粉末の平均粒径を1.25,1.5,2,2.5,3,3.25(μm)とし、線路導体4となる金属粒子の平均粒径が1.5μmでは金属粉末の平均粒径を2,2.25,3,3.75,4.5,4.75(μm)とし、線路導体4となる金属粒子の平均粒径が2μmでは2.75,3,4,5,6,6.25(μm)としたWの金属粉末から成る突条4bとなる金属ペーストを準備し、線路導体の線路方向の幅をそれぞれ75μmとして、300μm間隔で3本形成した各粒径の金属ペーストで形成した突条4bを有するサンプルをそれぞれ10個ずつ用意した。
次に、幅0.5mm、厚さ0.2mmのFe−Ni−Co合金から成るリード端子6を、外側線路導体4a上にAgロウ(BAg8:JIS Z 3261)を介して850℃の還元雰囲気下で接合した。
また、比較例として、幅1.5mm、長さ1mmの外側線路導体14aを有する入出力部13を形成し、外側線路導体14a上に幅0.5mm、厚さ0.2mmのFe−Ni−Co合金から成るリード端子6を同じAgロウで接合したものを10個用意した。
さらに、突条4bを形成する金属粉末の平均粒径を線路導体4の金属粉末の平均粒径より大きくした効果を比較するために、線路導体4に用いた3種類(1μm,1.5μm,2μm)の平均粒径と同じ平均粒径の金属ペーストで線路導体の線路方向に垂直な方向の幅が100μm幅の突条を300μm間隔で3本形成したサンプルをそれぞれの線路導体4の金属粉末の平均粒径について各10個ずつ計30個形成し、上記と同様にしてリード端子6を接合した。
これらのサンプルについて、温度サイクル試験(−55〜+125℃の温度幅で1サイクルが1時間)を10サイクル行なった後、リード端子6を接合部の際から上方に垂直に折り曲げて上方に引っ張ることにより接合強度を求める方法(ピール法)により接合強度を測定した。その結果を表1に示す。表1において、接合強度の値は10個の平均値である。
Figure 0004129212
表1より、本発明のパッケージAでは、リードピン6の接合強度が突条4bが無い場合に比して46%を超える強度向上が見られ、また突条4bを構成する金属粉末の平均粒径が線路導体4を構成する金属粒子の平均粒径よりも大きいことによるリード端子6の接合強度が24%以上向上することが明らかになった。また、マイクロクラックの発生が皆無となることが明らかになった。
なお、本発明は上記実施の形態および実施例に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。例えば、半導体素子7が半導体レーザ(LD),フォトダイオード(PD)等の光半導体素子である場合においても本発明の効果は同様であり、その場合は側壁2に光ファイバ取着用の貫通孔が設けられた構成とすればよい。
本発明の半導体素子収納用パッケージの実施の形態の一例を示し、(a)はパッケージの平面図、(b)はパッケージの断面図である。 (a)は図1の半導体素子収納用パッケージの入出力部の部分拡大平面図であり、(b)は同じく図1の半導体素子収納用パッケージの部分拡大断面図である。 突条の表面付近の拡大断面図である。 従来の半導体素子収納用パッケージの例を示し、(a)は従来のパッケージの断面図、(b)は(a)の要部拡大断面図である。 (a),(b)はそれぞれ従来の半導体素子収納用パッケージの他の例における入出力部を示す拡大断面図である。
符号の説明
1:基体
1a:戴置部
2:側壁
3:入出力部
4:線路導体
4a:外側線路導体
4b:突条
5:ロウ材
5a:メニスカス
6:リード端子
7:半導体素子
8:蓋体
A:半導体素子収納用パッケージ
B:半導体装置

Claims (2)

  1. 上面に形成された凹部の底面に半導体素子を載置する載置部を有するセラミックスから成る基体と、該基体の側壁の内外面に互いに対向するように設けられた2つの段差の底面にわたってその中央部に前記側壁を貫通するメタライズ層から成る線路導体が形成されるとともに前記側壁の外面側の前記線路導体にリード端子がロウ付けされる入出力部とを具備しており、前記側壁の外面側の前記段差の底面の前記線路導体上に、上端で前記リード端子を支持する同じ高さのメタライズ法によって形成された突条が前記線路導体の線路方向に垂直な方向に複数設けられ、かつ前記突条を構成する金属粉末の平均粒径が前記線路導体を構成する金属粒子の平均粒径の1.5乃至3倍であることを特徴とする半導体素子収納用パッケージ。
  2. 請求項1に記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力部に電気的に接続された半導体素子と、前記基体の前記側壁の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
JP2003304515A 2003-08-28 2003-08-28 半導体素子収納用パッケージおよび半導体装置 Expired - Fee Related JP4129212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003304515A JP4129212B2 (ja) 2003-08-28 2003-08-28 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003304515A JP4129212B2 (ja) 2003-08-28 2003-08-28 半導体素子収納用パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2005079145A JP2005079145A (ja) 2005-03-24
JP4129212B2 true JP4129212B2 (ja) 2008-08-06

Family

ID=34408184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003304515A Expired - Fee Related JP4129212B2 (ja) 2003-08-28 2003-08-28 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP4129212B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6867263B2 (ja) * 2017-09-26 2021-04-28 京セラ株式会社 接合構造および半導体パッケージ
WO2020049723A1 (ja) * 2018-09-07 2020-03-12 三菱電機株式会社 光モジュール

Also Published As

Publication number Publication date
JP2005079145A (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
JP4129212B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3404277B2 (ja) 半導体素子収納用パッケージ
JP4018991B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4571853B2 (ja) 配線基板
JPH05218133A (ja) 半導体素子実装基板および実装方法
JP2003249598A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003017604A (ja) 半導体素子収納用パッケージおよび半導体装置
KR20150114045A (ko) 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조
JP4613410B2 (ja) セラミック回路基板の製造方法
JP3814429B2 (ja) 半導体素子収納用パッケージ
JP3784345B2 (ja) 配線基板
JP4105928B2 (ja) リードピン付き配線基板
JP4355097B2 (ja) 配線基板の製造方法
JP4364033B2 (ja) リードピン付き配線基板
JP4511373B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH11340347A (ja) 半導体素子収納用パッケージ
JP2006203163A (ja) 配線基板
JPH07212010A (ja) 混成集積回路基板及びその製造方法
JP2003158220A (ja) 配線基板
JP2948990B2 (ja) 半導体素子収納用パッケージ
JP2746813B2 (ja) 半導体素子収納用パッケージ
JPS5961054A (ja) 半導体装置
JP3872399B2 (ja) 配線基板
JP2004349662A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3872401B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080516

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees