JP2003017604A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置

Info

Publication number
JP2003017604A
JP2003017604A JP2001197516A JP2001197516A JP2003017604A JP 2003017604 A JP2003017604 A JP 2003017604A JP 2001197516 A JP2001197516 A JP 2001197516A JP 2001197516 A JP2001197516 A JP 2001197516A JP 2003017604 A JP2003017604 A JP 2003017604A
Authority
JP
Japan
Prior art keywords
seal ring
frame
semiconductor element
package
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001197516A
Other languages
English (en)
Other versions
JP4794074B2 (ja
Inventor
Takeshi Kanchiku
剛 寒竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001197516A priority Critical patent/JP4794074B2/ja
Publication of JP2003017604A publication Critical patent/JP2003017604A/ja
Application granted granted Critical
Publication of JP4794074B2 publication Critical patent/JP4794074B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/163Connection portion, e.g. seal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/163Connection portion, e.g. seal
    • H01L2924/16315Shape

Landscapes

  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 枠体上面のシール用メタライズ層の幅を大き
くしたり、またシール用メタライズ層上に凸条部を形成
することなく、またシールリングの縦断面形状を改良す
ることによってシールリングが強固かつ信頼性良く取着
された半導体パッケージとすること。 【解決手段】 上面に半導体素子5が載置される載置部
1aを有する基体1と、基体1の上面に載置部1aを囲
繞するように取着され、側部を貫通して形成された入出
力用電極1bを有する枠体2と、枠体2の上面に取着さ
れた枠状のシールリング13とを具備し、シールリング
13は、その枠部の縦断面形状が上面を底辺とする略半
円形であるか、または逆等脚台形状であって枠部の上面
と側面とのなす角度が35〜70°である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子収納用パ
ッケージに関し、特に半導体素子収納用パッケージ内に
半導体素子を気密に封止するための蓋体を枠体上面に熔
接するに際し、この枠体上面に予め接合されるシールリ
ングの形状の改良に関するものである。
【0002】
【従来の技術】従来、例えばIC,LSI,半導体レー
ザ(LD),フォトダイオード(PD)等の半導体素子
を収納する半導体素子収納用パッケージ(以下、半導体
パッケージという)としては、図4に示すように、例え
ば金属からなる基体1と、その上面に接合されたセラミ
ックスから成る枠体2とを有し、枠体2の最上面に形成
されたタングステン(W),モリブデン(Mo)等から
なるシール用メタライズ層2a上に、ニッケル(Ni)
メッキなどの金属層を介してシールリング3を銀(A
g)ロウなどのロウ材で接合した半導体パッケージAが
知られている。この半導体パッケージAに半導体素子5
を収容し、シールリング3の上面に蓋体4をシームウェ
ルド熔接法で熔接して図5に示す半導体装置Bとなる。
【0003】このような構成の半導体装置Bでは、半導
体素子5の気密封止を完全なものとし、また蓋体4の接
合の信頼性を確保するために、蓋体4とシール用メタラ
イズ層2aとの間のロウ材溜まりを大きくする必要があ
った。
【0004】そして、ロウ材溜まりを大きくするために
シール用メタライズ層2aの幅を大きくする構成とする
ことができるが、この構成では、シール用メタライズ層
2aの幅を大きくした分だけ半導体パッケージAが大き
くなり、近時の小型化という市場要求に反することとな
り問題があった。
【0005】そこで、シール用メタライズ層2aの幅を
大きくすることなくロウ材溜まりを大きくする構成とし
て、図6の要部拡大断面図に示すように、シール用メタ
ライズ層2aの上面を部分的に盛り上がらせるために凸
条部2bをシール用メタライズ層2a上に厚膜法で形成
することにより、凸条部2bによってロウ材溜まり2c
を上方に拡大して大きなロウ材溜まり2cを作ることが
でき、このロウ材溜まり2cにより十分なロウ付け強度
を確保することができるものが提案されている(特開平
9−139439号公報参照)。
【0006】また、図7の(a),(b)に示すよう
に、セラミック基体11上にシールリング3を載置して
なる半導体パッケージにおいて、シールリング3の側面
に内側に傾斜する傾斜6を設けたり、あるいはシールリ
ング3の下面に切り欠き7を設けたりして、シールリン
グ3の下面の幅を上面の幅よりも小さくしたものが提案
されている。このような形状のシールリング3によれ
ば、シール用メタライズ層2aの幅が小さくとも適正な
ロウ材溜まり2cが得られ、シームウェルド時の熱スト
レスによる封入不良が防止できるものが提案されている
(実開昭54−72472号公報,実開平3−6134
3号公報参照)。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来の図6に示す構成では、枠体2の最上部に相当するセ
ラミックグリーンシートに対して、シール用メタライズ
層2aとなる導体ペーストの印刷膜の上に重ね印刷を行
って凸条部2bとなる印刷膜を形成しなければならず、
その際に印刷の位置ずれが発生したり、またシール用メ
タライズ層2aと凸条部2b間に剥離が発生することが
あり問題となっていた。
【0008】この位置ずれはセラミックグリーンシート
上に印刷された印刷膜を乾燥する際の乾燥収縮バラツキ
や、印刷機で印刷する際の印刷ずれなどが原因で発生
し、この位置ずれが発生すると、シールリング3の半導
体パッケージ内側と外側とでロウ材溜まり2cの体積が
大きく異なってしまう場合がある。その結果、半導体パ
ッケージが作動中に発する熱がこれら内外のロウ材溜ま
り2cに加わると、内外のロウ材溜まり2cに熱膨張差
を生じさせ、その結果ロウ材溜まり2cにクラックが発
生したり、またシールリング3が撓んだ状態で接合され
たりして半導体パッケージAの気密封止が損なわれると
いう不具合を招来していた。このシールリング3はカー
ボン治具を用いて枠体2上にAgロウとともに配置され
ロウ付けされるのであるが、このとき用いられるカーボ
ン治具の寸法精度は近年大きく向上しているために、上
記の不具合はカーボン治具の成型精度に起因したシール
リング3の位置ズレによるものではなく、上記の印刷ズ
レによってロウ材溜まり2cの体積が半導体パッケージ
の内外で大きく異なることによっている。
【0009】また、シール用メタライズ層2a同士の接
合不良が発生する場合があった。これは、例えば最初に
印刷された印刷膜の表面の乾燥状態にバラツキが生じた
場合、最初の印刷膜上に形成される凸条部2bとなる印
刷膜に、最初の印刷膜に対する接合力が不十分な部位が
発生し、その結果凸条部2bと最初のシール用メタライ
ズ層2aの間に隙間が発生して半導体パッケージの気密
性を損ねていた。
【0010】これらの不具合は、最初の印刷膜が印刷さ
れたセラミックグリーンシートを乾燥し、これを他のセ
ラミックグリーンシートに積層した後に焼成して得られ
るセラミック体において、そのセラミック体上面のシー
ル用メタライズ層2a上に印刷膜を形成し、次いで乾
燥、焼成して得られたセラミック体においても発生する
場合がある。即ち、焼成時におけるセラミック体の収縮
バラツキによって凸条部2bとなる印刷膜を重ね印刷す
る際に印刷ズレが発生する場合や、最初に形成されたシ
ール用メタライズ層2aの表面に対して次に印刷された
印刷膜が部分的に良好に接合しない場合には焼成後にお
ける層間剥離の原因となっていた。
【0011】また上記従来の図7の(a),(b)に示
す構成では、シールリング3の両側面にロウ材溜まり2
cが形成されている場合を示しているが、この構成では
ロウ付け時にシールリング3の載置位置がずれていると
ロウ付け後においてシールリング3の両側におけるロウ
材溜まり2cの体積が大きく異なることになる。これに
より、熱を受けるとシールリング3の両側におけるロウ
材溜まり2cの熱膨張が異なり、これがマイクロクラッ
クをロウ材溜まり2cや枠体2に発生させたりする原因
となっていた。
【0012】さらに、またシールリング3の枠部の上面
と側面とのなす角度によってロウ材溜まり2cの形成状
態が大きく変動していた。即ち、この角度が45°程度
以下になるとロウ材溜まり2cの体積が小さくなる場合
があり、またこの角度が90°近くになるとロウ材の這
い上がりが少なくなり、いずれも適正なロウ材溜まり2
cを形成できないことを本発明者は確認した。
【0013】従って、本発明は上記問題点に鑑み完成さ
れたもので、その目的は、シール用メタライズ層の幅を
大きくしたり、またシール用メタライズ層上に凸条部を
形成することなく、またシールリングの縦断面形状を改
善することによりシールリングが強固かつ信頼性良く取
着された半導体パッケージ、および半導体パッケージの
内部に収容する半導体素子を気密に封止するとともに長
期にわたり正常かつ安定に作動させ得る半導体装置を提
供することにある。
【0014】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上面に半導体素子が載置される載置部
を有する基体と、該基体の上面に前記載置部を囲繞する
ように取着され、側部を貫通して形成された入出力用電
極を有する枠体と、前記枠体の上面に取着されたシール
リングとを具備した半導体素子収納用パッケージにおい
て、前記シールリングは、その枠部の縦断面形状が上面
を底辺とする略半円形であることを特徴とする。
【0015】本発明は、このような構成により、シール
リングの枠部の縦断面形状が上面を底辺とする略半円形
であることにより、シール用メタライズ層の幅を大きく
することなく、また従来例に示したような重ね印刷も必
要なく、シールリングの十分な接合強度と信頼性を得る
のに必要なろう材溜まりを確保できる。
【0016】これは、シールリングのロウ付け時におい
てシールリングがシール用メタライズ層の長さ方向の中
心線からずれて載置された場合、加熱時に溶融したロウ
材によってシールリングがセルフアライメント作用で適
正な位置に移動できるとともに、シールリングの下端と
シール用メタライズ層との接触面積が少ないことから、
これらの隙間を溶融したロウ材が相互に移動することが
でき、その結果シールリング両側のロウ材溜まりの体積
のバランスが取れるからである。従って、半導体パッケ
ージの気密封止を完全なものとし、半導体素子を長期に
わたり正常かつ安定に作動させ得るものとなる。
【0017】また本発明の半導体素子収納用パッケージ
は、上面に半導体素子が載置される載置部を有する基体
と、該基体の上面に前記載置部を囲繞するように取着さ
れ、側部を貫通して形成された入出力用電極を有する枠
体と、前記枠体の上面に取着されたシールリングとを具
備した半導体素子収納用パッケージにおいて、前記シー
ルリングは、その枠部の縦断面形状が逆等脚台形状であ
り、前記枠部の上面と側面とのなす角度が35〜70°
であることを特徴とする。
【0018】本発明は、上記の構成により、ロウ材溜ま
りの適正な大きさを確保して十分な接合強度が得られる
とともに気密封止性をより確実、良好なものとすること
ができる。
【0019】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、前記載置部に載置固定されると
ともに前記入出力用電極に電気的に接続された半導体素
子と、前記シールリングの上面に接合された蓋体とを具
備したことを特徴とする。
【0020】本発明は、上記の構成により、内部に収容
する半導体素子を長期にわたり正常かつ安定して作動さ
せ得る信頼性の高い半導体装置となる。
【0021】
【発明の実施の形態】本発明の半導体パッケージおよび
半導体装置を以下に詳細に説明する。図1は本発明の半
導体パッケージについて実施の形態の一例を示す断面図
であり、図2(a),(b)は図1の要部拡大断面図で
ある。これらの図において、Aは半導体パッケージ、1
は上面に半導体素子が載置される載置部1aを有する基
体、1aは載置部、1bは入出力用電極、2は基体1の
上面に載置部1aを囲繞するように取着され、側部を貫
通して形成された入出力用電極1bを有する枠体、2a
はシール用メタライズ層、2cはロウ材溜まり、4は蓋
体、5は半導体素子、13は枠体2の上面に取着された
枠状のシールリングである。これら基体1、枠体2、シ
ールリング13および蓋体4とで、半導体素子5を収容
するための容器が基本的に構成される。なお、図1,図
2において、従来例の図3〜図6と同じ部位には同じ符
号を付している。
【0022】本発明の基体1は、銅(Cu)−W合金、
鉄(Fe)−ニッケル(Ni)−コバルト(Co)合
金、Fe−Ni合金等の金属材料やアルミナセラミック
ス等のセラミックスからなる。基体1が金属材料から成
る場合、そのインゴットに圧延加工等の従来周知の金属
加工を施すことによって、その上面に半導体素子の載置
部1aを有する板材に加工される。また、その表面に耐
食性に優れかつロウ材との濡れ性に優れる金属、具体的
には厚さ0.5〜9μmのNi層および厚さ0.5〜9
μmのAu層をメッキ法により順次被着させておくのが
よく、枠体2とのAgロウ等のロウ材による接合をより
強固なものとできる。
【0023】一方、基体1がセラミックスから成る場
合、基体1は金属材料に比し非常に軽量となることか
ら、半導体パッケージ内部に半導体素子5を収容して半
導体装置となした場合、半導体装置の重量を極めて軽量
なものとできる。セラミックスから成る基体1は、例え
ばアルミナセラミックスからなる場合以下のようにして
作製される。まず、酸化アルミニウム(Al23),酸
化珪素(SiO2),酸化マグネシウム(MgO),酸
化カルシウム(CaO)等の原料粉末に適当な有機バイ
ンダ、溶剤等を添加混合してスラリーとなす。このスラ
リーをドクターブレード法やカレンダーロール法よって
セラミックグリーンシートと成し、適当な大きさに切断
する。次いで、このセラミックグリーンシートに適当な
打抜き加工を施し、さらにW等の金属粉末を主成分とす
る導体ペーストを印刷塗布する。これを複数枚積層し約
1600℃の温度で焼成することによって作製される。
【0024】また、このようにして作製された基体1の
表面に耐食性に優れかつロウ材との濡れ性に優れる金
属、具体的には厚さ0.5〜9μmのNi層および厚さ
0.5〜9μmのAu層をメッキ法により順次被着させ
ておくのがよく、基体1と枠体2との銀ロウ等のロウ材
による接合をより強固なものとできる。
【0025】また、枠体2はセラミックスや金属材料か
らなり、例えばアルミナセラミックスからなる場合以下
のようにして作製される。まず、Al23,SiO2
MgO,CaO等の原料粉末に適当な有機バインダ、溶
剤等を添加混合してスラリーとなす。このスラリーをド
クターブレード法やカレンダーロール法によってセラミ
ックグリーンシートと成し、適当な大きさに切断する。
このセラミックグリーンシートに適当な打抜き加工を施
し、次いでW等の金属粉末を主成分とする導体ペースト
をシール用メタライズ層2aの形成部位、基体1に接合
するためのメタライズ層の形成部位、および入出力用電
極1bの接合部位にそれぞれ印刷して印刷膜を形成す
る。このセラミックグリーンシートを複数枚積層し、約
1600℃の温度で焼成することによって作製される。
得られたセラミックスから成る枠体2上面のシール用メ
タライズ層2a上に、耐食性に優れかつロウ材との濡れ
性に優れる金属、具体的には厚さ0.5〜9μmのNi
層および厚さ0.5〜9μmのAu層をメッキ法により
順次被着させておくのがよく、基体1とのAgロウ等の
ロウ材による接合をより強固なものとできる。
【0026】また枠体2が金属材料から成る場合、Fe
−Ni−Co合金,Fe−Ni合金等からなる金属筒
を、高温高圧をかけながら絞り加工により所望の形状に
成形し、これを切断することによって作製される。この
枠体2の表面に耐食性に優れかつロウ材との濡れ性に優
れる金属、具体的には厚さ0.5〜9μmのNi層およ
び厚さ0.5〜9μmのAu層をメッキ法により順次被
着させておくのがよく、基体1とのAgロウ等のロウ材
による接合をより強固なものとできる。
【0027】以下、本実施の形態では、金属からなる基
体1とセラミックスからなる枠体2とを備える半導体パ
ッケージAについて説明する。
【0028】枠体2は基体1の上面に載置部1aを囲繞
するようにしてAgロウなどのロウ材を介して取着され
る。このとき、シールリング13がAgロウを介して同
時に接合されてもよいが、枠体2のロウ付け後に接合さ
れても良い。
【0029】本発明のシールリング13は、上面を底辺
とする略半円形の縦断面形状を有するように作製され
る。図2(a)は、シールリング13の枠部の縦断面形
状を示し、例えばFe−Ni−Co合金,Fe−Ni合
金等の金属材料から成る板状部材から金型により打抜か
れて作製される。シールリング13は、まずその内側が
金型で打抜かれて枠状とされ、次いでシールリング形状
となるように金型で打抜かれて形成される。次いで、下
パンチの表面にこのシールリングを当接させながら圧力
をかけて所望の形状に成形するのであるが、下パンチの
表面に所定の形状の凹みを予め設けておくことによりシ
ールリング13の枠部の縦断面形状を略半円形となすこ
とができる。この場合のシールリング13の枠部の円弧
の直径は0.2〜1mmが良く、0.2mm未満では、
シールリング13の幅を小さくせざるを得ず、気密封止
の信頼性が損なわれてしまう場合がある。また、1mm
を超えると、ろう材溜まりの大きさが小さくなりロウ付
けによる接合強度が小さくなってしまうとともに、シー
ルリング13の幅が大きくなり小型化という市場要求に
逆行することに成る。より好ましくは0.25〜0.8
mmが良い。
【0030】このような縦断面形状を有するシールリン
グ13においては、下記表1に示すように、シールリン
グ13の幅が変化しても従来の縦断面形状が矩形のシー
ルリングと比べて、シールリング13の内外側における
ろう材溜まり2cの大きさが同程度となり、その結果従
来の構造のシールリングに比べてロウ材溜まり2cやセ
ラミックからなる基体1にクラックが発生することはな
くなる。従って、長期に亘って半導体パッケージの内部
に収容する半導体素子を気密に封止するとともに、正常
かつ安定して作動させることができる。
【0031】表1において、シールリング13の幅が
0.2mm,0.5mm,1mm,1.2mm,1.5
mmで縦断面形状が長方形のもの(従来例)と、略半円
形のもの(本発明)とを用意し、それぞれについてロウ
材溜まり2cのバランスと、マイクロクラックの発生に
ついて調査した結果を記載している。詳しくは、サンプ
ル数は縦断面形状が長方形のものと、略半円形のものの
それぞれについて、シールリング13の幅が0.2m
m,0.5mm,1mm,1.2mm,1.5mmのも
のを各100個づつ用意し、ロウ材溜まり2cのシール
リング13の両側における体積バランスが30%以上異
なっている個数の割合と、ロウ材溜まり2cおよび/ま
たは枠体2におけるマイクロクラックの発生の有無を調
査した結果である。
【0032】このとき、ロウ材は銀の含有量が72重量
%、銅の含有量が28重量%である銀ロウ(BAg8:
JISZ3261)を使用し、ロウ付けはベルト炉を使
用して870〜880℃の温度で行った。また、枠体2
としてはアルミナセラミックを用い、枠体2上にシール
用メタライズ層2aを予め形成しておき、このシール用
メタライズ層2a上に銀ロウとシールリング13を載置
して銀ロウでシール用メタライズ層2aにシールリング
13をロウ付けすることによりテスト用サンプルを作成
した。この場合、シールリング13が枠体2に対してず
れるようにカーボン治具(後述する)のクリアランス等
を調整して、ロウ材溜まり2cのシールリング13の両
側における体積バランスが異なるようにした。
【0033】
【表1】
【0034】表1より、シールリング13の枠部の縦断
面形状が略半円形の場合には、マイクロクラックが多く
発生して接合性や気密性を劣化させ易い、ロウ材溜まり
2cの体積バランスが30%以上異なっているものが発
生せず、よって本発明の有効性が確認できた。
【0035】また、本発明の第2の発明は図2(b)に
示すように、シールリング13の枠部の縦断面形状が逆
等脚台形状であり、枠部の上面と側面のなす角度が35
〜70°である構成としている。この場合、シールリン
グ13の枠部の上面と側面とのなす角度が35〜70°
であることと、枠部の両側面が直線状に傾斜しているこ
とにより、枠部の両側面にロウ材溜まり2cを形成し確
保している。この角度が35°未満では、ロウ材の這い
上がる距離が小さくなり、また70°を超えると、ロウ
材の体積が小さくなって、いずれの場合にもシールリン
グ13の接合強度が小さくなる。より好ましくは、45
〜60°がよい。
【0036】図7に示した従来構造のシールリング3に
は、縦断面形状が逆台形状のものがあるが、枠部の上面
と側面とがなす角度によってロウ材溜まり2cの大きさ
が異なり、接合強度が大きく変化することが示されてい
ない。本発明者は実験を重ねることによりこの角度にき
わめて有効な範囲があることを見出し、本発明の構成に
至ったものである。
【0037】そして、下記表2にシールリング13の枠
部の上面と側面とのなす角度とシールリング13の接合
強度について示した。表2において、シールリング13
の上面の幅が0.5mm,1mm、厚さがそれぞれ0.
5mm,1mmのものを用い、枠部の上面と側面とのな
す角度が25°,30°,35°,50°,70°,7
5°,80°,85°の場合のサンプルを各100個づ
つ作成し評価した。このとき、枠部の上面と側面とのな
す角度が35°,70°の場合に、ほぼ同じロウ材溜ま
り2cの体積が得られる。そして、35°,70°の場
合のロウ材溜まり2cの断面積を100として、各角度
におけるロウ材溜まり2cの断面積の相対値および接合
強度を測定し、接合強度はその平均値をニユートン
(N)で表わしている。
【0038】
【表2】
【0039】表2より、シールリング13の枠部の上面
と側面とのなす角度が35〜70°で接合強度がきわめ
て大きくなることが判明した。特に上面の幅が1mmの
場合に50°できわめて大きな接合強度が得られた。
【0040】本発明では、枠部の縦断面形状が逆等脚台
形状のシールリング13において、枠部の側面が内側ま
たは外側方向に若干湾曲する曲面であっても良く、また
内外方向への湾曲の方向が内側の側面と外側の側面とで
若干異なっていても良い。このように、シールリング1
3の枠部の縦断面形状は、シールリング13の枠部の内
側と外側において形状を非対称としてもよく、その場合
はシールリング13の枠部の内側と外側におけるロウ材
の体積が略同じであれば良い。
【0041】また、シールリング13が長方形の場合、
短辺と長辺とで枠部の側面の傾斜角が異なっていても良
い。このとき、短辺と長辺におけるロウ材溜まりの体積
が若干異なっていても応力が集中するシールリング13
の角にあるロウ材溜まり2cにクラックが発生すること
はなく、良好な接合状態が得られることが確かめられて
いる。この場合、枠部の側面の傾斜角は、短辺よりも長
辺で5〜10°程度小さくなっているのが良い。このよ
うにしておくと、両辺におけるロウ材溜まり2cの体積
のバランスが保たれ、即ち短辺と長辺とでロウ材溜まり
2cの体積が略同じになりクラックが発生することはな
い。
【0042】本発明の構成のシールリング13を枠体2
上面のシール用メタライズ層2a上にロウ材溜り2cを
介して接合し、シールリング13が強固に接合された半
導体パッケージAを得ることができる。
【0043】このとき、カーボン治具が組立用治具とし
て用いられ、シールリング13はシール用メタライズ層
2aに対して、カーボン治具に予め見込まれたクリアラ
ンスと、枠体2上に形成されているシール用メタライズ
層2aの若干の位置バラツキとによって、シールリング
13の長手方向の中心軸の幅方向でのずれが発生する場
合がある。しかし、このずれはシールリング13の幅の
20%程度以内であれば、シールリング13の内外側に
それぞれ生成するロウ材溜まり2cの体積に大きな差が
発生せず、ロウ材溜まり2cにクラックなどの不具合が
発生することはない。
【0044】そして、図3に示すように、基体1の載置
部1aの上面に半導体素子5をガラス,樹脂,ロウ材な
どの接着剤を介して接着固定するとともに、半導体素子
5上の電極をボンディングワイヤを介して入出力用電極
1b上のメタライズ層等から成る線路導体の一端に電気
的に接続する。しかる後、シールリング13の上面に蓋
体4を金(Au)−錫(Sn)等の低融点ロウ材により
接合することにより、基体1、枠体2、蓋体4から成る
半導体パッケージAの内部に半導体素子5を収容した製
品としての半導体装置Bとなる。
【0045】なお、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内において種々の変
更を行うことは何等支障ない。例えば本発明の半導体パ
ッケージが光半導体素子用として用いられても同様な効
果が得られることは勿論であり、その際は枠体の側部に
光ファイバ取付用の貫通孔が設けられた構成となる。
【0046】
【発明の効果】本発明は、上面に半導体素子が載置され
る載置部を有する基体と、基体の上面に載置部を囲繞す
るように取着され、側部を貫通して形成された入出力用
電極を有する枠体と、枠体の上面に取着された枠状のシ
ールリングとを具備し、シールリングは、その枠部の縦
断面形状が上面を底辺とする略半円形であることによ
り、シールリングを枠体上面のシール用メタライズ層上
に接合させる際に、シールリングの両側におけるロウ材
溜まりの大きさのバランスがとれたものとなり、シール
リングの強固な接合、および信頼性の高い気密封止を可
能にするという作用効果を有する。その結果、半導体素
子を長期にわたり正常かつ安定に作動させ得る。
【0047】また本発明は、シールリングの枠部の縦断
面形状が逆等脚台形状であり、枠部の上面と側面とのな
す角度が35〜70°であることにより、ロウ材溜まり
の大きさを確保して十分な接合強度が得られるとともに
気密封止を良好なものとすることができる。
【0048】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、載置部に載置固定されるととも
に入出力用電極に電気的に接続された半導体素子と、シ
ールリングの上面に接合された蓋体とを具備したことに
より、内部に収容する半導体素子を長期にわたり正常か
つ安定して作動させ得る信頼性の高い半導体装置とな
る。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態
の一例を示す断面図である。
【図2】(a)は図1における要部拡大断面図、(b)
は縦断面形状が逆台形のシールリングを用いた場合の要
部拡大断面図である。
【図3】本発明の半導体装置について実施の形態の一例
を示す断面図である。
【図4】従来の半導体パッケージの断面図である。
【図5】従来の半導体装置の断面図である。
【図6】従来の半導体パッケージにおいて枠体上面のシ
ール用メタライズ層上に凸条部を設けた場合の要部拡大
断面図である。
【図7】(a),(b)は従来の半導体パッケージにお
けるシールリングの縦断面形状を示す拡大断面図であ
る。
【符号の説明】
1:基体 1a:載置部 1b:入出力用電極 2:枠体 3:シールリング 4:蓋体 5:半導体素子 A:半導体パッケージ B:半導体装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 上面に半導体素子が載置される載置部を
    有する基体と、該基体の上面に前記載置部を囲繞するよ
    うに取着され、側部を貫通して形成された入出力用電極
    を有する枠体と、前記枠体の上面に取着されたシールリ
    ングとを具備した半導体素子収納用パッケージにおい
    て、前記シールリングは、その枠部の縦断面形状が上面
    を底辺とする略半円形であることを特徴とする半導体素
    子収納用パッケージ。
  2. 【請求項2】 上面に半導体素子が載置される載置部を
    有する基体と、該基体の上面に前記載置部を囲繞するよ
    うに取着され、側部を貫通して形成された入出力用電極
    を有する枠体と、前記枠体の上面に取着されたシールリ
    ングとを具備した半導体素子収納用パッケージにおい
    て、前記シールリングは、その枠部の縦断面形状が逆等
    脚台形状であり、前記枠部の上面と側面とのなす角度が
    35〜70°であることを特徴とする請求項1記載の半
    導体素子収納用パッケージ。
  3. 【請求項3】 請求項1または請求項2記載の半導体素
    子収納用パッケージと、前記載置部に載置固定されると
    ともに前記入出力用電極に電気的に接続された半導体素
    子と、前記シールリングの上面に接合された蓋体とを具
    備したことを特徴とする半導体装置。
JP2001197516A 2001-06-28 2001-06-28 半導体素子収納用パッケージおよび半導体装置 Expired - Fee Related JP4794074B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001197516A JP4794074B2 (ja) 2001-06-28 2001-06-28 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001197516A JP4794074B2 (ja) 2001-06-28 2001-06-28 半導体素子収納用パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2003017604A true JP2003017604A (ja) 2003-01-17
JP4794074B2 JP4794074B2 (ja) 2011-10-12

Family

ID=19035106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001197516A Expired - Fee Related JP4794074B2 (ja) 2001-06-28 2001-06-28 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP4794074B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235531A (ja) * 2007-03-20 2008-10-02 Mitsubishi Electric Corp 気密封止用パッケージおよび接続構造
CN102240855A (zh) * 2010-05-13 2011-11-16 上海佩尼医疗科技发展有限公司 一种血液净化产品用的激光封口夹具
WO2016084841A1 (ja) * 2014-11-26 2016-06-02 京セラ株式会社 電子部品収納用パッケージ、多数個取り配線基板および電子部品収納用パッケージの製造方法
JP2017069283A (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法
WO2020090882A1 (ja) * 2018-10-30 2020-05-07 京セラ株式会社 電子部品収納用パッケージおよび電子装置
WO2024053466A1 (ja) * 2022-09-09 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03181153A (ja) * 1989-12-11 1991-08-07 Hitachi Ltd 半導体集積回路装置
JPH04212439A (ja) * 1990-03-30 1992-08-04 Hitachi Ltd 電子回路装置
JPH05144956A (ja) * 1991-11-18 1993-06-11 Kyocera Corp 半導体素子収納用パツケージ
JPH05343548A (ja) * 1992-06-08 1993-12-24 Ngk Spark Plug Co Ltd シールリング及びその製造方法
JPH0637199A (ja) * 1992-07-16 1994-02-10 Kyocera Corp 半導体素子収納用パッケージ
JPH09139439A (ja) * 1995-11-13 1997-05-27 Sumitomo Kinzoku Electro Device:Kk セラミックパッケージの封止構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03181153A (ja) * 1989-12-11 1991-08-07 Hitachi Ltd 半導体集積回路装置
JPH04212439A (ja) * 1990-03-30 1992-08-04 Hitachi Ltd 電子回路装置
JPH05144956A (ja) * 1991-11-18 1993-06-11 Kyocera Corp 半導体素子収納用パツケージ
JPH05343548A (ja) * 1992-06-08 1993-12-24 Ngk Spark Plug Co Ltd シールリング及びその製造方法
JPH0637199A (ja) * 1992-07-16 1994-02-10 Kyocera Corp 半導体素子収納用パッケージ
JPH09139439A (ja) * 1995-11-13 1997-05-27 Sumitomo Kinzoku Electro Device:Kk セラミックパッケージの封止構造

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235531A (ja) * 2007-03-20 2008-10-02 Mitsubishi Electric Corp 気密封止用パッケージおよび接続構造
CN102240855A (zh) * 2010-05-13 2011-11-16 上海佩尼医疗科技发展有限公司 一种血液净化产品用的激光封口夹具
WO2016084841A1 (ja) * 2014-11-26 2016-06-02 京セラ株式会社 電子部品収納用パッケージ、多数個取り配線基板および電子部品収納用パッケージの製造方法
JPWO2016084841A1 (ja) * 2014-11-26 2017-08-17 京セラ株式会社 電子部品収納用パッケージ、多数個取り配線基板および電子部品収納用パッケージの製造方法
CN107112286A (zh) * 2014-11-26 2017-08-29 京瓷株式会社 电子部件收纳用封装件、批量生产型布线基板以及电子部件收纳用封装件的制造方法
US10182508B2 (en) 2014-11-26 2019-01-15 Kyocera Corporation Electronic component housing package, multi-piece wiring substrate, and method for manufacturing electronic component housing package
JP2017069283A (ja) * 2015-09-28 2017-04-06 日亜化学工業株式会社 パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法
WO2020090882A1 (ja) * 2018-10-30 2020-05-07 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JPWO2020090882A1 (ja) * 2018-10-30 2021-09-02 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP7160940B2 (ja) 2018-10-30 2022-10-25 京セラ株式会社 電子部品収納用パッケージおよび電子装置
WO2024053466A1 (ja) * 2022-09-09 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器

Also Published As

Publication number Publication date
JP4794074B2 (ja) 2011-10-12

Similar Documents

Publication Publication Date Title
JP4859811B2 (ja) 電子部品収納用パッケージ
JP2003017604A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3911838B2 (ja) 圧電振動子の製造方法
JP5388601B2 (ja) 電子部品収納用パッケージ
WO2021066024A1 (ja) 蓋体、電子部品収容用パッケージ及び電子装置
JPH11126847A (ja) 電子部品収納用パッケージ
JP3764669B2 (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JPH05144956A (ja) 半導体素子収納用パツケージ
JP2005093675A (ja) 蓋体およびこれを用いた光半導体素子収納用パッケージ
JP2004288737A (ja) 電子部品搭載用基板およびそれを用いた電子装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP4511214B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3340082B2 (ja) 電子装置
JP4105968B2 (ja) 電子部品搭載用基板およびそれを用いた電子装置
JPH08316352A (ja) 半導体素子収納用パッケージ
JP2003037195A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3232045B2 (ja) 電子装置
JP4562301B2 (ja) 電子部品収納用パッケージ
WO2020004566A1 (ja) 基体および半導体装置
JP2724083B2 (ja) 半導体素子収納用パッケージ
JP2003224222A (ja) 半導体素子収納用パッケージ
JP2002184885A (ja) 電子部品収納用パッケージおよびその製造方法
JP2007123563A (ja) 電子部品収納用パッケージおよび電子装置
JP2003115555A (ja) 電子部品収納用パッケージ
JPH08167667A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110726

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees