JPH05343548A - シールリング及びその製造方法 - Google Patents
シールリング及びその製造方法Info
- Publication number
- JPH05343548A JPH05343548A JP4174743A JP17474392A JPH05343548A JP H05343548 A JPH05343548 A JP H05343548A JP 4174743 A JP4174743 A JP 4174743A JP 17474392 A JP17474392 A JP 17474392A JP H05343548 A JPH05343548 A JP H05343548A
- Authority
- JP
- Japan
- Prior art keywords
- seal ring
- main surface
- metalized
- shape
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】バリの選別を不要とし、工程の自動化を達成し
得るシールリングを提供する。 【構成】半導体パッケージの部品であって、一主面が、
半導体を搭載する絶縁基体に鑞付けされ、これと反対の
主面が、蓋体に溶接されるものにおいて、主面と側面と
で形成される稜線部のすべてが弧形状となっていること
を特徴とするシールリング。
得るシールリングを提供する。 【構成】半導体パッケージの部品であって、一主面が、
半導体を搭載する絶縁基体に鑞付けされ、これと反対の
主面が、蓋体に溶接されるものにおいて、主面と側面と
で形成される稜線部のすべてが弧形状となっていること
を特徴とするシールリング。
Description
【０００１】
【産業上の利用分野】本発明は、半導体パッケージの部
品としてのシールリングに関するもので、特に水晶製
品，ＳＡフィルター用パッケージなどの量産品に好適に
利用され得る。
品としてのシールリングに関するもので、特に水晶製
品，ＳＡフィルター用パッケージなどの量産品に好適に
利用され得る。
【０００２】
【従来の技術】半導体パッケージの種類のなかで、シー
ルリングを用いて封止するタイプのものがある。このタ
イプの半導体パッケージは、図２に示すように、ほぼ中
央に半導体素子（図示省略）を搭載するキャビティ２３
が形成された絶縁基体２２と、このキャビティ２３を囲
む周壁上に枠状に形成されたメタライズパターン２４
と、メタライズパターン２４にＡｇ鑞２５などによって
一主面が接合されるシールリング２６と、半導体素子搭
載後にシールリング２６の他の主面に溶接される蓋体
（図示省略）とを具備しており、必要に応じて、絶縁基
体２２の側面に金属リードが接合されている。
ルリングを用いて封止するタイプのものがある。このタ
イプの半導体パッケージは、図２に示すように、ほぼ中
央に半導体素子（図示省略）を搭載するキャビティ２３
が形成された絶縁基体２２と、このキャビティ２３を囲
む周壁上に枠状に形成されたメタライズパターン２４
と、メタライズパターン２４にＡｇ鑞２５などによって
一主面が接合されるシールリング２６と、半導体素子搭
載後にシールリング２６の他の主面に溶接される蓋体
（図示省略）とを具備しており、必要に応じて、絶縁基
体２２の側面に金属リードが接合されている。
【０００３】そして、この種の半導体パッケージにおい
て、半導体素子搭載後にこれを気密封止する手段として
の溶接は、溶接部近辺にしか熱が加わらないから、封止
時に半導体素子に及ぼす熱影響が少ない。この点、低融
点ガラスや半田等を用いて半導体パッケージ全体を加熱
しながら封止する手段に比べて、特に熱に弱い半導体装
置に対して好適な封止手段である。
て、半導体素子搭載後にこれを気密封止する手段として
の溶接は、溶接部近辺にしか熱が加わらないから、封止
時に半導体素子に及ぼす熱影響が少ない。この点、低融
点ガラスや半田等を用いて半導体パッケージ全体を加熱
しながら封止する手段に比べて、特に熱に弱い半導体装
置に対して好適な封止手段である。
【０００４】ところで、従来、上記シールリング２６と
しては、一般にコバール，４２Ｎｉ等の金属の板を打ち
抜き加工したものを用いていた。従って、シールリング
２６のいずれか一方の主面の稜線部には、打ち抜き方向
にバリ２６ａが付いていた。このようなバリ２６ａは、
通常尖っていてその肉厚も一様でないから、バリ２６ａ
の付いている側の主面を溶接面とすると、溶接強度がば
らつくほか、手にふれたりするとけがをするという危険
もある。
しては、一般にコバール，４２Ｎｉ等の金属の板を打ち
抜き加工したものを用いていた。従って、シールリング
２６のいずれか一方の主面の稜線部には、打ち抜き方向
にバリ２６ａが付いていた。このようなバリ２６ａは、
通常尖っていてその肉厚も一様でないから、バリ２６ａ
の付いている側の主面を溶接面とすると、溶接強度がば
らつくほか、手にふれたりするとけがをするという危険
もある。
【０００５】従って、従来は、バリ２６ａの付いている
側の主面を絶縁基体２２との鑞付け面とし、バリ２６ａ
の付いていない側の主面を蓋体との溶接面としていた。
側の主面を絶縁基体２２との鑞付け面とし、バリ２６ａ
の付いていない側の主面を蓋体との溶接面としていた。
【０００６】
【０００７】しかし、上記のバリ付着面の選別は、目視
に頼るしかないため、シールリング２６と絶縁基体２２
との接合工程の自動化ができず、人手がかかっていた。
に頼るしかないため、シールリング２６と絶縁基体２２
との接合工程の自動化ができず、人手がかかっていた。
【０００８】本発明は、このような従来技術の課題を解
決し、バリの選別を不要とし、工程の自動化を達成し得
るシールリングを提供することを目的とする。
決し、バリの選別を不要とし、工程の自動化を達成し得
るシールリングを提供することを目的とする。
【０００９】
【００１０】その手段は、半導体パッケージの部品であ
って、一主面が、半導体を搭載する絶縁基体に鑞付けさ
れ、これと反対の主面が、蓋体に溶接されるものにおい
て、主面と側面とで形成される稜線部のすべてが弧形状
となっていることを特徴とするシールリング。にある。
って、一主面が、半導体を搭載する絶縁基体に鑞付けさ
れ、これと反対の主面が、蓋体に溶接されるものにおい
て、主面と側面とで形成される稜線部のすべてが弧形状
となっていることを特徴とするシールリング。にある。
【００１１】上記シールリングを製造する望ましい手段
は、金属板を打ち抜き加工した後、バレル研磨すること
を特徴とする。
は、金属板を打ち抜き加工した後、バレル研磨すること
を特徴とする。
【００１２】ここで、絶縁基体とは、例えばセラミッ
ク、ガラス、耐熱性樹脂等をいう。蓋体の材質は、通
常、コバール、４２Ｎｉ−Ｆｅ合金等の金属であるが、
溶接可能なものであれば、金属に限らない。
ク、ガラス、耐熱性樹脂等をいう。蓋体の材質は、通
常、コバール、４２Ｎｉ−Ｆｅ合金等の金属であるが、
溶接可能なものであれば、金属に限らない。
【００１３】
【作用】金属板を打ち抜き加工した場合、打ち抜き型の
進行方向にはバリが発生するが、逆方向の稜線部は金属
の塑性によってもともと弧状に変形している。従って、
例えば、上記のように打ち抜き加工後に、バレル研磨す
ることによって、バリが除去されたシールリングは、稜
線部のすべてが弧形状となっているから、どちらの主面
を溶接面としても蓋体と良好に溶接できる。しかも、い
ずれの主面も同じ表面性状をもっているから、溶接前に
絶縁基体とシールリングとを鑞付けするに当たって、鑞
付け面を選別する必要がない。
進行方向にはバリが発生するが、逆方向の稜線部は金属
の塑性によってもともと弧状に変形している。従って、
例えば、上記のように打ち抜き加工後に、バレル研磨す
ることによって、バリが除去されたシールリングは、稜
線部のすべてが弧形状となっているから、どちらの主面
を溶接面としても蓋体と良好に溶接できる。しかも、い
ずれの主面も同じ表面性状をもっているから、溶接前に
絶縁基体とシールリングとを鑞付けするに当たって、鑞
付け面を選別する必要がない。
【００１４】尚、稜線部の弧形状を円弧と近似した場
合、その半径は、５０μ以下、特に３０μ以下が望まし
い。打ち抜き加工時のバリ無し側稜線部の半径が通常３
０μ程度であるし、５０μを越えると接合面積が狭小と
なるからである。
合、その半径は、５０μ以下、特に３０μ以下が望まし
い。打ち抜き加工時のバリ無し側稜線部の半径が通常３
０μ程度であるし、５０μを越えると接合面積が狭小と
なるからである。
【００１５】
【実施例】［シールリング付き半導体パッケージの構
造］図１は、本発明の一実施例に係わるシールリングを
用いた半導体パッケージの縦断面図である。半導体パッ
ケージ１１は、ほぼ中央に半導体素子１８を搭載するキ
ャビティ１３が形成された絶縁基体１２と、このキャビ
ティ１３を囲む周壁上に枠状に形成されたメタライズパ
ターン１４と、メタライズパターン１４にＡｇ鑞１５な
どによって一主面が接合されるシールリング１６と、半
導体素子搭載後にシールリング１６の他の主面に溶接さ
れる蓋体１７とを具備している。
造］図１は、本発明の一実施例に係わるシールリングを
用いた半導体パッケージの縦断面図である。半導体パッ
ケージ１１は、ほぼ中央に半導体素子１８を搭載するキ
ャビティ１３が形成された絶縁基体１２と、このキャビ
ティ１３を囲む周壁上に枠状に形成されたメタライズパ
ターン１４と、メタライズパターン１４にＡｇ鑞１５な
どによって一主面が接合されるシールリング１６と、半
導体素子搭載後にシールリング１６の他の主面に溶接さ
れる蓋体１７とを具備している。
【００１６】シールリング１６は、その両主面と内側面
叉は外側面との稜線部が、一様に半径約３０μ程度の弧
形状となっているものの、両主面に依然として幅０．８
ｍｍ程度の平坦部を有しており、接合面積を確保してい
る。
叉は外側面との稜線部が、一様に半径約３０μ程度の弧
形状となっているものの、両主面に依然として幅０．８
ｍｍ程度の平坦部を有しており、接合面積を確保してい
る。
【００１７】そして、半導体素子１８は、絶縁基体１２
の内部パッド１２ａとボンディングワイヤー１９にて電
気的に接続しており、シールリング１６と蓋体１７との
溶接によって気密封止されている。
の内部パッド１２ａとボンディングワイヤー１９にて電
気的に接続しており、シールリング１６と蓋体１７との
溶接によって気密封止されている。
【００１８】［シールリング付き半導体パッケージの製
造法］シールリング１６を製作するには、まずコバー
ル，４２Ｎｉ−Ｆｅ合金等の金属よりなり肉厚０．２５
ｍｍの板を、外寸７．０×４．６ｍｍ、内寸５．４×
３．０ｍｍの枠形状に金型にて打ち抜き、これをアルミ
ナ系もしくはシリカ系の研磨材でバレル研磨する。研磨
時間は、当初３０分としていたが、実験の結果、回転数
２２０ｒｐｍ×５分でシールリングのバリが除去され、
その稜線部に半径３０μ程度の丸みが形成されることが
判った。
造法］シールリング１６を製作するには、まずコバー
ル，４２Ｎｉ−Ｆｅ合金等の金属よりなり肉厚０．２５
ｍｍの板を、外寸７．０×４．６ｍｍ、内寸５．４×
３．０ｍｍの枠形状に金型にて打ち抜き、これをアルミ
ナ系もしくはシリカ系の研磨材でバレル研磨する。研磨
時間は、当初３０分としていたが、実験の結果、回転数
２２０ｒｐｍ×５分でシールリングのバリが除去され、
その稜線部に半径３０μ程度の丸みが形成されることが
判った。
【００１９】バレル研磨後、水洗し、２．５％の塩酸水
溶液で１０分間処理し、粒度５〜７μの過酸化水素系の
研磨剤を２５％含む液で化学研磨処理をした。この化学
研磨処理は、シールリングに付着したバレル研磨剤を除
去するための処理である。次いで、２％の塩酸水溶液で
３０秒間処理し、２％の重炭酸ソーダ水溶液で３０秒間
中和処理し、温水洗し、乾燥した。その後、Ｎｉ鍍金を
することによって、接合前のシールリング１６を製作し
た。
溶液で１０分間処理し、粒度５〜７μの過酸化水素系の
研磨剤を２５％含む液で化学研磨処理をした。この化学
研磨処理は、シールリングに付着したバレル研磨剤を除
去するための処理である。次いで、２％の塩酸水溶液で
３０秒間処理し、２％の重炭酸ソーダ水溶液で３０秒間
中和処理し、温水洗し、乾燥した。その後、Ｎｉ鍍金を
することによって、接合前のシールリング１６を製作し
た。
【００２０】他方、絶縁基体１２は、アルミナ、ムライ
ト、窒化アルミニウム等を主成分とするセラミックグリ
ーンシートを打ち抜き加工し、Ｗ，Ｍｏ等のメタライズ
インクを印刷して内部配線を形成し、所定形状に切断
後、３枚積層し、高温焼成し、表面に露出しているメタ
ライズ部分をＮｉ鍍金することによって、製作された。
ト、窒化アルミニウム等を主成分とするセラミックグリ
ーンシートを打ち抜き加工し、Ｗ，Ｍｏ等のメタライズ
インクを印刷して内部配線を形成し、所定形状に切断
後、３枚積層し、高温焼成し、表面に露出しているメタ
ライズ部分をＮｉ鍍金することによって、製作された。
【００２１】３枚積層構造をなす絶縁基体１２の最上層
表面に露出している鍍金部分は、シールリング１６を接
合するメタライズパターン１４であり、最上層と中間層
との間からキャビティ１３側に露出している鍍金部分
は、パッド１２ａである。
表面に露出している鍍金部分は、シールリング１６を接
合するメタライズパターン１４であり、最上層と中間層
との間からキャビティ１３側に露出している鍍金部分
は、パッド１２ａである。
【００２２】シールリング１６と絶縁基体１２とは、絶
縁基体１２のメタライズパターン１４の上にＡｇ鑞１５
の箔を載せ、その上にシールリング１６を載せた状態
で、８００℃の加熱処理をすることによって、鑞付け接
合された。その後、半導体素子搭載工程、ワイヤボンデ
ィング工程を省略し、シールリング１６の上に更にコバ
ール製蓋体１７を載せ、シールリング１６と蓋体１７と
をシーム溶接することによって、前記半導体パッケージ
１１（但し、半導体素子は、収納されていない）が製造
された。
縁基体１２のメタライズパターン１４の上にＡｇ鑞１５
の箔を載せ、その上にシールリング１６を載せた状態
で、８００℃の加熱処理をすることによって、鑞付け接
合された。その後、半導体素子搭載工程、ワイヤボンデ
ィング工程を省略し、シールリング１６の上に更にコバ
ール製蓋体１７を載せ、シールリング１６と蓋体１７と
をシーム溶接することによって、前記半導体パッケージ
１１（但し、半導体素子は、収納されていない）が製造
された。
【００２３】上記製造工程において、Ａｇ鑞１５の上に
シールリング１６を載せる際、バリが発生した側の主面
を下にして接合したもの１００個と、バリが発生しなか
った側の主面を下にして接合したもの１００個とを区別
して合計２００個の半導体パッケージ１１を製造し、気
密性及び接合強度をそれぞれ評価したところ、両者の間
に差は認められなかった。
シールリング１６を載せる際、バリが発生した側の主面
を下にして接合したもの１００個と、バリが発生しなか
った側の主面を下にして接合したもの１００個とを区別
して合計２００個の半導体パッケージ１１を製造し、気
密性及び接合強度をそれぞれ評価したところ、両者の間
に差は認められなかった。
【００２４】
【発明の効果】以上のように、シールリングの接合工程
でシールリングの表裏両主面の選別をする必要がなくな
ったので、この工程の自動化が可能となり、工数を１／
１０以下に短縮することができる。また、シールリング
の稜線部が弧形状となっているので、手で触ってもけが
をすることがない。
でシールリングの表裏両主面の選別をする必要がなくな
ったので、この工程の自動化が可能となり、工数を１／
１０以下に短縮することができる。また、シールリング
の稜線部が弧形状となっているので、手で触ってもけが
をすることがない。
【図１】本発明の一実施例に係わるシールリングを用い
た半導体パッケージの縦断面図である。
た半導体パッケージの縦断面図である。
【図２】従来のシールリングを用いた半導体パッケージ
の縦断面図である。
の縦断面図である。
１１，２１ 半導体パッケージ １２，２２ 絶縁基体 １３，２３ キャビティ １４，２４ メタライズパターン １５，２５ Ａｇ鑞 １６，２６ シールリング １７，２７ 蓋体
Claims (2)
- 【請求項１】半導体パッケージの部品であって、一主面
が、半導体を搭載する絶縁基体に鑞付けされ、これと反
対の主面が、蓋体に溶接されるものにおいて、主面と側
面とで形成される稜線部のすべてが弧形状となっている
ことを特徴とするシールリング。 - 【請求項２】金属板を打ち抜き加工した後、バレル研磨
することを特徴とする請求項１記載のシールリングの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4174743A JP3012091B2 (ja) | 1992-06-08 | 1992-06-08 | シールリング及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4174743A JP3012091B2 (ja) | 1992-06-08 | 1992-06-08 | シールリング及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05343548A true JPH05343548A (ja) | 1993-12-24 |
| JP3012091B2 JP3012091B2 (ja) | 2000-02-21 |
Family
ID=15983906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4174743A Expired - Lifetime JP3012091B2 (ja) | 1992-06-08 | 1992-06-08 | シールリング及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012091B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945735A (en) * | 1997-01-31 | 1999-08-31 | International Business Machines Corporation | Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity |
| US6037193A (en) * | 1997-01-31 | 2000-03-14 | International Business Machines Corporation | Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity |
| JP2002039102A (ja) * | 2000-07-19 | 2002-02-06 | Nhk Spring Co Ltd | アキュムレータ |
| JP2003017604A (ja) * | 2001-06-28 | 2003-01-17 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2013243340A (ja) * | 2012-04-27 | 2013-12-05 | Canon Inc | 電子部品、実装部材、電子機器およびこれらの製造方法 |
| JP2013243339A (ja) * | 2012-04-27 | 2013-12-05 | Canon Inc | 電子部品、電子モジュールおよびこれらの製造方法。 |
| US9961791B2 (en) | 2012-06-04 | 2018-05-01 | Hitachi Metals, Ltd. | Seal ring and method for manufacturing seal ring |
| WO2020090882A1 (ja) * | 2018-10-30 | 2020-05-07 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
| JP2021068888A (ja) * | 2019-10-23 | 2021-04-30 | 日立金属株式会社 | ろう材付き基材の製造方法およびろう材付き基材 |
| US11445577B2 (en) | 2016-06-17 | 2022-09-13 | Swansea University | Glass laminate structure |
| CN115323372A (zh) * | 2022-07-22 | 2022-11-11 | 歌尔股份有限公司 | 金属基材镀镍方法 |
-
1992
- 1992-06-08 JP JP4174743A patent/JP3012091B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945735A (en) * | 1997-01-31 | 1999-08-31 | International Business Machines Corporation | Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity |
| US6037193A (en) * | 1997-01-31 | 2000-03-14 | International Business Machines Corporation | Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity |
| JP2002039102A (ja) * | 2000-07-19 | 2002-02-06 | Nhk Spring Co Ltd | アキュムレータ |
| JP2003017604A (ja) * | 2001-06-28 | 2003-01-17 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2013243340A (ja) * | 2012-04-27 | 2013-12-05 | Canon Inc | 電子部品、実装部材、電子機器およびこれらの製造方法 |
| JP2013243339A (ja) * | 2012-04-27 | 2013-12-05 | Canon Inc | 電子部品、電子モジュールおよびこれらの製造方法。 |
| US9961791B2 (en) | 2012-06-04 | 2018-05-01 | Hitachi Metals, Ltd. | Seal ring and method for manufacturing seal ring |
| US10188010B2 (en) | 2012-06-04 | 2019-01-22 | Hitachi Metals, Ltd. | Seal ring and method for manufacturing seal ring |
| US11445577B2 (en) | 2016-06-17 | 2022-09-13 | Swansea University | Glass laminate structure |
| WO2020090882A1 (ja) * | 2018-10-30 | 2020-05-07 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
| JPWO2020090882A1 (ja) * | 2018-10-30 | 2021-09-02 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
| JP2021068888A (ja) * | 2019-10-23 | 2021-04-30 | 日立金属株式会社 | ろう材付き基材の製造方法およびろう材付き基材 |
| CN115323372A (zh) * | 2022-07-22 | 2022-11-11 | 歌尔股份有限公司 | 金属基材镀镍方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3012091B2 (ja) | 2000-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2003017364A1 (ja) | 電子装置及びその製造方法 | |
| JPH05343548A (ja) | シールリング及びその製造方法 | |
| CN110612780B (zh) | 多连配线基板、电子部件收纳用封装件以及电子装置 | |
| JPH09139439A (ja) | セラミックパッケージの封止構造 | |
| JP3765729B2 (ja) | 電子部品用パッケージの製造方法 | |
| JPH11126847A (ja) | 電子部品収納用パッケージ | |
| JP3764669B2 (ja) | ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法 | |
| JP2006054304A (ja) | セラミックパッケージ、集合基板及びその製造方法 | |
| JP6889269B2 (ja) | 多数個取り配線基板、電子部品収納用パッケージ、電子装置、および電子モジュール | |
| JP4446590B2 (ja) | 電子部品収納用パッケージおよびその製造方法 | |
| JPH0368157A (ja) | 高周波用厚膜集積回路装置 | |
| JPH05144956A (ja) | 半導体素子収納用パツケージ | |
| JP4562301B2 (ja) | 電子部品収納用パッケージ | |
| JP3318453B2 (ja) | 電子部品収納用パッケージ | |
| JP3685358B2 (ja) | 電子部品及びその製造方法 | |
| JP4355097B2 (ja) | 配線基板の製造方法 | |
| JP2002043701A (ja) | 多数個取りセラミック配線基板およびセラミック配線基板 | |
| JP3058999B2 (ja) | 目白配置配線基板 | |
| JP2002246491A (ja) | 電子部品用パッケージ及びその製造方法 | |
| JP2005244543A (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2912779B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2000195976A (ja) | 電子部品収納用パッケージ | |
| JPH06169025A (ja) | 半導体素子収納用パッケージ | |
| JPH0719855B2 (ja) | 集積回路容器の製造方法 |