JP4794074B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP4794074B2 JP4794074B2 JP2001197516A JP2001197516A JP4794074B2 JP 4794074 B2 JP4794074 B2 JP 4794074B2 JP 2001197516 A JP2001197516 A JP 2001197516A JP 2001197516 A JP2001197516 A JP 2001197516A JP 4794074 B2 JP4794074 B2 JP 4794074B2
- Authority
- JP
- Japan
- Prior art keywords
- seal ring
- frame
- brazing material
- semiconductor element
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/16315—Shape
Description
【発明の属する技術分野】
本発明は半導体素子収納用パッケージに関し、特に半導体素子収納用パッケージ内に半導体素子を気密に封止するための蓋体を枠体上面に熔接するに際し、この枠体上面に予め接合されるシールリングの形状の改良に関するものである。
【0002】
【従来の技術】
従来、例えばIC,LSI,半導体レーザ(LD),フォトダイオード(PD)等の半導体素子を収納する半導体素子収納用パッケージ(以下、半導体パッケージという)としては、図4に示すように、例えば金属からなる基体1と、その上面に接合されたセラミックスから成る枠体2とを有し、枠体2の最上面に形成されたタングステン(W),モリブデン(Mo)等からなるシール用メタライズ層2a上に、ニッケル(Ni)メッキなどの金属層を介してシールリング3を銀(Ag)ロウなどのロウ材で接合した半導体パッケージAが知られている。この半導体パッケージAに半導体素子5を収容し、シールリング3の上面に蓋体4をシームウェルド熔接法で熔接して図5に示す半導体装置Bとなる。
【0003】
このような構成の半導体装置Bでは、半導体素子5の気密封止を完全なものとし、また蓋体4の接合の信頼性を確保するために、蓋体4とシール用メタライズ層2aとの間のロウ材溜まりを大きくする必要があった。
【0004】
そして、ロウ材溜まりを大きくするためにシール用メタライズ層2aの幅を大きくする構成とすることができるが、この構成では、シール用メタライズ層2aの幅を大きくした分だけ半導体パッケージAが大きくなり、近時の小型化という市場要求に反することとなり問題があった。
【0005】
そこで、シール用メタライズ層2aの幅を大きくすることなくロウ材溜まりを大きくする構成として、図6の要部拡大断面図に示すように、シール用メタライズ層2aの上面を部分的に盛り上がらせるために凸条部2bをシール用メタライズ層2a上に厚膜法で形成することにより、凸条部2bによってロウ材溜まり2cを上方に拡大して大きなロウ材溜まり2cを作ることができ、このロウ材溜まり2cにより十分なロウ付け強度を確保することができるものが提案されている(特開平9−139439号公報参照)。
【0006】
また、図7の(a),(b)に示すように、セラミック基体11上にシールリング3を載置してなる半導体パッケージにおいて、シールリング3の側面に内側に傾斜する傾斜6を設けたり、あるいはシールリング3の下面に切り欠き7を設けたりして、シールリング3の下面の幅を上面の幅よりも小さくしたものが提案されている。このような形状のシールリング3によれば、シール用メタライズ層2aの幅が小さくとも適正なロウ材溜まり2cが得られ、シームウェルド時の熱ストレスによる封入不良が防止できるものが提案されている(実開昭54−72472号公報,実開平3−61343号公報参照)。
【0007】
【発明が解決しようとする課題】
しかしながら、上記従来の図6に示す構成では、枠体2の最上部に相当するセラミックグリーンシートに対して、シール用メタライズ層2aとなる導体ペーストの印刷膜の上に重ね印刷を行って凸条部2bとなる印刷膜を形成しなければならず、その際に印刷の位置ずれが発生したり、またシール用メタライズ層2aと凸条部2b間に剥離が発生することがあり問題となっていた。
【0008】
この位置ずれはセラミックグリーンシート上に印刷された印刷膜を乾燥する際の乾燥収縮バラツキや、印刷機で印刷する際の印刷ずれなどが原因で発生し、この位置ずれが発生すると、シールリング3の半導体パッケージ内側と外側とでロウ材溜まり2cの体積が大きく異なってしまう場合がある。その結果、半導体パッケージが作動中に発する熱がこれら内外のロウ材溜まり2cに加わると、内外のロウ材溜まり2cに熱膨張差を生じさせ、その結果ロウ材溜まり2cにクラックが発生したり、またシールリング3が撓んだ状態で接合されたりして半導体パッケージAの気密封止が損なわれるという不具合を招来していた。このシールリング3はカーボン治具を用いて枠体2上にAgロウとともに配置されロウ付けされるのであるが、このとき用いられるカーボン治具の寸法精度は近年大きく向上しているために、上記の不具合はカーボン治具の成型精度に起因したシールリング3の位置ズレによるものではなく、上記の印刷ズレによってロウ材溜まり2cの体積が半導体パッケージの内外で大きく異なることによっている。
【0009】
また、シール用メタライズ層2a同士の接合不良が発生する場合があった。これは、例えば最初に印刷された印刷膜の表面の乾燥状態にバラツキが生じた場合、最初の印刷膜上に形成される凸条部2bとなる印刷膜に、最初の印刷膜に対する接合力が不十分な部位が発生し、その結果凸条部2bと最初のシール用メタライズ層2aの間に隙間が発生して半導体パッケージの気密性を損ねていた。
【0010】
これらの不具合は、最初の印刷膜が印刷されたセラミックグリーンシートを乾燥し、これを他のセラミックグリーンシートに積層した後に焼成して得られるセラミック体において、そのセラミック体上面のシール用メタライズ層2a上に印刷膜を形成し、次いで乾燥、焼成して得られたセラミック体においても発生する場合がある。即ち、焼成時におけるセラミック体の収縮バラツキによって凸条部2bとなる印刷膜を重ね印刷する際に印刷ズレが発生する場合や、最初に形成されたシール用メタライズ層2aの表面に対して次に印刷された印刷膜が部分的に良好に接合しない場合には焼成後における層間剥離の原因となっていた。
【0011】
また上記従来の図7の(a),(b)に示す構成では、シールリング3の両側面にロウ材溜まり2cが形成されている場合を示しているが、この構成ではロウ付け時にシールリング3の載置位置がずれているとロウ付け後においてシールリング3の両側におけるロウ材溜まり2cの体積が大きく異なることになる。これにより、熱を受けるとシールリング3の両側におけるロウ材溜まり2cの熱膨張が異なり、これがマイクロクラックをロウ材溜まり2cや枠体2に発生させたりする原因となっていた。
【0012】
さらに、またシールリング3の枠部の上面と側面とのなす角度によってロウ材溜まり2cの形成状態が大きく変動していた。即ち、この角度が45°程度以下になるとロウ材溜まり2cの体積が小さくなる場合があり、またこの角度が90°近くになるとロウ材の這い上がりが少なくなり、いずれも適正なロウ材溜まり2cを形成できないことを本発明者は確認した。
【0013】
従って、本発明は上記問題点に鑑み完成されたもので、その目的は、シール用メタライズ層の幅を大きくしたり、またシール用メタライズ層上に凸条部を形成することなく、またシールリングの縦断面形状を改善することによりシールリングが強固かつ信頼性良く取着された半導体パッケージ、および半導体パッケージの内部に収容する半導体素子を気密に封止するとともに長期にわたり正常かつ安定に作動させ得る半導体装置を提供することにある。
【0014】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部を貫通して形成された入出力用電極を有する枠体と、前記枠体の上面に取着されたシールリングとを具備した半導体素子収納用パッケージにおいて、前記シールリングは長方形で、その枠部の縦断面形状が逆等脚台形状であり、前記枠部の上面と側面とのなす角度が35〜70°であって、前記枠部の上面と側面とのなす角度が短辺と長辺で異なっていることを特徴とする。
【0018】
本発明は、上記の構成により、ロウ材溜まりの適正な大きさを確保して十分な接合強度が得られるとともに気密封止性をより確実、良好なものとすることができる。
【0019】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力用電極に電気的に接続された半導体素子と、前記シールリングの上面に接合された蓋体とを具備したことを特徴とする。
【0020】
本発明は、上記の構成により、内部に収容する半導体素子を長期にわたり正常かつ安定して作動させ得る信頼性の高い半導体装置となる。
【0021】
【発明の実施の形態】
本発明の半導体パッケージおよび半導体装置を以下に詳細に説明する。図1は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、図2(a),(b)は図1の要部拡大断面図である。これらの図において、Aは半導体パッケージ、1は上面に半導体素子が載置される載置部1aを有する基体、1aは載置部、1bは入出力用電極、2は基体1の上面に載置部1aを囲繞するように取着され、側部を貫通して形成された入出力用電極1bを有する枠体、2aはシール用メタライズ層、2cはロウ材溜まり、4は蓋体、5は半導体素子、13は枠体2の上面に取着された枠状のシールリングである。これら基体1、枠体2、シールリング13および蓋体4とで、半導体素子5を収容するための容器が基本的に構成される。なお、図1,図2において、従来例の図3〜図6と同じ部位には同じ符号を付している。
【0022】
本発明の基体1は、銅(Cu)−W合金、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金、Fe−Ni合金等の金属材料やアルミナセラミックス等のセラミックスからなる。基体1が金属材料から成る場合、そのインゴットに圧延加工等の従来周知の金属加工を施すことによって、その上面に半導体素子の載置部1aを有する板材に加工される。また、その表面に耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層および厚さ0.5〜9μmのAu層をメッキ法により順次被着させておくのがよく、枠体2とのAgロウ等のロウ材による接合をより強固なものとできる。
【0023】
一方、基体1がセラミックスから成る場合、基体1は金属材料に比し非常に軽量となることから、半導体パッケージ内部に半導体素子5を収容して半導体装置となした場合、半導体装置の重量を極めて軽量なものとできる。セラミックスから成る基体1は、例えばアルミナセラミックスからなる場合以下のようにして作製される。まず、酸化アルミニウム(Al2O3),酸化珪素(SiO2),酸化マグネシウム(MgO),酸化カルシウム(CaO)等の原料粉末に適当な有機バインダ、溶剤等を添加混合してスラリーとなす。このスラリーをドクターブレード法やカレンダーロール法よってセラミックグリーンシートと成し、適当な大きさに切断する。次いで、このセラミックグリーンシートに適当な打抜き加工を施し、さらにW等の金属粉末を主成分とする導体ペーストを印刷塗布する。これを複数枚積層し約1600℃の温度で焼成することによって作製される。
【0024】
また、このようにして作製された基体1の表面に耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層および厚さ0.5〜9μmのAu層をメッキ法により順次被着させておくのがよく、基体1と枠体2との銀ロウ等のロウ材による接合をより強固なものとできる。
【0025】
また、枠体2はセラミックスや金属材料からなり、例えばアルミナセラミックスからなる場合以下のようにして作製される。まず、Al2O3,SiO2,MgO,CaO等の原料粉末に適当な有機バインダ、溶剤等を添加混合してスラリーとなす。このスラリーをドクターブレード法やカレンダーロール法によってセラミックグリーンシートと成し、適当な大きさに切断する。このセラミックグリーンシートに適当な打抜き加工を施し、次いでW等の金属粉末を主成分とする導体ペーストをシール用メタライズ層2aの形成部位、基体1に接合するためのメタライズ層の形成部位、および入出力用電極1bの接合部位にそれぞれ印刷して印刷膜を形成する。このセラミックグリーンシートを複数枚積層し、約1600℃の温度で焼成することによって作製される。得られたセラミックスから成る枠体2上面のシール用メタライズ層2a上に、耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層および厚さ0.5〜9μmのAu層をメッキ法により順次被着させておくのがよく、基体1とのAgロウ等のロウ材による接合をより強固なものとできる。
【0026】
また枠体2が金属材料から成る場合、Fe−Ni−Co合金,Fe−Ni合金等からなる金属筒を、高温高圧をかけながら絞り加工により所望の形状に成形し、これを切断することによって作製される。この枠体2の表面に耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層および厚さ0.5〜9μmのAu層をメッキ法により順次被着させておくのがよく、基体1とのAgロウ等のロウ材による接合をより強固なものとできる。
【0027】
以下、本実施の形態では、金属からなる基体1とセラミックスからなる枠体2とを備える半導体パッケージAについて説明する。
【0028】
枠体2は基体1の上面に載置部1aを囲繞するようにしてAgロウなどのロウ材を介して取着される。このとき、シールリング13がAgロウを介して同時に接合されてもよいが、枠体2のロウ付け後に接合されても良い。
【0029】
本発明のシールリング13は、上面を底辺とする略半円形の縦断面形状を有するように作製される。図2(a)は、シールリング13の枠部の縦断面形状を示し、例えばFe−Ni−Co合金,Fe−Ni合金等の金属材料から成る板状部材から金型により打抜かれて作製される。シールリング13は、まずその内側が金型で打抜かれて枠状とされ、次いでシールリング形状となるように金型で打抜かれて形成される。次いで、下パンチの表面にこのシールリングを当接させながら圧力をかけて所望の形状に成形するのであるが、下パンチの表面に所定の形状の凹みを予め設けておくことによりシールリング13の枠部の縦断面形状を略半円形となすことができる。この場合のシールリング13の枠部の円弧の直径は0.2〜1mmが良く、0.2mm未満では、シールリング13の幅を小さくせざるを得ず、気密封止の信頼性が損なわれてしまう場合がある。また、1mmを超えると、ろう材溜まりの大きさが小さくなりロウ付けによる接合強度が小さくなってしまうとともに、シールリング13の幅が大きくなり小型化という市場要求に逆行することに成る。より好ましくは0.25〜0.8mmが良い。
【0030】
このような縦断面形状を有するシールリング13においては、下記表1に示すように、シールリング13の幅が変化しても従来の縦断面形状が矩形のシールリングと比べて、シールリング13の内外側におけるろう材溜まり2cの大きさが同程度となり、その結果従来の構造のシールリングに比べてロウ材溜まり2cやセラミックからなる基体1にクラックが発生することはなくなる。従って、長期に亘って半導体パッケージの内部に収容する半導体素子を気密に封止するとともに、正常かつ安定して作動させることができる。
【0031】
表1において、シールリング13の幅が0.2mm,0.5mm,1mm,1.2mm,1.5mmで縦断面形状が長方形のもの(従来例)と、略半円形のもの(本発明)とを用意し、それぞれについてロウ材溜まり2cのバランスと、マイクロクラックの発生について調査した結果を記載している。詳しくは、サンプル数は縦断面形状が長方形のものと、略半円形のもののそれぞれについて、シールリング13の幅が0.2mm,0.5mm,1mm,1.2mm,1.5mmのものを各100個づつ用意し、ロウ材溜まり2cのシールリング13の両側における体積バランスが30%以上異なっている個数の割合と、ロウ材溜まり2cおよび/または枠体2におけるマイクロクラックの発生の有無を調査した結果である。
【0032】
このとき、ロウ材は銀の含有量が72重量%、銅の含有量が28重量%である銀ロウ(BAg8:JISZ3261)を使用し、ロウ付けはベルト炉を使用して870〜880℃の温度で行った。また、枠体2としてはアルミナセラミックを用い、枠体2上にシール用メタライズ層2aを予め形成しておき、このシール用メタライズ層2a上に銀ロウとシールリング13を載置して銀ロウでシール用メタライズ層2aにシールリング13をロウ付けすることによりテスト用サンプルを作成した。この場合、シールリング13が枠体2に対してずれるようにカーボン治具(後述する)のクリアランス等を調整して、ロウ材溜まり2cのシールリング13の両側における体積バランスが異なるようにした。
【0033】
【表1】
【0034】
表1より、シールリング13の枠部の縦断面形状が略半円形の場合には、マイクロクラックが多く発生して接合性や気密性を劣化させ易い、ロウ材溜まり2cの体積バランスが30%以上異なっているものが発生せず、よって本発明の有効性が確認できた。
【0035】
また、本発明の第2の発明は図2(b)に示すように、シールリング13の枠部の縦断面形状が逆等脚台形状であり、枠部の上面と側面のなす角度が35〜70°である構成としている。この場合、シールリング13の枠部の上面と側面とのなす角度が35〜70°であることと、枠部の両側面が直線状に傾斜していることにより、枠部の両側面にロウ材溜まり2cを形成し確保している。この角度が35°未満では、ロウ材の這い上がる距離が小さくなり、また70°を超えると、ロウ材の体積が小さくなって、いずれの場合にもシールリング13の接合強度が小さくなる。より好ましくは、45〜60°がよい。
【0036】
図7に示した従来構造のシールリング3には、縦断面形状が逆台形状のものがあるが、枠部の上面と側面とがなす角度によってロウ材溜まり2cの大きさが異なり、接合強度が大きく変化することが示されていない。本発明者は実験を重ねることによりこの角度にきわめて有効な範囲があることを見出し、本発明の構成に至ったものである。
【0037】
そして、下記表2にシールリング13の枠部の上面と側面とのなす角度とシールリング13の接合強度について示した。表2において、シールリング13の上面の幅が0.5mm,1mm、厚さがそれぞれ0.5mm,1mmのものを用い、枠部の上面と側面とのなす角度が25°,30°,35°,50°,70°,75°,80°,85°の場合のサンプルを各100個づつ作成し評価した。このとき、枠部の上面と側面とのなす角度が35°,70°の場合に、ほぼ同じロウ材溜まり2cの体積が得られる。そして、35°,70°の場合のロウ材溜まり2cの断面積を100として、各角度におけるロウ材溜まり2cの断面積の相対値および接合強度を測定し、接合強度はその平均値をニユートン(N)で表わしている。
【0038】
【表2】
【0039】
表2より、シールリング13の枠部の上面と側面とのなす角度が35〜70°で接合強度がきわめて大きくなることが判明した。特に上面の幅が1mmの場合に50°できわめて大きな接合強度が得られた。
【0040】
本発明では、枠部の縦断面形状が逆等脚台形状のシールリング13において、枠部の側面が内側または外側方向に若干湾曲する曲面であっても良く、また内外方向への湾曲の方向が内側の側面と外側の側面とで若干異なっていても良い。このように、シールリング13の枠部の縦断面形状は、シールリング13の枠部の内側と外側において形状を非対称としてもよく、その場合はシールリング13の枠部の内側と外側におけるロウ材の体積が略同じであれば良い。
【0041】
また、シールリング13が長方形の場合、短辺と長辺とで枠部の側面の傾斜角が異なっていても良い。このとき、短辺と長辺におけるロウ材溜まりの体積が若干異なっていても応力が集中するシールリング13の角にあるロウ材溜まり2cにクラックが発生することはなく、良好な接合状態が得られることが確かめられている。この場合、枠部の側面の傾斜角は、短辺よりも長辺で5〜10°程度小さくなっているのが良い。このようにしておくと、両辺におけるロウ材溜まり2cの体積のバランスが保たれ、即ち短辺と長辺とでロウ材溜まり2cの体積が略同じになりクラックが発生することはない。
【0042】
本発明の構成のシールリング13を枠体2上面のシール用メタライズ層2a上にロウ材溜り2cを介して接合し、シールリング13が強固に接合された半導体パッケージAを得ることができる。
【0043】
このとき、カーボン治具が組立用治具として用いられ、シールリング13はシール用メタライズ層2aに対して、カーボン治具に予め見込まれたクリアランスと、枠体2上に形成されているシール用メタライズ層2aの若干の位置バラツキとによって、シールリング13の長手方向の中心軸の幅方向でのずれが発生する場合がある。しかし、このずれはシールリング13の幅の20%程度以内であれば、シールリング13の内外側にそれぞれ生成するロウ材溜まり2cの体積に大きな差が発生せず、ロウ材溜まり2cにクラックなどの不具合が発生することはない。
【0044】
そして、図3に示すように、基体1の載置部1aの上面に半導体素子5をガラス,樹脂,ロウ材などの接着剤を介して接着固定するとともに、半導体素子5上の電極をボンディングワイヤを介して入出力用電極1b上のメタライズ層等から成る線路導体の一端に電気的に接続する。しかる後、シールリング13の上面に蓋体4を金(Au)−錫(Sn)等の低融点ロウ材により接合することにより、基体1、枠体2、蓋体4から成る半導体パッケージAの内部に半導体素子5を収容した製品としての半導体装置Bとなる。
【0045】
なお、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等支障ない。例えば本発明の半導体パッケージが光半導体素子用として用いられても同様な効果が得られることは勿論であり、その際は枠体の側部に光ファイバ取付用の貫通孔が設けられた構成となる。
【0046】
【発明の効果】
本発明は、上面に半導体素子が載置される載置部を有する基体と、基体の上面に載置部を囲繞するように取着され、側部を貫通して形成された入出力用電極を有する枠体と、枠体の上面に取着された枠状のシールリングとを具備し、シールリングは、その枠部の縦断面形状が上面を底辺とする略半円形であることにより、シールリングを枠体上面のシール用メタライズ層上に接合させる際に、シールリングの両側におけるロウ材溜まりの大きさのバランスがとれたものとなり、シールリングの強固な接合、および信頼性の高い気密封止を可能にするという作用効果を有する。その結果、半導体素子を長期にわたり正常かつ安定に作動させ得る。
【0047】
また本発明は、シールリングの枠部の縦断面形状が逆等脚台形状であり、枠部の上面と側面とのなす角度が35〜70°であることにより、ロウ材溜まりの大きさを確保して十分な接合強度が得られるとともに気密封止を良好なものとすることができる。
【0048】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに入出力用電極に電気的に接続された半導体素子と、シールリングの上面に接合された蓋体とを具備したことにより、内部に収容する半導体素子を長期にわたり正常かつ安定して作動させ得る信頼性の高い半導体装置となる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態の一例を示す断面図である。
【図2】(a)は図1における要部拡大断面図、(b)は縦断面形状が逆台形のシールリングを用いた場合の要部拡大断面図である。
【図3】本発明の半導体装置について実施の形態の一例を示す断面図である。
【図4】従来の半導体パッケージの断面図である。
【図5】従来の半導体装置の断面図である。
【図6】従来の半導体パッケージにおいて枠体上面のシール用メタライズ層上に凸条部を設けた場合の要部拡大断面図である。
【図7】(a),(b)は従来の半導体パッケージにおけるシールリングの縦断面形状を示す拡大断面図である。
【符号の説明】
1:基体
1a:載置部
1b:入出力用電極
2:枠体
3:シールリング
4:蓋体
5:半導体素子
A:半導体パッケージ
B:半導体装置
Claims (2)
- 上面に半導体素子が載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部を貫通して形成された入出力用電極を有する枠体と、前記枠体の上面に取着されたシールリングとを具備した半導体素子収納用パッケージにおいて、前記シールリングは長方形で、その枠部の縦断面形状が逆等脚台形状であり、前記枠部の上面と側面とのなす角度が35〜70°であって、前記枠部の上面と側面とのなす角度が短辺と長辺で異なっていることを特徴とする半導体素子収納用パッケージ。
- 請求項1記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力用電極に電気的に接続された半導体素子と、前記シールリングの上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001197516A JP4794074B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001197516A JP4794074B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003017604A JP2003017604A (ja) | 2003-01-17 |
JP4794074B2 true JP4794074B2 (ja) | 2011-10-12 |
Family
ID=19035106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001197516A Expired - Fee Related JP4794074B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4794074B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235531A (ja) * | 2007-03-20 | 2008-10-02 | Mitsubishi Electric Corp | 気密封止用パッケージおよび接続構造 |
CN102240855A (zh) * | 2010-05-13 | 2011-11-16 | 上海佩尼医疗科技发展有限公司 | 一种血液净化产品用的激光封口夹具 |
WO2016084841A1 (ja) * | 2014-11-26 | 2016-06-02 | 京セラ株式会社 | 電子部品収納用パッケージ、多数個取り配線基板および電子部品収納用パッケージの製造方法 |
JP6668656B2 (ja) * | 2015-09-28 | 2020-03-18 | 日亜化学工業株式会社 | パッケージ、発光装置、発光モジュール、及び、パッケージの製造方法 |
EP3876272A4 (en) * | 2018-10-30 | 2022-08-17 | Kyocera Corporation | HOUSING FOR CONTAINING AN ELECTRONIC COMPONENT AND ELECTRONIC DEVICE |
WO2024053466A1 (ja) * | 2022-09-09 | 2024-03-14 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および電子機器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03181153A (ja) * | 1989-12-11 | 1991-08-07 | Hitachi Ltd | 半導体集積回路装置 |
JP3033221B2 (ja) * | 1990-03-30 | 2000-04-17 | 株式会社日立製作所 | 電子回路装置 |
JPH05144956A (ja) * | 1991-11-18 | 1993-06-11 | Kyocera Corp | 半導体素子収納用パツケージ |
JP3012091B2 (ja) * | 1992-06-08 | 2000-02-21 | 日本特殊陶業株式会社 | シールリング及びその製造方法 |
JPH0637199A (ja) * | 1992-07-16 | 1994-02-10 | Kyocera Corp | 半導体素子収納用パッケージ |
JP2889519B2 (ja) * | 1995-11-13 | 1999-05-10 | 株式会社住友金属エレクトロデバイス | セラミックパッケージの封止構造 |
-
2001
- 2001-06-28 JP JP2001197516A patent/JP4794074B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003017604A (ja) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4794074B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP5388601B2 (ja) | 電子部品収納用パッケージ | |
JP7379515B2 (ja) | 蓋体、電子部品収容用パッケージ及び電子装置 | |
JPH05144956A (ja) | 半導体素子収納用パツケージ | |
JP3850313B2 (ja) | 半導体装置 | |
JP3783605B2 (ja) | 気密封止パッケージおよびこれを用いたデバイス | |
CN112352309B (zh) | 基体以及半导体装置 | |
JP4446590B2 (ja) | 電子部品収納用パッケージおよびその製造方法 | |
JP2003037195A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP4355097B2 (ja) | 配線基板の製造方法 | |
JP4562301B2 (ja) | 電子部品収納用パッケージ | |
JP4018991B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
JP4105968B2 (ja) | 電子部品搭載用基板およびそれを用いた電子装置 | |
JP3993777B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
JP2003060106A (ja) | 積層セラミックパッケージおよびこれを用いた電子部品 | |
JP4223709B2 (ja) | 圧力検出装置用パッケージの製造方法 | |
JP2724083B2 (ja) | 半導体素子収納用パッケージ | |
JPH04121744U (ja) | 半導体素子収納用パツケージ | |
JP2003115555A (ja) | 電子部品収納用パッケージ | |
JP2003338571A (ja) | 電子部品搭載用基板およびそれを用いた電子装置 | |
JP2004165342A (ja) | ハーメチックシール方法および半導体装置 | |
JP2002164456A (ja) | 電子部品収納用パッケージ | |
JPH05166958A (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110726 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |