JP7379515B2 - 蓋体、電子部品収容用パッケージ及び電子装置 - Google Patents

蓋体、電子部品収容用パッケージ及び電子装置 Download PDF

Info

Publication number
JP7379515B2
JP7379515B2 JP2021551384A JP2021551384A JP7379515B2 JP 7379515 B2 JP7379515 B2 JP 7379515B2 JP 2021551384 A JP2021551384 A JP 2021551384A JP 2021551384 A JP2021551384 A JP 2021551384A JP 7379515 B2 JP7379515 B2 JP 7379515B2
Authority
JP
Japan
Prior art keywords
film
lid
electronic component
base
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021551384A
Other languages
English (en)
Other versions
JPWO2021066024A1 (ja
Inventor
貴幸 木村
久樹 増田
裕子 田中
隆行 大山
吉弘 上村
浩之 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2021066024A1 publication Critical patent/JPWO2021066024A1/ja
Application granted granted Critical
Publication of JP7379515B2 publication Critical patent/JP7379515B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455Nickel [Ni] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本開示は、蓋体、電子部品収容用パッケージ及び電子装置に関する。
従来、半導体素子、および圧電素子等の電子部品を搭載するための電子部品収容用パッケージとして、Ni膜、Kov基体、Cu膜、AgCu膜(ろう材)の順で積層された蓋体が開示されている(特許文献1)。
また、上記のCu膜の代わりにCu-Ni合金膜を適用した蓋体が開示されている(特許文献2)。
特許第3850787号公報 特許第4071191号公報
本開示に係る蓋体は、鉄およびニッケルの合金が含まれた基体と、
前記基体の下面に位置するとともにニッケルが含まれた第1膜と、
前記第1膜の第1下面に位置するとともに銅が含まれた第2膜と、
前記第2膜の第2下面に位置するとともにニッケルが含まれた第3膜と、を備える。
本開示に係る電子部品収容用パッケージは、前記蓋体と、
上面に電子部品が搭載される搭載部を有する基部と、前記基部の上面に位置し、前記搭載部を囲むとともに、前記蓋体の下面が接合される枠部と、を有する電子部品搭載用基体と、を有する。
本開示に係る電子装置は、前記電子部品収容用パッケージと、前記搭載部に搭載されている電子部品と、を備える。
本発明の実施形態に係る電子装置を示す斜視図である。但し、蓋体は分離状態で示す。 図1の蓋体の一例の積層断面図である。 図1の蓋体の他の一例の積層断面図である。 本実施例の蓋体の断面写真である。 比較例の蓋体の断面写真である。
以下、本開示の各実施形態について図面を参照して詳細に説明する。なお、蓋体について、パッケージの内側に向く面を「下面」とし、その反対面である外側に向く面を「上面」とするが、蓋体、電子部品収容用パッケージ及び電子装置の使用時における上下方向を特定するものではない。また、「厚み」とは、蓋体の上面に垂直な断面において上記上面と垂直な方向の長さを意味する。上記断面は、形状バラツキが生じやすい蓋体の縁を除く部分の断面とする。蓋体が第4膜以外の構造物を上部に含む場合、上記上面とは、構造物を除去した第4膜の上面とする。
<電子部品収容用パッケージおよび電子装置>
図1に示すように本実施形態の電子部品収容用パッケージ1は、蓋体2と、電子部品搭載用基体3とを備える。
蓋体2は平板状であり上面21及び下面22を有する。蓋体2は、基体20と、第1膜22a、第2膜22bを備えている。第1膜22aは、基体20の下面Sbに位置している。また、第2膜22bは、第1膜22aの第1下面S1に位置している。また、蓋体2は、第2膜22bの第2下面S2に第3膜22cが位置していてもよいし、第2膜22bの第2下面S2に接合材29が位置していてもよい。また、第2膜22aの第2下面S2に第3膜22cが位置している場合には、第3膜22cの第3下面S3に接合材29が位置していてもよい。基体20の上面Saに、第4膜21aが位置していてもよい。
基体20は、鉄およびニッケルの合金が含まれている。このとき、鉄およびニッケルの合金は、例えばコバール(Fe―Ni-Co系合金)である。コバールの成分の重量比率は、国際規格ASMT-F15に基づくものであればよい。例えば、コバールの成分の重量比率は、鉄(Fe)が53~54%、ニッケル(Ni)が29%、コバルト(Co)が17%である。このとき、微量のシリコン(Si)およびマンガン(Mn)等を含んでいてもよい。また、基体20は、42アロイ(FE-Ni42)であってもよい。この場合には、42アロイの重量比率は、Niが42%、Feが57%であり、微量の他の金属、例えば銅(Cu)およびMn(マンガン)が含まれている。なお、上述した成分の比率は、製造上の多少の誤差があってもよい。なお、基体20の厚みは、例えば、0.02~4mmである。
第1膜22aは、ニッケルが含まれた金属の膜である。このとき、第1膜22aは、例えば、主にニッケルで形成されており、微量の不純物が含まれていてもよい。第1膜22aの厚みは、例えば0.002mm~0.02mmである。
第2膜22bは、銅(Cu)が含まれた金属の膜である。このとき、第2膜22bは、例えば、主に銅で形成されており、微量の不純物が含まれていてもよい。第2膜22bの厚みは、例えば0.01~1mmである。
第3膜22cは、ニッケルが含まれた金属の膜である。このとき、第3膜22cは、例えば、主にニッケルで形成されており、微量の不純物が含まれていてもよい。第3膜22cの厚みは、例えば0.002mm~0.02mmである。
第4膜21aは、ニッケルが含まれた金属の膜である。このとき、第4膜21aは、例えば、主にニッケルで形成されており、微量の不純物が含まれていてもよい。第4膜21aの厚みは、例えば0.002mm~0.02mmである。
接合材29は、後述する電子部品搭載用基体3と蓋体2とを接合するためのものである。接合材29は、銅及び銀(Ag)が含まれている。このとき、接合材29は、例えば、銀-銅ろう材を含んでいる。他にも後述するように、Au-Snからなる低融点ろう材や、Sn-Ag-Cuからなる鉛フリーはんだ等であってもよい。また、接合材29の厚みは、たとえば、0.05~0.5mmである。接合材29は、金属材料同士を接合することができるものであればよい。なお、接合材29の融点は、Ag:Cu=72:28の場合には、約780℃であり、Ag:Cu=85:15の場合には、約850℃である。他の構成および厚みに応じて、適宜選択することができる。なお、図2又は図3に示す例では、蓋体2は、基体20が、鉄およびニッケルの合金の1つであるコバールが含まれている基体としてのKov基体20と、Kov基体20の上面Saに位置したNi膜(第4膜)21aとを備える。
さらに蓋体2は、Kov基体20の下面積層構成の一例として、図2に示すように、Kov基体20の下面Sbに位置したNi膜(第1膜)22aと、Ni膜22aの下面に位置したCu膜(第2膜)22bとを備える。
さらに蓋体2は、Cu膜22bの下面に位置した接合材としてのAgCu膜29を備える。
電子部品搭載用基体3は、基部31と枠部32を有している。電子部品搭載用基体3は、基部31と枠部32とを有する一体ものの容器状であってもよいし、基部31と枠部32が別体の容器状であってもよい。基部31は上面に、電子部品4が搭載される電子部品の搭載部を有する。また、枠部32は、搭載部を囲んで位置するとともに、蓋体2の下面が接合される。なお、基部31は、電子部品4の電極を引き出すための配線を有する。より具体的には、図1に示すように電子部品搭載用基体3の内部の電子部品4の搭載部に電子部品4が搭載される。蓋体2の下面22外周部(AgCu膜29がある面)が電子部品搭載用基体3の上面外周部3aに合され、AgCu膜29をろう材としてシーム溶接、ダイレクトシーム溶接や焼成炉による加熱等により溶接される。これにより、電子部品収容用パッケージ1内に電子部品4が密閉封止されて電子装置10が構成される。なお、溶接前に必要により上面外周部3aに所定の金属膜が成膜される(基材の種類による)。
電子部品搭載用基体3は、平面視したときの形状が矩形形の板状の部材であり、絶縁材料であってもよく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料から成る。電子部品搭載用基体3は、これらのセラミック材料からなるものには限定されない。電子部品搭載用基体3の材料は、例えば、エポキシ樹脂、ポリイミド樹脂およびポリアミド樹脂等の樹脂材料を含むものでもよく、これらの樹脂材料にガラスクロスまたは無機物フィラー等が加えられた複合材料を含むものでもよい。電子部品搭載用基体3の大きさは、平面視において、たとえば5mm×5mm~50mm×50mmであって、厚みは0.3mm~3mmである。また、電子部品搭載用基体3が金属材料を含むことによって、電子部品4から生じる熱をパッケージ1の外部に効率よく放熱する構造とすることができる。
枠部32は、平面視したときの内縁および外縁の形状がそれぞれ矩形の枠状である。この矩形枠状の枠部32の各辺が、電子部品搭載用基体3の各辺と平行になるように設けられる。なお、枠部32は、蓋体2に対向する面となる上面に金属層が設けられてもよい。また、枠部32は、電子部品搭載用基体3の上面に一体的に設けられる場合には、セラミック材料からなる枠部32が電子部品搭載用基体3と同時に焼成されて設けられてもよい。なお、枠部32と基部31とは、別体のときには、金(Au)-錫(Sn)からなる低融点ろう材等の接合材を介して、電子部品搭載用基体3の上面に位置した金属層および枠部32の下面に位置した金属層が接合されてもよい。
また、枠部32として、例えば、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料、あるいは、これらの金属からなる合金を用いることができる。枠部32の大きさは、平面視において、たとえば5mm×5mm~50mm×50mmであって、厚みは0.5mm~2mmである。また、枠部32の高さは、たとえば1mm~10mmである。
蓋体2は、枠部32の上面に枠部32の内側を塞ぐようにろう材やはんだ等の接合材により接合される。蓋体2は、平面視において矩形状であり、枠部32に対向する面となる下面に、蓋体2に対向する面となる枠部32の上面と接合される接合領域を有している。
以上に示した本発明の一実施形態に係る電子部品収容用パッケージ1は、上記のような構成であることによって、パッケージの封止状態を良好に維持することができる。
本開示の一実施形態に係る電子装置10は、上述の電子部品収容用パッケージ1の実装領域に電子部品4が実装され、電子部品収容用パッケージ1の第1電極部と電気的に接続されることによって完成する。電子部品4は、Au-Snからなる低融点ろう材や、Sn-銀(Ag)-銅(Cu)からなる鉛フリーはんだ等の接合材を介して実装領域に設けられた金属部に実装される。電子部品4の例としては、ICやLSIの他、パワーデバイス用の半導体素子等が挙げられる。
また、電子装置10は、電子部品4を搭載部に、搭載(実装)した状態で、枠部32の上面に蓋として蓋体2が接合固定されて電子部品4が封止される。このとき、枠部32の上面と、蓋体2の接合領域は接着剤または接合材29を含む接着剤によって接合される。この接着剤は、たとえば、上述した銀-銅以外にもAu-Snからなる低融点ろう材や、Sn-Ag-Cuからなる鉛フリーはんだ等である。
接合材29が電子部品収容用パッケージ1の枠部32と、蓋体2とを接合する場合には、シーム溶接法等で接合される。この場合には、蓋体2に局所的に熱が加わり、熱膨張および熱収縮が起こりやすくなる。図2のように、蓋体2の第2膜22bに接合材29が接合される場合には、第2膜22bと接合材29との間に合金膜が形成される。この合金膜は、銅と銀の合金である。このとき、第1膜22aが基体20と、第2膜22bとの間に位置することにより、第2膜22bのCu、接合材29のAgCuが基体20の結晶粒界への侵入が、低減される。また、図3のように蓋体2に第3膜22cが設けられている場合、溶接時等の熱により第2膜22bと第3膜22cとの間に第1合金膜22dが生成される。このことによって、第2膜22bの材料と接合材29の材料が接合時の熱により結合するおそれを低減できる。これにより、接合材29の融点が変動するおそれを低減できとともに、接合材29の融点変動による溶接時の接合ばらつき等を低減させることができる。また、接合材29が銀および銅を含んでいる場合、第3膜22cがニッケル等の金属である際に、銀および銅とニッケルの第2合金膜22eの生成が容易となる。このため、前述したように第2膜22bの材料と接合材29の材料が接合時の熱により結合するおそれを低減できる。第1合金膜22dは、第2膜22bと第3膜22cとの間の全部に位置していてもよいし、部分的に位置していてもよい。第1合金膜22dが、第2膜22bと第3膜22cとの間の全部に位置している場合には、第2膜22bの材料と接合材29の材料が接合時の熱により結合するおそれをより低減できる。また、第2合金膜22eは、第3膜22cと接合材29との間の全部に位置していてもよいし、部分的に位置していてもよい。第2合金膜22eが、第3膜22cと接合材29との間の全部に位置している場合には、第2膜22bの材料と接合材29の材料が接合時の熱により結合するおそれをより低減できる。
また、第1膜(22a)と第4膜(21a)が同材料であってもよい。この場合、基体20の上下層を同じ熱膨張係数の材料で挟み込むことができるため、蓋体2を溶接する際に生ずる熱等による基体20の変形や反りを低減することができる。ここでいう、同材料には、熱膨張に影響の無い範囲での異なる不純物、異なる不純物の量が含まれているものも含む。また、このとき、第1膜22aの厚みと、第4膜21aの厚みが同じであれば、さらに基体20の上下層を同等の熱膨張にて挟み込むことができるため、蓋体2を溶接する際に生ずる熱等による基体20の変形や反りをより低減することができる。ここでいう、同じとは、厚みを計測した際の誤差、製造誤差等を含んでいてもよい。例えば、第4膜21aの厚みが第1膜22aの厚みの±10%以内であれば、同じとみなすことができる。
また、第2膜22bの厚みは、第1膜22aの厚み、第3膜22cの厚みおよび第4膜21aの厚みよりも大きくてよい。第2膜22bには、銅が含まれているため、他の構成よりも弾性率が低い。このため、第2膜22bを厚くすることにより、電子部品搭載用基体3と蓋体2との接合時に熱を加える場合において、熱応力による蓋体2の変形量をより小さくできる。そのため、溶接などを行なう場合、より小さな圧力で蓋体2を電子部品搭載用基体3に接合することができる。その結果、電子部品搭載用基体3に加わる負荷を低減させることができる。これにより蓋体2および電子部品搭載用基体3にクラック等の機械的損失が発生する可能性を低減できる。
また、第3膜22cは、第1膜22aと同じ材料であってもよい。この場合、第2膜22bの上下層を同じ熱膨張係数の材料で挟み込むことができるため、蓋体2を溶接する際に生ずる熱等による第2膜22bの変形や反りを低減することができる。ここでいう、同じ材料には、熱膨張に影響の無い範囲での異なる不純物、異なる不純物の量が含まれているものも含む。また、このとき、第1膜22aの厚みと、第3膜22cの厚みが同じであれば、さらに第2膜22bの上下層を同等の熱膨張にて挟み込むことができるため、蓋体2を溶接する際に生ずる熱等による第2膜22bの変形や反りをより低減することができる。ここでいう、同じとは、厚みを計測した際の誤差、製造誤差等を含んでいてもよい。例えば、第3膜22cの厚みが第1膜22aの厚みの±10%以内であれば、同じとみなすことができる。
また、第3膜22cは、上述したように、蓋体2を電子部品搭載用基体3に接合する際の熱で、第2膜22bとの間に第1合金膜22dを形成する。このため、電子部品搭載用基体3に接合された蓋体2の第3膜22cの厚みは、第1膜22aの厚みよりも小さくてもよい。
<製造方法>
以下に、本開示の一実施形態に係る電子部品収容用パッケージ1の製造方法について説明する。
電子部品搭載用基体3の基部31は、例えば、酸化アルミニウム質焼結体からなる場合であれば、次のようにして作製される。まず、セラミックグリーンシートは、酸化アルミニウムおよび酸化ケイ素等の原料粉末と適当な有機バインダおよび有機溶剤とともにシート状に成形され、矩形シート状に作製される。次に、セラミックグリーンシートからなる積層体は、複数のセラミックグリーンシートが積層されて作製される。なお、積層体は、必ずしも複数のセラミックグリーンシートが積層される必要はなく、電子部品搭載用基体3の基部31としての機械的な強度等の点で支障がなければ、1層のみでも構わない。その後、これらのセラミックグリーンシートが1300~1600℃の温度で焼成されることによって電子部品搭載用基体3の基部31が作製される。
枠部32は、例えば、酸化アルミニウム質焼結体からなる場合であれば、上記の電子部品搭載用基体3と同様にして作製される。まず、セラミックグリーンシートは、酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形され、矩形シート状に作製される。次に、セラミックグリーンシートからなる積層体は、複数のセラミックグリーンシートが積層されて作製される。そして、積層体は、打ち抜き加工法によって貫通孔が中央部に設けられることによって枠状に成形される。さらに、積層体は、上面にタングステンの粉末と有機溶剤および有機バインダとを混合して作製した、金属層となる金属ペーストがスクリーン印刷法等の方法で印刷されて設けられる。その後、積層体は、1300~1600℃の温度で焼成されることによって枠部32となる。なお、枠部32は、必ずしも複数のセラミックグリーンシートが積層されて形成される必要はなく、枠部32としての機械的な強度等の点で支障がなければ、1層のみでも構わない。そして、枠部32は、ガラス接合材や樹脂接合材等の接合材によって電子部品搭載用基体3の上面に接合される。また、枠部32は、電子部品搭載用基体3と同様の酸化アルミニウム質焼結体からなる場合には、枠状のセラミックグリーンシートが電子部品搭載用基体3となるセラミックグリーンシートの上面に積層され、これらのセラミックグリーンシートが同時焼成される方法で、基部31と一体的に形成されてもよい。
蓋体2は、基体およびそれぞれの膜を重ね合わせ、圧接機で圧接してクラッド材とし、所定の大きさに加工する。この場合は、蓋体2が所定の厚みとなるよう、あらかじめ各材料の圧縮率を考慮し、準備する各構成の厚みを決定する。または、鉄-ニッケル-コバルト合金とニッケル、ニッケルと銅を圧接してクラッド材とし、所定の大きさに加工し、その後、このクラッド材の上面および下面にニッケルめっきを施す。
蓋体2と電子部品搭載用基体3の溶接時において、Cu膜22bのCu、AgCu膜29のAgCuがKov基体20の結晶粒界に侵入することは、Ni膜22aにより低減される。そのため、Kov基体20にクラックを発生させることが低減され、気密性の高いパッケージを構成することができる。
蓋体2は、Kov基体20の下面積層構成の他の一例として、図3に示すように、Kov基体20の下面Sbに位置したNi膜22aと、Ni膜22aの下面に位置したCu膜22bと、Cu膜22bの下面に位置したNi膜(第3膜)22cを備えてもよい。
さらに蓋体2は、Ni膜22cの下面に位置した接合材としてのAgCu膜29を備えてもよい。
このよう積層構成の場合、上述のKov基体20へのCu、AgCuの侵入低減に加え、Cu膜22bと、AgCu膜29との間にもNi膜22cが介在するので、溶接時にCu膜22bのCuと、AgCu膜29のCuとが熱により結合するおそれを低減できる。これにより、Ni膜22cが無い場合に比較して、熱が加わった際に、Cu膜22bとAgCu膜29が結合することで結合材として機能するAgCu膜29の融点が変化するおそれを低減することができる。
したがって、接合材(29)の融点を安定させて蓋体2の接合信頼性を安定させるとともに、Kov基体20にクラックを発生させることが低減され、気密性の高いパッケージを構成することができる。
図2及び図3に示したAgCu膜29は、電子装置10において電子部品搭載用基体3と蓋体2を接合するものである。AgCu膜29は、蓋体2の一部として位置していてもよいし、電子部品搭載用基体3の上面外周部3a上に位置していてもよい。また、AgCu膜29は、電子部品搭載用基体3と蓋体2との間に、別に位置していてもよい。蓋体2にAgCu膜29をあらかじめ配置させることにより、蓋体2を半導体装置のパッケージなどの蓋体として接合する場合に、接合材を別途準備する労力を低減できるため、生産性を向上させることができる。接合材は、AgCu膜29に代えて、Au-Snからなる低融点ろう材や、Sn-Ag-Cuからなる鉛フリーはんだ等であってもよい。
図4Aは、図2に示す実施形態に従った本実施例の蓋体の断面写真を示す。図4Bに比較例の蓋体の断面写真を示す。本実施例及び比較例の蓋体はともに、焼成炉にて850℃、およそ3.6分間焼成して得たものである。
図4Aに示す本実施例にあっては、Kov基体20と、Cu膜22bの間にNi膜22aが介在する。
一方、図4Bに示す比較例にあっては、Kov基体20にCu膜22bが接している。なお、図4Bに示す比較例にあっては、本発明例の対応する積層要素と同符号を使用する。
このような比較例にあっては、Cu膜22bのCu、AgCu膜29のAgCuがKov基体20の結晶粒界に侵入する。その浸食部Eが図4Bにおいて確認できた。この浸食部Eが入ることによって、Kov基体20のクラック発生の原因となる。
これに対し本発明例にあっては、Cu膜22bのCu、AgCu膜29のAgCuがKov基体20の結晶粒界への侵入が、Ni膜22aにより低減される。図4Aに示すようにKov基体20に対する浸食部Eは比較例に対して顕著に減少していることが確認できた。これにより、Kov基体20にクラックを発生させることが低減され、気密性の高いパッケージを構成することができる。
なお、上記蓋体2の構成は少なくとも電子部品収容用パッケージ1との接合領域に位置していてもよい。このとき、蓋体2は、平板状であってもよいし、中央部に凹部を有した形状であってもよい。このことによって、電子部品収容用パッケージ1と蓋体2との接合時における熱変形および接合材の融点の変化等を効率よく低減させることができる。
以上、本開示の実施形態について説明した。しかし、本開示は上記実施形態に限られるものでない。例えば、蓋体又は電子部品搭載用基体の各部の素材、形状、大きさなど、実施形態及び図面に示された細部は、開示の趣旨を逸脱しない範囲で適宜変更可能である。
本開示は、蓋体、電子部品収容用パッケージ及び電子装置に利用できる。
1 電子部品収容用パッケージ
2 蓋体
3 電子部品搭載用基体
3a 上面外周部
4 電子部品
10 電子装置
20 Kov基体(基体)
21a Ni膜(第4膜)
22a Ni膜(第1膜)
22b Cu膜(第2膜)
22c Ni膜(第3膜)
29 AgCu膜(接合材)
Sa Kov基体の上面
Sb Kov基体の下面
S1 第1下面
S2 第2下面
S3 第3下面

Claims (11)

  1. 鉄およびニッケルの合金が含まれた基体と、
    前記基体の下面に位置するとともにニッケルが含まれた第1膜と、
    前記第1膜の第1下面に位置するとともに銅が含まれた第2膜と、
    前記第2膜の第2下面に位置するとともにニッケルが含まれた第3膜と、を備えた蓋体。
  2. 前記第3膜の第3下面に位置した接合材をさらに備えた請求項に記載の蓋体。
  3. 前記接合材は、銅及び銀が含まれた請求項に記載の蓋体。
  4. 前記基体の上面に位置するとともにニッケルが含まれた第4膜をさらに備えた請求項1から請求項のうちいずれか一に記載の蓋体。
  5. 前記第1膜および前記第4膜とは同じ材料である、請求項に記載の蓋体。
  6. 前記第2膜と前記第3膜との間には、銅およびニッケルが含まれた第1合金膜が位置した請求項1から請求項5のいずれか一に記載の蓋体。
  7. 前記第2膜の厚みは、前記第1膜の厚みよりも大きい、請求項1から請求項のうちいずれか一に記載の蓋体。
  8. 前記第1膜の厚みと前記第4膜の厚みは同じである、請求項又は請求項に記載の蓋体。
  9. 前記第1膜および前記第3膜とは同じ材料である、請求項1から請求項8のいずれか一記載の蓋体。
  10. 請求項1から請求項のいずれか一に記載の蓋体と、
    上面に電子部品が搭載される搭載部を有する基部と、前記基部の上面に位置し、前記搭載部を囲むとともに、前記蓋体の下面が接合される枠部と、を有する電子部品搭載用基体と、を有する電子部品収容用パッケージ。
  11. 請求項10に記載の電子部品収容用パッケージと、前記搭載部に搭載された電子部品と、を備える電子装置。


JP2021551384A 2019-09-30 2020-09-30 蓋体、電子部品収容用パッケージ及び電子装置 Active JP7379515B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019178705 2019-09-30
JP2019178705 2019-09-30
PCT/JP2020/037188 WO2021066024A1 (ja) 2019-09-30 2020-09-30 蓋体、電子部品収容用パッケージ及び電子装置

Publications (2)

Publication Number Publication Date
JPWO2021066024A1 JPWO2021066024A1 (ja) 2021-04-08
JP7379515B2 true JP7379515B2 (ja) 2023-11-14

Family

ID=75338406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021551384A Active JP7379515B2 (ja) 2019-09-30 2020-09-30 蓋体、電子部品収容用パッケージ及び電子装置

Country Status (5)

Country Link
US (1) US20220344226A1 (ja)
EP (1) EP4040475A4 (ja)
JP (1) JP7379515B2 (ja)
CN (1) CN114430859A (ja)
WO (1) WO2021066024A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022239620A1 (ja) * 2021-05-13 2022-11-17 ローム株式会社 パッケージ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011237A (ja) 2015-06-26 2017-01-12 セイコーエプソン株式会社 蓋体、パッケージ、電子デバイス、電子機器及び移動体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856610B1 (ko) * 2001-03-27 2008-09-03 가부시키가이샤 네오맥스 마테리아르 전자부품용 팩키지 및 그 제조방법
JP3850787B2 (ja) 2001-11-12 2006-11-29 株式会社Neomaxマテリアル 電子部品用パッケージ、その蓋体、その蓋体用の蓋材およびその蓋材の製造方法
JP2003158211A (ja) * 2001-11-19 2003-05-30 Daishinku Corp 電子部品用パッケージおよび当該パッケージを用いた圧電振動デバイス
JP4071191B2 (ja) 2003-12-22 2008-04-02 田中貴金属工業株式会社 電子部品パッケージ封止用の蓋体
JP2016006820A (ja) * 2014-06-20 2016-01-14 大和電機工業株式会社 封止部材、および電子部品用パッケージの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011237A (ja) 2015-06-26 2017-01-12 セイコーエプソン株式会社 蓋体、パッケージ、電子デバイス、電子機器及び移動体

Also Published As

Publication number Publication date
EP4040475A4 (en) 2023-11-08
WO2021066024A1 (ja) 2021-04-08
US20220344226A1 (en) 2022-10-27
CN114430859A (zh) 2022-05-03
JPWO2021066024A1 (ja) 2021-04-08
EP4040475A1 (en) 2022-08-10

Similar Documents

Publication Publication Date Title
WO2006114986A1 (ja) 電子部品搭載用基板及びそれを用いた電子装置
JP2018073905A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5853702B2 (ja) 圧電振動デバイス
JP7379515B2 (ja) 蓋体、電子部品収容用パッケージ及び電子装置
JP5388601B2 (ja) 電子部品収納用パッケージ
JP2007048798A (ja) 電子部品収納用セラミックパッケージ
JP4794074B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP7083898B2 (ja) 基体および半導体装置
WO2019208577A1 (ja) 放熱基板および電子装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP3556567B2 (ja) 電子部品収納用パッケージ
JP6680589B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
JP3140439B1 (ja) 電子部品収納用パッケージ
JP3898567B2 (ja) 電子部品収納用パッケージ
JP4105968B2 (ja) 電子部品搭載用基板およびそれを用いた電子装置
JP5865783B2 (ja) 電子部品収納用容器および電子装置
JP3722737B2 (ja) 配線基板
JP4331957B2 (ja) 圧電振動子収納用パッケージ
JP4753539B2 (ja) 電子部品搭載用基板およびこれを用いた電子装置
JP3780503B2 (ja) 配線基板
JP2003258138A (ja) 半導体装置
JP2003338571A (ja) 電子部品搭載用基板およびそれを用いた電子装置
JP2003338570A (ja) 電子部品搭載用基板およびそれを用いた電子装置
JP2012134301A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230721

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231101

R150 Certificate of patent or registration of utility model

Ref document number: 7379515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150