JP2003037195A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置

Info

Publication number
JP2003037195A
JP2003037195A JP2001224637A JP2001224637A JP2003037195A JP 2003037195 A JP2003037195 A JP 2003037195A JP 2001224637 A JP2001224637 A JP 2001224637A JP 2001224637 A JP2001224637 A JP 2001224637A JP 2003037195 A JP2003037195 A JP 2003037195A
Authority
JP
Japan
Prior art keywords
seal ring
semiconductor element
package
metallized layer
inner peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001224637A
Other languages
English (en)
Inventor
Masakazu Yasui
正和 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001224637A priority Critical patent/JP2003037195A/ja
Publication of JP2003037195A publication Critical patent/JP2003037195A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 枠体上面のメタライズ層の幅を大きくしたり
メタライズ層の断面形状を変えたりすることなく、シー
ルリングの形状を改良することによってシールリングが
強固かつ信頼性良く取着された半導体パッケージとする
こと。 【解決手段】 上側主面に半導体素子5が載置される載
置部1aを有する基体1と、基体1の上側主面に載置部
1aを囲繞するように取着され、上面にメタライズ層2
aが形成されているとともに側部を貫通するように入出
力用電極1bが形成されている枠体2と、メタライズ層
2aの上面に取着されたシールリング3とを具備し、シ
ールリング3は、その内周面3aの上面視形状が波形3
bになっている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子収納用パ
ッケージに関し、特に半導体素子収納用パッケージ内に
半導体素子を気密に封止するための蓋体を枠体上面に熔
接するに際し、この枠体上面に予め接合されるシールリ
ングの改良に関するものである。
【0002】
【従来の技術】従来、例えばIC,LSI,半導体レー
ザ(LD),フォトダイオード(PD)等の半導体素子
を収納する半導体素子収納用パッケージ(以下、半導体
パッケージという)としては、例えば図5に示すように
載置部11aを上側主面に有する金属からなる基体11
と、その上側主面に接合されたセラミックスから成る枠
体12とを有し、枠体12の上面に形成されたタングス
テン(W),モリブデン(Mo)等からなるメタライズ
層12a上に、ニッケル(Ni)メッキ層などの金属層
を介してシールリング13を銀(Ag)ロウなどのロウ
材で接合した半導体パッケージAが知られている。この
半導体パッケージAに半導体素子5を収容し、図7に示
すようにシールリング13の上面に蓋体14を周知のシ
ームウェルド熔接法で熔接して半導体装置Bとなる。
【0003】このような構成の半導体装置Bでは、半導
体素子5の気密封止を完全なものとし、また蓋体14の
接合の信頼性を確保するために、シールリング13とメ
タライズ層12aとの間のロウ材溜まりCを大きくして
ロウ材溜まりCのメニスカスの面積を十分なものとする
必要があった。このロウ材溜まりCを大きくする構成と
して、メタライズ層12aの幅を大きくする構成が考え
られるが、このような構成では、メタライズ層12aの
幅を大きくした分だけ枠体12の厚さを大きくしなけれ
ばならず、よって半導体パッケージAのサイズが大きく
なり、近時の小型化という市場要求に反することになる
という問題があった。
【0004】そこで、メタライズ層12aの幅を大きく
することなくロウ材溜まりCを大きくする構成として、
図6の要部拡大断面図に示すように、メタライズ層12
aの周方向にシールリング13よりも幅狭の凹溝12b
を形成し、この凹溝12bによってシールリング13と
メタライズ層12aとの間に多量のロウ材が保持される
ことになり、その結果十分なロウ付け強度を確保するこ
とができるものが提案されている(特開2001−14
8436号公報参照)。
【0005】
【発明が解決しようとする課題】しかしながら、図6に
示す従来の半導体パッケージAの構成では、シールリン
グ13の接合強度が小さい場合があり、シールリング1
3に蓋体14を介して外力が作用した場合に外れてしま
い、その結果半導体パッケージAの気密封止性が損なわ
れる場合があった。また、ロウ材がシールリング13の
端部からメタライズ層12aの側部にかけて被着されて
しまうために、シールリング13の接合時にこのロウ材
が冷えて固化する際、メタライズ層12aの内側端部に
ロウ材と枠体12の熱膨張係数の差に起因する引張り応
力が作用し、この応力によってメタライズ層12aの内
側端部を起点として枠体12の内部方向にマイクロクラ
ックDが発生し、このマイクロクラックDにより半導体
パッケージAの気密封止が損なわれるといった不具合を
招来していた。
【0006】従って、本発明は上記問題点に鑑み完成さ
れたもので、その目的は、メタライズ層の幅を大きくし
たり、またメタライズ層に凹溝を形成するなどの形状変
更を加えることなくシールリングが強固かつ信頼性良く
取着された半導体パッケージ、および半導体パッケージ
の内部に収容する半導体素子を気密に封止するととも
に、長期にわたり正常かつ安定に作動させ得る半導体装
置を提供することにある。
【0007】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上側主面に半導体素子が載置される載
置部を有する基体と、該基体の上側主面に前記載置部を
囲繞するように取着され、上面にメタライズ層が形成さ
れているとともに側部を貫通するように入出力用電極が
形成されている枠体と、前記メタライズ層の上面に取着
されたシールリングとを具備した半導体素子収納用パッ
ケージにおいて、前記シールリングは、その内周面の上
面視形状が波形になっていることを特徴とする。
【0008】本発明は、シールリングの内周面の上面視
形状が波形であることにより、メタライズ層の幅を大き
くすることなく、また従来例に示したような凹溝の形成
も必要なく、シールリングの十分な接合強度と信頼性を
得るのに必要な量のロウ材溜まりを確保できる。これ
は、シールリングの内周面を上面視で波形の形状とした
ことから、シールリングのロウ付け時において、加熱さ
れて溶融したロウ材によってシールリングの内周面とメ
タライズ層の表面とが被覆され接合される部位の面積を
大きくすることができ、よってシールリングからメタラ
イズ層にかけて形成されるロウ材溜まりのメニスカスの
面積および体積を増大させることができる。その結果、
シールリングのメタライズ層への接合が強固にかつ信頼
性の高いものとなり、従って、半導体パッケージの気密
封止を完全かつ信頼性の高いものとし、半導体素子を長
期にわたり正常かつ安定に作動させ得るものとなる。
【0009】また、従来の半導体パッケージではメタラ
イズ層の端部を起点として枠体の内部方向にマイクロク
ラックが発生する場合があるが、本発明ではシールリン
グの内周面の上面視形状を波形としたことにより、枠体
のマイクロクラックの発生を有効に防止することができ
る。即ち、本発明においては、シールリングの内周面が
直線状である場合と比べてロウ材がメタライズ層の側部
まで全面的に流れることを有効に防止し、特に波形の凹
んだ領域ではロウ材がメタライズ層の端部まで流れ出る
ことを有効に防ぎ、たとえロウ材がメタライズ層の端部
に全面的に被着されるとしても被着されるロウ材の量を
大きく減らす作用をなし、その結果マイクロクラックの
発生を有効に防止することができる。
【0010】本発明において、好ましくは、前記シール
リングの内周面の波形の振れ幅が0.2〜0.7mmで
あり、かつ繰り返し長さが0.5〜1mmであることを
特徴とする。
【0011】本発明は、上記の構成により、十分な大き
さのロウ材溜まりを確保できて大きな接合強度が得られ
るとともに枠体に発生するマイクロクラックを有効に防
止し、半導体パッケージの気密封止をより確実、良好な
ものとすることができる。
【0012】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、前記載置部に載置固定されると
ともに前記入出力用電極に電気的に接続された半導体素
子と、前記シールリングの上面に接合された蓋体とを具
備したことを特徴とする。
【0013】本発明の半導体装置は、上記の構成によ
り、内部に収容する半導体素子を長期にわたり正常かつ
安定して作動させ得る信頼性の高い半導体装置となる。
【0014】
【発明の実施の形態】本発明の半導体パッケージおよび
半導体装置を以下に詳細に説明する。図1は本発明の半
導体パッケージについて実施の形態の一例を示す断面図
であり、図2は図1の平面図である。また図3はシール
リングの部分拡大平面図、図4は本発明の半導体装置の
断面図である。これらの図において、Aは半導体パッケ
ージ、1は上側主面に半導体素子が載置される載置部1
aを有する基体、1bは入出力用電極、2は基体1の上
面に載置部1aを囲繞するように取着され、側部を貫通
するように入出力用電極1bが形成された枠体、2aは
メタライズ層である。また、Cはロウ材溜まり、3は枠
体2の上面に取着された枠状のシールリング、3aはシ
ールリングの内周面、3bは波形、3cは波形の振れ
幅、3dは波形の繰り返し長さ、4は蓋体、5は半導体
素子である。これら基体1、枠体2、シールリング3、
および蓋体4とで、半導体素子5を収容するための容器
が基本的に構成される。なお、図1〜図4において、従
来例の図5〜図7と同じ部位には同じ符号を付してい
る。
【0015】本発明の基体1は、銅(Cu)−W合金,
鉄(Fe)−ニッケル(Ni)−コバルト(Co)合
金,Fe−Ni合金等の金属材料やアルミナ(Al
23)セラミックス等のセラミックスから成る。基体1
が金属材料から成る場合、そのインゴットに圧延加工等
の従来周知の金属加工を施すことによって、その上面に
半導体素子5の載置部1aを有する板材に加工される。
また、その表面に耐食性に優れかつロウ材との濡れ性に
優れる金属、具体的には厚さ0.5〜9μmのNi層お
よび厚さ0.5〜9μmのAu層をメッキ法により順次
被着させておくのがよく、枠体2とのAgロウ等のロウ
材による接合をより強固なものとできる。
【0016】一方、基体1がセラミックスから成る場
合、基体1は金属材料に比し非常に軽量であることか
ら、半導体パッケージA内部に半導体素子5を収容して
半導体装置Bとなした場合、半導体装置Bの重量を極め
て軽量なものとできる。セラミックスから成る基体1
は、例えばアルミナセラミックスからなる場合以下のよ
うにして作製される。まず、酸化アルミニウム(Al2
3),酸化珪素(SiO2),酸化マグネシウム(Mg
O),酸化カルシウム(CaO)等の原料粉末に適当な
有機バインダ、溶剤等を添加混合してスラリーとなす。
このスラリーを周知のドクターブレード法やカレンダー
ロール法よってセラミックグリーンシートと成し、適当
な大きさに切断する。次いで、このセラミックグリーン
シートに適当な打抜き加工を施し、さらにW等の高融点
金属粉末を主成分とする導体ペーストを印刷塗布する。
これを複数枚積層し約1600℃の温度で焼成すること
によって作製される。
【0017】また、このようにして作製された基体1の
表面に耐食性に優れかつロウ材との濡れ性に優れる金
属、具体的には厚さ0.5〜9μmのNi層および厚さ
0.5〜9μmのAu層をメッキ法により順次被着させ
ておくのがよく、基体1と枠体2との銀ロウ等のロウ材
による接合をより強固なものとできる。
【0018】また、枠体2はセラミックスや金属材料か
らなり、例えばアルミナセラミックスからなる場合以下
のようにして作製される。まず、Al23,SiO2
MgO,CaO等の原料粉末に適当な有機バインダ、溶
剤等を添加混合してスラリーとなす。このスラリーをド
クターブレード法やカレンダーロール法によってセラミ
ックグリーンシートと成し、適当な大きさに切断する。
このセラミックグリーンシートに適当な打抜き加工を施
し、次いでW,Mo等の金属粉末を主成分とする導体ペ
ーストをシールリング3の接合部位、基体1に接合する
ための部位、および入出力用電極1bとなる部位にそれ
ぞれ印刷して印刷塗膜を形成する。このセラミックグリ
ーンシートを所定の順序で複数枚積層し、約1600℃
の温度で焼成することによって作製される。
【0019】得られたセラミックスから成る枠体2上面
のメタライズ層2aの表面に、耐食性に優れかつロウ材
との濡れ性に優れる金属、具体的には厚さ0.5〜9μ
mのNi層および厚さ0.5〜9μmのAu層をメッキ
法により順次被着させておくのがよく、シールリング3
とのAgロウ等のロウ材による接合をより強固なものと
できる。
【0020】また枠体2が金属材料から成る場合、Fe
−Ni−Co合金,Fe−Ni合金等からなる金属筒
を、高温高圧をかけながら絞り加工により所望の形状に
成形し、これを切断することによって作製される。この
枠体2の表面に耐食性に優れかつロウ材との濡れ性に優
れる金属、具体的には厚さ0.5〜9μmのNi層およ
び厚さ0.5〜9μmのAu層をメッキ法により順次被
着させておくのがよく、基体1とのAgロウ等のロウ材
による接合をより強固なものとできる。
【0021】以下、本実施の形態では、金属からなる基
体1とセラミックスからなる枠体2とを備えた半導体パ
ッケージAについて説明する。
【0022】枠体2は基体1の上側主面に載置部1aを
囲繞するようにしてAgロウなどのロウ材を介して取着
される。このとき、シールリング3がAgロウを介して
同時に接合されてもよいが、枠体2が基体1に取着され
た後に接合されても良い。
【0023】本発明のシールリング3は、内周面3aが
上面視において波形3bの形状を呈するように作製され
る。図3は、シールリング3の上面視形状を示し、例え
ばFe−Ni−Co合金,Fe−Ni合金等の金属材料
から成る板状部材から金型により打抜かれて作製され
る。シールリング3は、Fe−Ni−Co合金等から成
る板状体の内側が最初に打抜かれて枠状とされる。この
とき、打抜かれて残る内周面3aが波形3bとなるよう
に打抜き用の上金型が作製されている。次いで、シール
リング3形状となるように、外周面が別の金型で打抜か
れてシールリング3が作製される。
【0024】本発明では、シールリング3の内周面3a
に形成される波形3bの振れ幅3cは0.2〜0.7m
mが良く、0.2mm未満では、シールリング3のロウ
材溜まりCの大きさを増大させる効果が少なく、シール
リング3の接合強度が向上しにくくなる。また、振れ幅
3cが0.7mmを超える、とシールリング3の残幅に
余裕がなくなり、接合強度が低下して気密封止の信頼性
が損なわれたり、また波形の谷の部分で局所的に電気抵
抗が大きくなって、蓋体がシーム熔接される場合に流れ
る電流の大きさが小さくなり、シーム熔接に必要な温度
が得られなくなる場合がある。より好ましくは0.3〜
0.6mmが良い。
【0025】また、波形3bの繰り返し長さは0.5〜
1.5mmがよく、0.5mm未満では、ロウ材が波形
3bの谷の部分に流れ出すことが困難となってシールリ
ング3の接合強度を向上させることが困難になる。ま
た、繰り返し長さが1.5mmを超えると、シールリン
グ3の内周面が平面に近くなるため、メタライズ層2a
の側面に流れ出るロウ材の量が多くなり、枠体2に図6
に示すようなマイクロクラックDが発生し易くなる。
【0026】本発明のシールリング3は、上記のように
内周面3aの形状が波形3bとなっているため、内周面
3aが直線状の従来のシールリング13(図5)と比べ
て、シールリング3の内周面3aにおけるロウ材溜まり
Cの大きさが波形3bの形状によってきわめて大きくな
る。その結果、従来の形状のシールリング13に比べて
接合強度がきわめて大きくなり、シールリング3の剥れ
などの不具合が発生することが解消される。また、従来
の半導体パッケージAの枠体2に発生していたマイクロ
クラックDを解消することができる。従って、長期に亘
って半導体パッケージAの内部に収容する半導体素子5
を気密に封止するとともに、正常かつ安定して作動させ
ることができる半導体パッケージAおよび半導体装置B
を提供することができる。
【0027】本発明において、シールリング3は、内周
面3aがメタライズ層2aから枠体2内側に突出しない
ように構成されていることが好ましい。内周面3aがメ
タライズ層2aから枠体2内側に突出している場合、内
周面3aの波形3bとメタライズ層2aの内側面上端と
が交差する箇所が生じ、図6のように、その交差部でロ
ウ材がメタライズ層2aの内側面に流れ出て枠体2にマ
イクロクラックDが発生し易くなる。
【0028】ここで、表1に本発明の半導体パッケージ
Aにおけるシールリング3の引き剥がし強度を測定した
結果を示す。表1の引き剥がし強度およびクラック発生
の有無を調査するに際して、枠体2の上面にWからなる
メタライズ層2aを幅1mm、厚さ約15μmとなるよ
うに形成し、その上に幅1mm、厚さ0.5mm、外形
寸法が10mm×10mmの矩形のシールリング3であ
って、波形3bの振れ幅3c、繰り返し長さ3dを種々
変化させたものを銀ロウを用いて接合した。このとき、
それぞれの場合において各30個のサンプルを用意し、
それぞれについてシールリング3の引き剥がし強度を測
定した平均値とマイクロクラックDの発生の有無を記載
した。また、比較用として内周面3aの形状が直線状の
ものを準備し同様に測定した。
【0029】テスト用サンプルについては、波形3bの
振れ幅3cを0.1mm,0.2mm,0.3mm,
0.6mm,0.7mm,0.8mmとし、またそれぞ
れの場合において波形3bの繰り返し長さを0.3m
m,0.5mm,0.7mm,1.0mm,1.2m
m,1.5mm,1.8mmとし、比較用のサンプルと
合わせて計43種のサンプルを作製した。
【0030】また、ロウ材としては、銀の含有量が72
重量%、銅の含有量が28重量%である銀ロウ(BAg
8:JISZ3261)を使用し、ロウ付けはベルト送
り式のブレージング炉を使用して860℃程度の温度で
実施した。このようにして銀ロウでメタライズ層2aに
シールリング3をロウ付けすることによりテスト用サン
プルを作成した。この場合、シールリング3からメタラ
イズ層2aにかけて形成されるロウ材溜まりCの大きさ
がシールリング3の内周面3aのどの部位においても略
同じとなるようにロウ材の量を調整した。
【0031】このとき、カーボン治具が組立用治具とし
て用いられ、シールリング3はメタライズ層2aに対し
て、カーボン治具に予め見込まれたクリアランスと、枠
体2上に形成されているメタライズ層2aの若干の位置
バラツキとによって、シールリング3の長手方向の中心
軸の幅方向でのずれが発生する場合がある。しかし、こ
のずれはシールリング3の幅の20%程度以内であれ
ば、シールリング3の内周に生成するロウ材溜まりCの
体積に大きな差が発生せず、よってこの差に起因するマ
イクロクラックDなどの不具合が枠体2に発生すること
はない。
【0032】なお、表1では、引き剥がし強度の測定結
果(単位はN:ニュートン)を記載するとともに、各サ
ンプルの30個について1つでもマイクロクラックが発
生した場合は×印を併記した。
【0033】
【表1】
【0034】表1において、引き剥がし強度はシールリ
ング3の内周面3aに波形3bが形成されている場合に
は、その振れ幅3c、及び繰り返し長さ3dが上述のよ
うな好適な範囲内であればシールリング3の内周面3a
が直線状である場合に比べて107〜178%と大きく
なり、同時にマイクロクラックの発生を有効に防止して
いることが明らかとなった。
【0035】上記実施の形態では、波形3bが滑らかな
曲線で形成されたものについて説明したが、シールリン
グ3の内周面3aの形状が鋸歯状や矩形の波形であって
も良い。また、内周面3aの波形の繰り返し長さが途中
で変化していてもその作用効果は失われるものではな
い。また内周面3aの形状は、シールリング3の各辺に
よってそれぞれ波形3bの振れ幅や繰り返し長さが異な
っていても良く、その場合各辺の内周面3aの単位長さ
におけるロウ材溜りCのメニスカス面積が略同じであれ
ば良い。
【0036】そして、本発明のシールリング3を枠体2
上面のメタライズ層2aの上面に上述のようにしてロウ
材を介して接合し、シールリング3が強固に接合された
半導体パッケージAを得ることができる。次いで、図4
に示すように、基体1の載置部1aの上面に半導体素子
5をガラス,樹脂,ロウ材などの接着剤を介して接着固
定するとともに、半導体素子5上の電極をボンディング
ワイヤ(図示せず)を介して入出力用電極1b上のメタ
ライズ層等から成る線路導体の一端に電気的に接続す
る。しかる後、シールリング3の上面に蓋体4を金(A
u)−錫(Sn)等の低融点ロウ材により接合すること
により、基体1、枠体2、蓋体4から成る半導体パッケ
ージAの内部に半導体素子5を収容した製品としての半
導体装置Bを得る。
【0037】なお、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内において種々の変
更を行うことは何等支障ない。例えば本発明の半導体パ
ッケージAが光半導体素子用として用いられても同様な
効果が得られることは勿論であり、その際は枠体2の側
部に光ファイバ取付用の貫通孔が設けられた構成とな
る。
【0038】
【発明の効果】本発明は、上側主面に半導体素子が載置
される載置部を有する基体と、基体の上側主面に載置部
を囲繞するように取着され、上面にメタライズ層が形成
されているとともに側部を貫通するように入出力用電極
が形成されている枠体と、メタライズ層の上面に取着さ
れたシールリングとを具備し、シールリングは、その内
周面の上面視形状が波形になっていることにより、シー
ルリングを枠体上面のメタライズ層上に接合させる際
に、シールリングの内周面におけるロウ材溜まりの全体
の大きさが従来のものに比べて大きなものとなり、シー
ルリングの強固な接合、および信頼性の高い気密封止を
可能にするという作用効果を有する。その結果、半導体
素子を長期にわたり正常かつ安定に作動させ得る。
【0039】また本発明は、好ましくはシールリングの
内周面の波形の振れ幅が0.2〜0.7mmであり、か
つ繰り返し長さが0.5〜1.5mmであることによ
り、ロウ材溜まりの必要な大きさを確保して十分な接合
強度が得られるとともに気密封止を良好なものとするこ
とができる。
【0040】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、載置部に載置固定されるととも
に入出力用電極に電気的に接続された半導体素子と、シ
ールリングの上面に接合された蓋体とを具備したことに
より、内部に収容する半導体素子を長期にわたり正常か
つ安定して作動させ得る信頼性の高いものとなる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態
の一例を示す断面図である。
【図2】図1の半導体パッケージの平面図である。
【図3】本発明の半導体パッケージに用いられシールリ
ングの部分拡大平面図である。
【図4】本発明の半導体装置の断面図である。
【図5】従来の半導体パッケージの断面図である。
【図6】従来の半導体パッケージであって枠体上面のメ
タライズ層に凹溝を設けたものの要部拡大断面図であ
る。
【図7】従来の半導体装置の断面図である。
【符号の説明】
1:基体 1a:載置部 1b:入出力用電極 2:枠体 2a:メタライズ層 3:シールリング 3a:内周面 3b:波形 3c:波形の振れ幅 3d:波形の繰り返し長さ 4:蓋体 5:半導体素子 A:半導体パッケージ B:半導体装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 上側主面に半導体素子が載置される載置
    部を有する基体と、該基体の上側主面に前記載置部を囲
    繞するように取着され、上面にメタライズ層が形成され
    ているとともに側部を貫通するように入出力用電極が形
    成されている枠体と、前記メタライズ層の上面に取着さ
    れたシールリングとを具備した半導体素子収納用パッケ
    ージにおいて、前記シールリングは、その内周面の上面
    視形状が波形になっていることを特徴とする半導体素子
    収納用パッケージ。
  2. 【請求項2】 前記シールリングの内周面の波形の振れ
    幅が0.2〜0.7mmであり、かつ繰り返し長さが
    0.5〜1.5mmであることを特徴とする請求項1記
    載の半導体素子収納用パッケージ。
  3. 【請求項3】 請求項1または請求項2記載の半導体素
    子収納用パッケージと、前記載置部に載置固定されると
    ともに前記入出力用電極に電気的に接続された半導体素
    子と、前記シールリングの上面に接合された蓋体とを具
    備したことを特徴とする半導体装置。
JP2001224637A 2001-07-25 2001-07-25 半導体素子収納用パッケージおよび半導体装置 Pending JP2003037195A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001224637A JP2003037195A (ja) 2001-07-25 2001-07-25 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001224637A JP2003037195A (ja) 2001-07-25 2001-07-25 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2003037195A true JP2003037195A (ja) 2003-02-07

Family

ID=19057763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001224637A Pending JP2003037195A (ja) 2001-07-25 2001-07-25 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2003037195A (ja)

Similar Documents

Publication Publication Date Title
EP3226285B1 (en) Electronic component housing package, multi-piece wiring board, and method of manufacturing electronic component housing package
JP4794074B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5388601B2 (ja) 電子部品収納用パッケージ
WO2006077974A1 (ja) 封着板およびその製造方法
WO2021066024A1 (ja) 蓋体、電子部品収容用パッケージ及び電子装置
JP2003037195A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2883235B2 (ja) 半導体素子収納用パッケージ
JP2004288737A (ja) 電子部品搭載用基板およびそれを用いた電子装置
JP4511214B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH11260949A (ja) セラミックパッケージ及びその製造方法
JP3078534B1 (ja) 電子装置
JP2000077551A (ja) 電子装置
JP6629660B2 (ja) セラミックパッケージおよびその製造方法
JP2003258138A (ja) 半導体装置
JP4105968B2 (ja) 電子部品搭載用基板およびそれを用いた電子装置
JPH06252278A (ja) 光半導体素子収納用パッケージ
JP2007043106A (ja) 気密封止用リッド材およびその製造方法ならびに電子部品用パッケージ
JPH08316352A (ja) 半導体素子収納用パッケージ
JP2002246491A (ja) 電子部品用パッケージ及びその製造方法
JP3232045B2 (ja) 電子装置
JP3427053B2 (ja) 電子部品収納用パッケージ
JP3217758B2 (ja) 電子装置
JP2004146608A (ja) 半導体素子収納用パッケージおよび半導体装置
JPH05166958A (ja) 半導体素子収納用パッケージ
JP2002035930A (ja) 熱圧着用のヒータチップ