JP2003060106A - 積層セラミックパッケージおよびこれを用いた電子部品 - Google Patents
積層セラミックパッケージおよびこれを用いた電子部品Info
- Publication number
- JP2003060106A JP2003060106A JP2001250061A JP2001250061A JP2003060106A JP 2003060106 A JP2003060106 A JP 2003060106A JP 2001250061 A JP2001250061 A JP 2001250061A JP 2001250061 A JP2001250061 A JP 2001250061A JP 2003060106 A JP2003060106 A JP 2003060106A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic package
- laminated ceramic
- alloy
- side wall
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】
【課題】 電子部品の実装面や枠体の局部的な焼成時の
収縮率の差により外側又は内側に反り、蓋体との接合
性、封止性が悪くなるのを阻止した積層セラミックパッ
ケージおよびこれを用いた電子部品を提供することを目
的とする。 【解決手段】 積層セラミックパッケージ６の側壁部の
一部に挿入層２を設けることにより、パッケージの反り
を小さくし、蓋体５との接合性、封止性に優れた積層セ
ラミックパッケージおよびこれを用いた電子部品を提供
する。
収縮率の差により外側又は内側に反り、蓋体との接合
性、封止性が悪くなるのを阻止した積層セラミックパッ
ケージおよびこれを用いた電子部品を提供することを目
的とする。 【解決手段】 積層セラミックパッケージ６の側壁部の
一部に挿入層２を設けることにより、パッケージの反り
を小さくし、蓋体５との接合性、封止性に優れた積層セ
ラミックパッケージおよびこれを用いた電子部品を提供
する。
Description
【０００１】
【発明の属する技術分野】本発明は電子部品の実装に用
いられる積層セラミックパッケージおよびこれを用いた
電子部品に関するものである。
いられる積層セラミックパッケージおよびこれを用いた
電子部品に関するものである。
【０００２】
【従来の技術】従来、電子部品を収納するパッケージと
してはアルミナセラミックスなどからなる絶縁基板と枠
体をガラスなどの接着部材で接着し、蓋体を用いて封止
する構成が用いられている。
してはアルミナセラミックスなどからなる絶縁基板と枠
体をガラスなどの接着部材で接着し、蓋体を用いて封止
する構成が用いられている。
【０００３】この構成はパッケージに配設する電子部品
がある程度大きい場合は容易に製造できたが、配設する
電子部品が小型化するにつれて小型のパッケージが求め
られるようになると、小型形状の成形がしにくく寸法精
度が悪くなるため小型の電子部品への適用は不向きとさ
れている。
がある程度大きい場合は容易に製造できたが、配設する
電子部品が小型化するにつれて小型のパッケージが求め
られるようになると、小型形状の成形がしにくく寸法精
度が悪くなるため小型の電子部品への適用は不向きとさ
れている。
【０００４】一方この問題を解決する手段として特開平
１０−９８１２３号公報に記載された方法が知られてい
る。すなわち、平板のセラミックグリーンシートと一部
に開口を設けたセラミックグリーンシートを複数層積層
し、一体焼成することにより中央部に凹部を設けた小型
のパッケージを得る方法が用いられている。
１０−９８１２３号公報に記載された方法が知られてい
る。すなわち、平板のセラミックグリーンシートと一部
に開口を設けたセラミックグリーンシートを複数層積層
し、一体焼成することにより中央部に凹部を設けた小型
のパッケージを得る方法が用いられている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ように平板のセラミックグリーンシートと一部に開口を
設けたセラミックグリーンシートを複数層積層し一体焼
成する方法では、例えば図３に示すように小型のパッケ
ージは製造できるが、電子部品の実装面や枠体の局部的
な焼成時の収縮率の差により焼成時にパッケージの側壁
部分が内側に反り、蓋体との間に隙間を生じるため、パ
ッケージと蓋体の接合性、封止性が悪くなるという課題
を有していた。
ように平板のセラミックグリーンシートと一部に開口を
設けたセラミックグリーンシートを複数層積層し一体焼
成する方法では、例えば図３に示すように小型のパッケ
ージは製造できるが、電子部品の実装面や枠体の局部的
な焼成時の収縮率の差により焼成時にパッケージの側壁
部分が内側に反り、蓋体との間に隙間を生じるため、パ
ッケージと蓋体の接合性、封止性が悪くなるという課題
を有していた。
【０００６】図３において４１はセラミック層、４２，
４３は金属層、４４は蓋体、４５は外部電極、４６は樹
脂、４７は弾性表面波素子、４８は櫛形電極、４９はパ
ッド電極、５０はワイヤーを示している。
４３は金属層、４４は蓋体、４５は外部電極、４６は樹
脂、４７は弾性表面波素子、４８は櫛形電極、４９はパ
ッド電極、５０はワイヤーを示している。
【０００７】本発明は上記従来の課題を解決するもので
あり、焼成時のパッケージの反りを小さくすることによ
り蓋体との接合性、封止性に優れた積層セラミックパッ
ケージおよびこれを用いた電子部品を提供することを目
的とするものである。
あり、焼成時のパッケージの反りを小さくすることによ
り蓋体との接合性、封止性に優れた積層セラミックパッ
ケージおよびこれを用いた電子部品を提供することを目
的とするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は以下の構成を有するものである。
に、本発明は以下の構成を有するものである。
【０００９】本発明の請求項１に記載の発明は、積層セ
ラミックパッケージの側壁部の一部に挿入層を設けると
共に蓋体を備えたという構成を有しており、これにより
挿入層を設けた部分は密度が大きくなるため収縮し難く
なり、セラミック層の焼成時の収縮率の差を小さくする
ことができるため、側壁部の反りを小さくすることがで
きるという作用効果が得られる。
ラミックパッケージの側壁部の一部に挿入層を設けると
共に蓋体を備えたという構成を有しており、これにより
挿入層を設けた部分は密度が大きくなるため収縮し難く
なり、セラミック層の焼成時の収縮率の差を小さくする
ことができるため、側壁部の反りを小さくすることがで
きるという作用効果が得られる。
【００１０】本発明の請求項２に記載の発明は、挿入層
はセラミック層であるという構成を有しており、これに
より挿入部分の焼成時の収縮率を小さくすると共に挿入
層がセラミック層であり一体化し易いため、側壁部の反
りを小さくすることができるという作用効果が得られ
る。
はセラミック層であるという構成を有しており、これに
より挿入部分の焼成時の収縮率を小さくすると共に挿入
層がセラミック層であり一体化し易いため、側壁部の反
りを小さくすることができるという作用効果が得られ
る。
【００１１】本発明の請求項３に記載の発明は、挿入層
はセラミック層より緻密であるという構成を有してお
り、これにより側壁部の焼成時の収縮率差をさらに小さ
くすることができるため、側壁部の反りを小さくするこ
とができるという作用効果が得られる。
はセラミック層より緻密であるという構成を有してお
り、これにより側壁部の焼成時の収縮率差をさらに小さ
くすることができるため、側壁部の反りを小さくするこ
とができるという作用効果が得られる。
【００１２】本発明の請求項４に記載の発明は、挿入層
を設ける位置は、積層セラミックパッケージの側壁部の
変形が大きい部分であるという構成を有しており、これ
により側壁部の焼成時の収縮率差を小さくすることがで
きるため、側壁部の反りを小さくすることができるとい
う作用効果が得られる。
を設ける位置は、積層セラミックパッケージの側壁部の
変形が大きい部分であるという構成を有しており、これ
により側壁部の焼成時の収縮率差を小さくすることがで
きるため、側壁部の反りを小さくすることができるとい
う作用効果が得られる。
【００１３】本発明の請求項５に記載の発明は、挿入層
は積層セラミックパッケージの側壁部の変形を抑制する
ものであるという構成を有しており、これにより側壁部
の焼成時の収縮を抑制しながら均一化することができる
ため、側壁部の反りを小さくすることができるという作
用効果が得られる。
は積層セラミックパッケージの側壁部の変形を抑制する
ものであるという構成を有しており、これにより側壁部
の焼成時の収縮を抑制しながら均一化することができる
ため、側壁部の反りを小さくすることができるという作
用効果が得られる。
【００１４】本発明の請求項６に記載の発明は、挿入層
を複数層設けたという構成を有しており、これにより側
壁部の焼成時の収縮差を効率よく調整することができる
ため、側壁部の内側への反りを小さくすることができる
という作用効果が得られる。
を複数層設けたという構成を有しており、これにより側
壁部の焼成時の収縮差を効率よく調整することができる
ため、側壁部の内側への反りを小さくすることができる
という作用効果が得られる。
【００１５】本発明の請求項７に記載の発明は、挿入層
は積層セラミックパッケージの側壁内部から凹部の内側
表面に向けて部分的に形成したという構成を有してお
り、これにより側壁部の内側の焼成時の収縮率を小さく
することができるため、側壁部が内側へ反るのを抑制す
ることができるという作用効果が得られる。
は積層セラミックパッケージの側壁内部から凹部の内側
表面に向けて部分的に形成したという構成を有してお
り、これにより側壁部の内側の焼成時の収縮率を小さく
することができるため、側壁部が内側へ反るのを抑制す
ることができるという作用効果が得られる。
【００１６】本発明の請求項８に記載の発明は、挿入層
は積層セラミックパッケージの側壁内部から前記積層セ
ラミックパッケージの外側表面に向けて部分的に形成し
たという構成を有しており、これにより側壁部の外側の
焼成収縮率を小さくすることができるため、側壁部が外
側へ反るのを抑制することができるという作用効果が得
られる。
は積層セラミックパッケージの側壁内部から前記積層セ
ラミックパッケージの外側表面に向けて部分的に形成し
たという構成を有しており、これにより側壁部の外側の
焼成収縮率を小さくすることができるため、側壁部が外
側へ反るのを抑制することができるという作用効果が得
られる。
【００１７】本発明の請求項９に記載の発明は、セラミ
ック層はＡｌ2Ｏ3を主成分とするものであるという構成
を有しており、これによりＡｌ2Ｏ3を主成分とする側壁
部の反りが小さい積層セラミックパッケージが得られる
という作用効果が得られる。
ック層はＡｌ2Ｏ3を主成分とするものであるという構成
を有しており、これによりＡｌ2Ｏ3を主成分とする側壁
部の反りが小さい積層セラミックパッケージが得られる
という作用効果が得られる。
【００１８】本発明の請求項１０に記載の発明は、セラ
ミック層はガラス成分を含有するものであるという構成
を有しており、これによりガラス成分を含有する例えば
ＬＴＣＣ（低温同時焼成基板：Low Temperature Cohire
d Ceramic）からなる反りの小さい積層セラミックパッ
ケージが得られるという作用効果が得られる。
ミック層はガラス成分を含有するものであるという構成
を有しており、これによりガラス成分を含有する例えば
ＬＴＣＣ（低温同時焼成基板：Low Temperature Cohire
d Ceramic）からなる反りの小さい積層セラミックパッ
ケージが得られるという作用効果が得られる。
【００１９】本発明の請求項１１に記載の発明は、積層
セラミックパッケージは側壁上面に金属層を担持させた
ものであるという構成を有しており、これにより積層セ
ラミックパッケージは側壁上面と蓋体を接合することに
より積層セラミックパッケージを封止することができる
ため、積層セラミックパッケージの内部に配設する素子
の耐候性、耐久性を確保することができるという作用効
果が得られる。
セラミックパッケージは側壁上面に金属層を担持させた
ものであるという構成を有しており、これにより積層セ
ラミックパッケージは側壁上面と蓋体を接合することに
より積層セラミックパッケージを封止することができる
ため、積層セラミックパッケージの内部に配設する素子
の耐候性、耐久性を確保することができるという作用効
果が得られる。
【００２０】本発明の請求項１２に記載の発明は、金属
層はＷ、Ｗの合金、Ｃｕ、Ｃｕの合金、Ａｇ、Ａｇの合
金、Ｔｉ、Ｔｉの合金、Ｔａ、Ｔａの合金のうち少なく
とも１つを主成分とするものであるという構成を有して
おり、これにより高温焼成するセラミックパッケージで
も、また低温焼成するセラミックパッケージでもいずれ
であっても適切な金属又は合金を選択できるため、蓋体
との接合性を良くし、積層セラミックパッケージの内部
に配設する素子の耐候性、耐久性を確保することができ
るという作用効果が得られる。
層はＷ、Ｗの合金、Ｃｕ、Ｃｕの合金、Ａｇ、Ａｇの合
金、Ｔｉ、Ｔｉの合金、Ｔａ、Ｔａの合金のうち少なく
とも１つを主成分とするものであるという構成を有して
おり、これにより高温焼成するセラミックパッケージで
も、また低温焼成するセラミックパッケージでもいずれ
であっても適切な金属又は合金を選択できるため、蓋体
との接合性を良くし、積層セラミックパッケージの内部
に配設する素子の耐候性、耐久性を確保することができ
るという作用効果が得られる。
【００２１】本発明の請求項１３に記載の発明は、金属
層はＷ、Ｗの合金、Ｃｕ、Ｃｕの合金、Ａｇ、Ａｇの合
金、Ｔｉ、Ｔｉの合金、Ｔａ、Ｔａの合金のうち少なく
とも１つを主成分とするものの上にメッキを施したもの
であるという構成を有しており、これにより高温焼成す
るセラミックパッケージでも、また低温焼成するセラミ
ックパッケージでもいずれであっても適切な金属を選択
できるため、蓋体との接合性をさらに良くし、積層セラ
ミックパッケージの内部に配設する素子の耐候性、耐久
性を確保することができるという作用効果が得られる。
層はＷ、Ｗの合金、Ｃｕ、Ｃｕの合金、Ａｇ、Ａｇの合
金、Ｔｉ、Ｔｉの合金、Ｔａ、Ｔａの合金のうち少なく
とも１つを主成分とするものの上にメッキを施したもの
であるという構成を有しており、これにより高温焼成す
るセラミックパッケージでも、また低温焼成するセラミ
ックパッケージでもいずれであっても適切な金属を選択
できるため、蓋体との接合性をさらに良くし、積層セラ
ミックパッケージの内部に配設する素子の耐候性、耐久
性を確保することができるという作用効果が得られる。
【００２２】本発明の請求項１４に記載の発明は、メッ
キはＡｕ、Ｎｉ、Ｓｎのうちのいずれかであるという構
成を有しており、これにより積層セラミックパッケージ
の側壁上面に設けた金属と蓋体に設けた金属又は合金の
濡れ性が良くなるため、蓋体との接合性を良くし、積層
セラミックパッケージの内部に配設する素子の耐候性、
耐久性を確保することができるという作用効果が得られ
る。
キはＡｕ、Ｎｉ、Ｓｎのうちのいずれかであるという構
成を有しており、これにより積層セラミックパッケージ
の側壁上面に設けた金属と蓋体に設けた金属又は合金の
濡れ性が良くなるため、蓋体との接合性を良くし、積層
セラミックパッケージの内部に配設する素子の耐候性、
耐久性を確保することができるという作用効果が得られ
る。
【００２３】本発明の請求項１５に記載の発明は、蓋体
は金属であるという構成を有しており、これにより蓋体
に担持されるロウ材などの金属層を圧延接合などにより
薄く配設することができるため例えば金属層にＡｕ合金
を用いた場合でもＡｕの使用量を少なくし、材料コスト
を削減することができるという作用効果が得られる。
は金属であるという構成を有しており、これにより蓋体
に担持されるロウ材などの金属層を圧延接合などにより
薄く配設することができるため例えば金属層にＡｕ合金
を用いた場合でもＡｕの使用量を少なくし、材料コスト
を削減することができるという作用効果が得られる。
【００２４】本発明の請求項１６に記載の発明は、蓋体
は片面に金属層を担持させたものであるという構成を有
しており、これにより金属層を溶融し積層セラミックパ
ッケージと蓋体を封止することができるという作用効果
が得られる。
は片面に金属層を担持させたものであるという構成を有
しており、これにより金属層を溶融し積層セラミックパ
ッケージと蓋体を封止することができるという作用効果
が得られる。
【００２５】本発明の請求項１７に記載の発明は、金属
層は融点が２５０℃〜４００℃の合金又は混合物のいず
れかであるという構成を有しており、これにより金属層
の融点以上の温度で熱処理することができると共に、積
層セラミックパッケージに配設する素子の耐熱温度以下
の温度範囲で熱処理することができるため、これにより
金属層を溶融し積層セラミックパッケージと蓋体を接
合、封止することができるという作用効果が得られる。
層は融点が２５０℃〜４００℃の合金又は混合物のいず
れかであるという構成を有しており、これにより金属層
の融点以上の温度で熱処理することができると共に、積
層セラミックパッケージに配設する素子の耐熱温度以下
の温度範囲で熱処理することができるため、これにより
金属層を溶融し積層セラミックパッケージと蓋体を接
合、封止することができるという作用効果が得られる。
【００２６】本発明の請求項１８に記載の発明は、金属
層はＡｕの合金、Ａｕの混合物、Ａｇの合金、Ａｇの混
合物、Ｓｎの合金、Ｓｎの混合物、Ｐｂの合金、Ｐｂの
混合物のうちのいずれかを主成分とするものであるとい
う構成を有しており、これにより積層セラミックパッケ
ージと蓋体を確実に封止することができるという作用効
果が得られる。
層はＡｕの合金、Ａｕの混合物、Ａｇの合金、Ａｇの混
合物、Ｓｎの合金、Ｓｎの混合物、Ｐｂの合金、Ｐｂの
混合物のうちのいずれかを主成分とするものであるとい
う構成を有しており、これにより積層セラミックパッケ
ージと蓋体を確実に封止することができるという作用効
果が得られる。
【００２７】本発明の請求項１９に記載の発明は、積層
セラミックパッケージに一端が凹部表面にあり、他端が
表面とは異なる面にある配線パターンを設けたという構
成を有しており、これにより凹部に素子を実装し、電気
的に接合した積層セラミックパッケージを得ることがで
きるという作用効果が得られる。
セラミックパッケージに一端が凹部表面にあり、他端が
表面とは異なる面にある配線パターンを設けたという構
成を有しており、これにより凹部に素子を実装し、電気
的に接合した積層セラミックパッケージを得ることがで
きるという作用効果が得られる。
【００２８】本発明の請求項２０に記載の発明は、セラ
ミック層を複数層積層し、中央部に凹部を設け、焼成し
てなる積層セラミックパッケージにおいて、積層セラミ
ックパッケージの側壁部の一部に挿入層を設け、一端が
凹部表面にあり、他端が凹部表面とは異なる面にある配
線パターンを設け、凹部に素子を配設し、凹部の開口部
を蓋体により封止した電子部品という構成を有してお
り、これにより積層セラミックパッケージを確実に封止
することができるため、内部に配設する素子の耐候性、
耐久性を確保することができるという作用効果が得られ
る。
ミック層を複数層積層し、中央部に凹部を設け、焼成し
てなる積層セラミックパッケージにおいて、積層セラミ
ックパッケージの側壁部の一部に挿入層を設け、一端が
凹部表面にあり、他端が凹部表面とは異なる面にある配
線パターンを設け、凹部に素子を配設し、凹部の開口部
を蓋体により封止した電子部品という構成を有してお
り、これにより積層セラミックパッケージを確実に封止
することができるため、内部に配設する素子の耐候性、
耐久性を確保することができるという作用効果が得られ
る。
【００２９】本発明の請求項２１に記載の発明は、素子
は弾性表面波素子であるという構成を有しており、これ
により封止性に優れ、耐候性、耐久性に優れた電子部品
を得ることができるという作用効果が得られる。
は弾性表面波素子であるという構成を有しており、これ
により封止性に優れ、耐候性、耐久性に優れた電子部品
を得ることができるという作用効果が得られる。
【００３０】
【発明の実施の形態】（実施の形態１）以下に本発明の
実施の形態１を用いて、本発明の請求項１〜７，９，１
１，１２，１５〜２１について説明する。
実施の形態１を用いて、本発明の請求項１〜７，９，１
１，１２，１５〜２１について説明する。
【００３１】図１は本発明の実施の形態１における電子
部品の断面図である。
部品の断面図である。
【００３２】図１において、１はセラミック層、２は挿
入層、３は金属層、４は金属層、５は蓋体、６は積層セ
ラミックパッケージ、７は外部電極、８は樹脂、９は弾
性表面波素子、１０は櫛形電極、１１はパッド電極、１
２は内部配線、１３はワイヤーである。
入層、３は金属層、４は金属層、５は蓋体、６は積層セ
ラミックパッケージ、７は外部電極、８は樹脂、９は弾
性表面波素子、１０は櫛形電極、１１はパッド電極、１
２は内部配線、１３はワイヤーである。
【００３３】なお、図１は構成を模式的に示したもので
あり、それぞれの厚みや寸法の相対的な関係を示したも
のではない。
あり、それぞれの厚みや寸法の相対的な関係を示したも
のではない。
【００３４】本発明は積層セラミックパッケージの側壁
部の反りが焼成時の局部的な収縮率の差により発生する
ものであり、この焼成時の局部的な収縮率の差をなくす
ためには収縮率の大きい部分に挿入層２を設け焼成時の
収縮率を調整することが有効であることに着目したもの
である。
部の反りが焼成時の局部的な収縮率の差により発生する
ものであり、この焼成時の局部的な収縮率の差をなくす
ためには収縮率の大きい部分に挿入層２を設け焼成時の
収縮率を調整することが有効であることに着目したもの
である。
【００３５】本実施の形態１は積層セラミックパッケー
ジの側壁部が内側に反るのを抑制する場合の例である。
ジの側壁部が内側に反るのを抑制する場合の例である。
【００３６】以下に具体的な積層セラミックパッケージ
の製造工程について説明する。
の製造工程について説明する。
【００３７】セラミック層１用としてドクターブレード
法などによりＡｌ2Ｏ3を主成分とする第１のグリーンシ
ートを作製し、所定寸法に切断する。第１のグリーンシ
ートの一部は打ち抜きなどの方法により開口を設ける。
法などによりＡｌ2Ｏ3を主成分とする第１のグリーンシ
ートを作製し、所定寸法に切断する。第１のグリーンシ
ートの一部は打ち抜きなどの方法により開口を設ける。
【００３８】次に、挿入層２用としてドクターブレード
法などによりＡｌ2Ｏ3を主成分とする第２のグリーンシ
ートを作製する。ここでスラリー組成を調整することに
より、例えば固形分比率を高めるなどの方法により第２
のグリーンシートのシート密度を第１のグリーンシート
のシート密度より大きくする。
法などによりＡｌ2Ｏ3を主成分とする第２のグリーンシ
ートを作製する。ここでスラリー組成を調整することに
より、例えば固形分比率を高めるなどの方法により第２
のグリーンシートのシート密度を第１のグリーンシート
のシート密度より大きくする。
【００３９】次に、第１のグリーンシートの所定部分に
Ｗなどからなる導体ペーストをスクリーン印刷などの方
法で塗布し、内部配線１２を形成する。
Ｗなどからなる導体ペーストをスクリーン印刷などの方
法で塗布し、内部配線１２を形成する。
【００４０】次に、第１のグリーンシートと、開口部を
有する第１のグリーンシートと、第２のグリーンシート
を所定場所に所定の枚数積層し、凹部を有し、凹部表面
に達する挿入層２を内蔵する積層体を得る。
有する第１のグリーンシートと、第２のグリーンシート
を所定場所に所定の枚数積層し、凹部を有し、凹部表面
に達する挿入層２を内蔵する積層体を得る。
【００４１】さらに、積層体の凹部表面及び側壁部の上
面の所定場所にＷなどからなる導電体ペーストをスクリ
ーン印刷などの方法で塗布し金属層３を設け、積層セラ
ミックパッケージが複数個集合した、積層セラミックパ
ッケージ集合体を得る。
面の所定場所にＷなどからなる導電体ペーストをスクリ
ーン印刷などの方法で塗布し金属層３を設け、積層セラ
ミックパッケージが複数個集合した、積層セラミックパ
ッケージ集合体を得る。
【００４２】次に、積層セラミックパッケージ集合体を
電気炉などで１５００℃で６時間焼成し、焼成体を得た
後、切断して個片に分割する。
電気炉などで１５００℃で６時間焼成し、焼成体を得た
後、切断して個片に分割する。
【００４３】次に、得られた個片の焼成体に電解法によ
り膜厚が１〜１０μｍのＮｉメッキを形成し、さらに電
解法により膜厚が０．１〜１μｍのＡｕメッキを施し、
外部電極７を形成する。なお、電解法に換えて無電解法
を用いる場合の膜厚は、Ｎｉメッキが１〜１０μｍ、Ａ
ｕメッキが０．５〜１．５μｍにすることが望ましい。
また、メッキは個片に分割してから行っても、集合体の
状態でメッキし、その後分割してもかまわない。
り膜厚が１〜１０μｍのＮｉメッキを形成し、さらに電
解法により膜厚が０．１〜１μｍのＡｕメッキを施し、
外部電極７を形成する。なお、電解法に換えて無電解法
を用いる場合の膜厚は、Ｎｉメッキが１〜１０μｍ、Ａ
ｕメッキが０．５〜１．５μｍにすることが望ましい。
また、メッキは個片に分割してから行っても、集合体の
状態でメッキし、その後分割してもかまわない。
【００４４】積層セラミックパッケージ６の側壁部の上
面の金属層３の上にメッキを施すことによって金属層３
と金属層４の濡れ性が良くなり接合性、封止性をさらに
良くすることができる。なお、メッキの材質としては耐
酸化性、濡れ性を考慮してＡｕメッキまたはＮｉメッ
キ、Ｓｎメッキなどが適している。
面の金属層３の上にメッキを施すことによって金属層３
と金属層４の濡れ性が良くなり接合性、封止性をさらに
良くすることができる。なお、メッキの材質としては耐
酸化性、濡れ性を考慮してＡｕメッキまたはＮｉメッ
キ、Ｓｎメッキなどが適している。
【００４５】一方、Ｆｅ−Ｎｉ−Ｃｏなどの合金からな
る金属を所定寸法に切断した蓋体５にＡｕ又はＮｉなど
のメッキを施し、さらにその片面に封止用の金属例えば
Ａｕ−Ｓｎなどを圧延などの方法によりクラッド接合す
ることにより金属層４を形成する（図１において蓋体５
に施したメッキは図示せず。）。なお、蓋体５の材質は
セラミックでも金属でもかまわないが、セラミックを用
いた場合担持させる金属層４の厚みを薄くできないた
め、例えば金属層４の材質としてＡｕなどを用いた場合
材料コストが高くなってしまう。
る金属を所定寸法に切断した蓋体５にＡｕ又はＮｉなど
のメッキを施し、さらにその片面に封止用の金属例えば
Ａｕ−Ｓｎなどを圧延などの方法によりクラッド接合す
ることにより金属層４を形成する（図１において蓋体５
に施したメッキは図示せず。）。なお、蓋体５の材質は
セラミックでも金属でもかまわないが、セラミックを用
いた場合担持させる金属層４の厚みを薄くできないた
め、例えば金属層４の材質としてＡｕなどを用いた場合
材料コストが高くなってしまう。
【００４６】一方蓋体５の材質として金属を用いた場
合、担持させる金属層４を例えば圧延などの方法を用い
て１０〜４０μｍのように薄く形成することができるた
め、例えば金属層４の材質としてＡｕ合金などを用いた
場合でも材料コストを低く抑えることができる。従っ
て、蓋体５の材質としては金属を用いる方が望ましい。
合、担持させる金属層４を例えば圧延などの方法を用い
て１０〜４０μｍのように薄く形成することができるた
め、例えば金属層４の材質としてＡｕ合金などを用いた
場合でも材料コストを低く抑えることができる。従っ
て、蓋体５の材質としては金属を用いる方が望ましい。
【００４７】また、蓋体５に設けたメッキ層は全面に設
けても、片面にのみ設けても、主平面にのみ設けてもい
ずれであってもかまわない。
けても、片面にのみ設けても、主平面にのみ設けてもい
ずれであってもかまわない。
【００４８】蓋体５に設けた金属層４の材質としては、
少なくとも積層セラミックパッケージ６に電子部品素子
を内蔵するために行う熱処理温度で溶融などの変化を起
こさないことが必要であり、また電子部品素子の耐熱温
度と同等以下の範囲で使用できれば良いことから、融点
が２５０℃〜４００℃の金属層である必要がある。
少なくとも積層セラミックパッケージ６に電子部品素子
を内蔵するために行う熱処理温度で溶融などの変化を起
こさないことが必要であり、また電子部品素子の耐熱温
度と同等以下の範囲で使用できれば良いことから、融点
が２５０℃〜４００℃の金属層である必要がある。
【００４９】また、金属層４の材質としてはＡｕ−Ｓｎ
の合金に換えて、Ａｇ−Ｓｎの合金又は混合物、Ｐｂ−
Ｓｎ系半田又はＡｕ，Ａｇ，Ｓｎなどを用いてもかまわ
ない。
の合金に換えて、Ａｇ−Ｓｎの合金又は混合物、Ｐｂ−
Ｓｎ系半田又はＡｕ，Ａｇ，Ｓｎなどを用いてもかまわ
ない。
【００５０】このようにして得られた積層セラミックパ
ッケージ６の凹部に熱硬化性の樹脂８を塗布し、電子部
品素子としての弾性表面波素子９の櫛形電極１０などが
形成された機能面が樹脂８と反対面になるように配設
し、１５０℃で熱処理して硬化する。
ッケージ６の凹部に熱硬化性の樹脂８を塗布し、電子部
品素子としての弾性表面波素子９の櫛形電極１０などが
形成された機能面が樹脂８と反対面になるように配設
し、１５０℃で熱処理して硬化する。
【００５１】その後、弾性表面波素子９に設けたＡｌな
どからなるパッド電極１１と、積層セラミックパッケー
ジ６に設けたＷなどからなる内部配線１２をＡｌなどか
らなるワイヤー１３などにより電気的に接続する。
どからなるパッド電極１１と、積層セラミックパッケー
ジ６に設けたＷなどからなる内部配線１２をＡｌなどか
らなるワイヤー１３などにより電気的に接続する。
【００５２】次に、積層セラミックパッケージ６の開口
部に蓋体５を位置合わせして重ね合わせ、押圧しながら
約３５０℃で熱処理し、積層セラミックパッケージ６と
蓋体５を封止し、弾性表面波素子９が内部に封止された
電子部品を得る。
部に蓋体５を位置合わせして重ね合わせ、押圧しながら
約３５０℃で熱処理し、積層セラミックパッケージ６と
蓋体５を封止し、弾性表面波素子９が内部に封止された
電子部品を得る。
【００５３】積層セラミックパッケージ６の側壁部で、
側壁部内部から凹部表面に達する挿入層２を内蔵させる
ことにより、挿入層２を内蔵させた部分は挿入層２の厚
み分だけ厚くなるがプレスすることにより挿入層２のあ
る部分とない部分が同じ厚みになる。この状態では、挿
入層２のある部分は挿入層２の厚み分だけ余分に圧縮さ
れるため、その部分の成形密度が高くなる。
側壁部内部から凹部表面に達する挿入層２を内蔵させる
ことにより、挿入層２を内蔵させた部分は挿入層２の厚
み分だけ厚くなるがプレスすることにより挿入層２のあ
る部分とない部分が同じ厚みになる。この状態では、挿
入層２のある部分は挿入層２の厚み分だけ余分に圧縮さ
れるため、その部分の成形密度が高くなる。
【００５４】その後焼成すると、挿入層２を形成した部
分は相対的に成形密度が高いため収縮が進まず、挿入層
２のない部分は成形密度が相対的に低いため収縮が進む
ことになる。従って、本来積層セラミックパッケージ６
の側壁部が内側に反るものが、側壁部の内側が収縮しに
くくなり、側壁部の外側が収縮し易くなることにより、
収縮量が平衡になるため側壁部が反らなくなる。
分は相対的に成形密度が高いため収縮が進まず、挿入層
２のない部分は成形密度が相対的に低いため収縮が進む
ことになる。従って、本来積層セラミックパッケージ６
の側壁部が内側に反るものが、側壁部の内側が収縮しに
くくなり、側壁部の外側が収縮し易くなることにより、
収縮量が平衡になるため側壁部が反らなくなる。
【００５５】すなわち、積層セラミックパッケージ６の
側壁部の反りを抑制することにより、蓋体５と面接触さ
せられるため接合面積を大きくすることができるため、
接続強度を高められると共に密封性を高めることがで
き、耐候性、耐久性を改善することができる。
側壁部の反りを抑制することにより、蓋体５と面接触さ
せられるため接合面積を大きくすることができるため、
接続強度を高められると共に密封性を高めることがで
き、耐候性、耐久性を改善することができる。
【００５６】ここで、焼成時の収縮量を調整するには、
側壁部に設ける挿入層２の面積、厚み、積層数を変える
ことにより調整が可能であり、挿入層２の面積が広い
程、厚みが厚い程、積層数が多い程収縮し難くさせるこ
とができる。挿入層２自身が収縮し難い程全体の収縮量
を小さくできるため側壁部の反りを調整し易くなる。そ
のためには挿入層２の密度は積層セラミックパッケージ
６のセラミック層１の密度より大きい方が良い。
側壁部に設ける挿入層２の面積、厚み、積層数を変える
ことにより調整が可能であり、挿入層２の面積が広い
程、厚みが厚い程、積層数が多い程収縮し難くさせるこ
とができる。挿入層２自身が収縮し難い程全体の収縮量
を小さくできるため側壁部の反りを調整し易くなる。そ
のためには挿入層２の密度は積層セラミックパッケージ
６のセラミック層１の密度より大きい方が良い。
【００５７】また、挿入層２を設ける部分としては、焼
成時の収縮が大きい部分に設けることにより効果が得ら
れるものであり、例えば側壁部が内側に反る場合は側壁
部の内側に挿入層２を設け、側壁部が外側に反る場合は
側壁部の外側に挿入層２を設けることにより側壁部の反
りを効率よく抑制することができる。さらに、挿入層２
は連続していても、不連続であってもかまわない。
成時の収縮が大きい部分に設けることにより効果が得ら
れるものであり、例えば側壁部が内側に反る場合は側壁
部の内側に挿入層２を設け、側壁部が外側に反る場合は
側壁部の外側に挿入層２を設けることにより側壁部の反
りを効率よく抑制することができる。さらに、挿入層２
は連続していても、不連続であってもかまわない。
【００５８】なお、積層セラミックパッケージ６には必
要に応じて配設する弾性表面波素子９と電気的に接続す
るための配線及び端子を導電体ペーストを印刷塗布して
一体焼成することにより設けてもかまわない。
要に応じて配設する弾性表面波素子９と電気的に接続す
るための配線及び端子を導電体ペーストを印刷塗布して
一体焼成することにより設けてもかまわない。
【００５９】以上に示したように、本実施の形態１にお
いては、挿入層２としてセラミックを用い、側壁部の内
側に挿入層２を設け、プレス成形し、焼成することによ
り側壁部が内側に反るのを抑制することができるため、
積層セラミックパッケージ６と蓋体５との接合性を高
め、封止性に優れた弾性表面波装置を得ることができ
る。
いては、挿入層２としてセラミックを用い、側壁部の内
側に挿入層２を設け、プレス成形し、焼成することによ
り側壁部が内側に反るのを抑制することができるため、
積層セラミックパッケージ６と蓋体５との接合性を高
め、封止性に優れた弾性表面波装置を得ることができ
る。
【００６０】（実施の形態２）以下に本発明の実施の形
態２を用いて、本発明の請求項８，１０，１３，１４に
ついて説明する。
態２を用いて、本発明の請求項８，１０，１３，１４に
ついて説明する。
【００６１】図２は本発明の実施の形態２における電子
部品の断面図である。
部品の断面図である。
【００６２】図２において、実施の形態１の図１で説明
したものと同一のものについては同一の番号を付し、詳
細な説明は省略する。
したものと同一のものについては同一の番号を付し、詳
細な説明は省略する。
【００６３】本実施の形態２と実施の形態１との相違す
る点は、セラミック層２１の組成、挿入層２２の組成、
挿入層２２を設ける場所、弾性表面波素子２３の実装方
法である。
る点は、セラミック層２１の組成、挿入層２２の組成、
挿入層２２を設ける場所、弾性表面波素子２３の実装方
法である。
【００６４】すなわち実施の形態１においては、セラミ
ック層１としてＡｌ2Ｏ3を主成分とし、挿入層２はセラ
ミック層１と同一組成で、シート密度を高めたものを用
い、挿入層２は側壁部の内側に設け、弾性表面波素子９
をワイヤー１３により電気的に接続し、金属製の蓋体５
により封止する構成になっているが、実施の形態２にお
いてはセラミック層２１としてガラス成分を含み低温、
例えば９００℃で焼成できるＬＴＣＣ用のセラミック組
成を用い、挿入層２２にはセラミック層２１のガラス成
分を減らした組成を用い、挿入層２２は側壁部の外側に
設けると共に、積層セラミックパッケージ２４の内外面
に外部端子接続用の電極２５，２６及びそれらを接続す
るスルーホール２７、導体配線２８を設け、弾性表面波
素子２３をバンプ２９を用いてフリップチップ実装し、
セラミック製の蓋体３２により封止する構成にしたもの
である。
ック層１としてＡｌ2Ｏ3を主成分とし、挿入層２はセラ
ミック層１と同一組成で、シート密度を高めたものを用
い、挿入層２は側壁部の内側に設け、弾性表面波素子９
をワイヤー１３により電気的に接続し、金属製の蓋体５
により封止する構成になっているが、実施の形態２にお
いてはセラミック層２１としてガラス成分を含み低温、
例えば９００℃で焼成できるＬＴＣＣ用のセラミック組
成を用い、挿入層２２にはセラミック層２１のガラス成
分を減らした組成を用い、挿入層２２は側壁部の外側に
設けると共に、積層セラミックパッケージ２４の内外面
に外部端子接続用の電極２５，２６及びそれらを接続す
るスルーホール２７、導体配線２８を設け、弾性表面波
素子２３をバンプ２９を用いてフリップチップ実装し、
セラミック製の蓋体３２により封止する構成にしたもの
である。
【００６５】ＬＴＣＣパッケージはパッケージ内部に配
線や回路部品を内蔵することができるため部品実装の小
型化に大変有効であるが、反面Ａｌ2Ｏ3パッケージなど
のように高温で焼成したパッケージに比べ局部的な収縮
率の差が大きいためパッケージの側壁部が反りやすい。
線や回路部品を内蔵することができるため部品実装の小
型化に大変有効であるが、反面Ａｌ2Ｏ3パッケージなど
のように高温で焼成したパッケージに比べ局部的な収縮
率の差が大きいためパッケージの側壁部が反りやすい。
【００６６】従って、ＬＴＣＣ用のセラミック組成を用
いたパッケージに本発明を適用することによりＡｌ2Ｏ3
パッケージに適用した場合よりもパッケージ側壁部の反
りを小さくすることにより大きな効果が得られるもので
ある。
いたパッケージに本発明を適用することによりＡｌ2Ｏ3
パッケージに適用した場合よりもパッケージ側壁部の反
りを小さくすることにより大きな効果が得られるもので
ある。
【００６７】具体的には、セラミック層２１としてＢａ
Ｏ−Ａｌ2Ｏ3−ＳｉＯ2系のセラミック組成に、ＢａＯ
−ＳｉＯ2−ＰｂＯ系のガラス組成を添加したものを用
い、挿入層２２としてセラミック層のガラス成分を１／
５にしたものを用い、第１及び第２のグリーンシートを
作製する。
Ｏ−Ａｌ2Ｏ3−ＳｉＯ2系のセラミック組成に、ＢａＯ
−ＳｉＯ2−ＰｂＯ系のガラス組成を添加したものを用
い、挿入層２２としてセラミック層のガラス成分を１／
５にしたものを用い、第１及び第２のグリーンシートを
作製する。
【００６８】次に、第１のグリーンシートの所定位置に
打ち抜きなどの方法でスルーホール２７を形成し、スル
ーホール２７の内部にＡｇなどからなる導体ペーストを
埋め込む。
打ち抜きなどの方法でスルーホール２７を形成し、スル
ーホール２７の内部にＡｇなどからなる導体ペーストを
埋め込む。
【００６９】次に、それらを所定位置に所定枚数積層
し、プレスすることにより積層体を形成し、スルーホー
ル表面にＡｇなどからなる導体ペーストを印刷して導体
配線２８を形成し、電極２５，２６を形成するととも
に、積層体側壁部の上面の所定場所にＡｇなどからなる
導電体ペーストをスクリーン印刷などの方法で塗布し金
属層３０を設け、所定の寸法に切断し、積層セラミック
パッケージ２４の成形体を得る。
し、プレスすることにより積層体を形成し、スルーホー
ル表面にＡｇなどからなる導体ペーストを印刷して導体
配線２８を形成し、電極２５，２６を形成するととも
に、積層体側壁部の上面の所定場所にＡｇなどからなる
導電体ペーストをスクリーン印刷などの方法で塗布し金
属層３０を設け、所定の寸法に切断し、積層セラミック
パッケージ２４の成形体を得る。
【００７０】一方、第１のグリーンシートを所定枚数積
層し、片面にＡｇなどからなる導電体ペーストを印刷塗
布し、所定寸法に切断し蓋体３２の成形体を得、その後
それらを９００℃で４時間焼成して焼成体を得る。
層し、片面にＡｇなどからなる導電体ペーストを印刷塗
布し、所定寸法に切断し蓋体３２の成形体を得、その後
それらを９００℃で４時間焼成して焼成体を得る。
【００７１】次に、弾性表面波素子２３のパッド電極３
１上にＡｕなどからなるバンプ２９を形成し、積層セラ
ミックパッケージ２４の凹部に設けた電極２５にフリッ
プチップ実装する。
１上にＡｕなどからなるバンプ２９を形成し、積層セラ
ミックパッケージ２４の凹部に設けた電極２５にフリッ
プチップ実装する。
【００７２】その後蓋体３２を位置あわせし、押圧しな
がら加熱することにより接合、封止し、弾性表面波素子
２３が内部に封止された電子部品を得る。
がら加熱することにより接合、封止し、弾性表面波素子
２３が内部に封止された電子部品を得る。
【００７３】なお、蓋体３２に設けた金属層３３として
は、Ａｇなどからなる焼き付け導電体の上にＮｉメッキ
又はＡｕメッキなどを施してもかまわない。
は、Ａｇなどからなる焼き付け導電体の上にＮｉメッキ
又はＡｕメッキなどを施してもかまわない。
【００７４】積層セラミックパッケージ２４の側壁部
で、側壁部内部から外部表面に達する挿入層２２を内蔵
させることにより、挿入層２２を内蔵させた部分は挿入
層２２の厚み分だけ厚くなるが圧縮することにより挿入
層２２のある部分とない部分が同じ厚みになる。この状
態では、挿入層２２のある部分は挿入層２２の厚み分だ
け余分に圧縮されるため、その部分の成形密度が高くな
る。
で、側壁部内部から外部表面に達する挿入層２２を内蔵
させることにより、挿入層２２を内蔵させた部分は挿入
層２２の厚み分だけ厚くなるが圧縮することにより挿入
層２２のある部分とない部分が同じ厚みになる。この状
態では、挿入層２２のある部分は挿入層２２の厚み分だ
け余分に圧縮されるため、その部分の成形密度が高くな
る。
【００７５】その後焼成すると、挿入層２２を形成した
部分は相対的に成形密度が高いため収縮が進まず、挿入
層２２のない部分は成形密度が相対的に低いため収縮が
進むことになる。
部分は相対的に成形密度が高いため収縮が進まず、挿入
層２２のない部分は成形密度が相対的に低いため収縮が
進むことになる。
【００７６】従って、低温焼成するＬＴＣＣ用組成を用
いた場合において、本来積層セラミックパッケージ２４
の側壁部が外側に反るものが、側壁部の外側が収縮しに
くくなり、側壁部の内側が収縮し易くなることにより、
焼成時の収縮量が平衡になるため側壁部が反らなくな
る。
いた場合において、本来積層セラミックパッケージ２４
の側壁部が外側に反るものが、側壁部の外側が収縮しに
くくなり、側壁部の内側が収縮し易くなることにより、
焼成時の収縮量が平衡になるため側壁部が反らなくな
る。
【００７７】以上に示したように、本実施の形態２にお
いては、挿入層２２としてセラミック層２１を用い、側
壁部の外側に挿入層２２を設け、プレス成形し、焼成す
ることにより側壁部が外側に反るのを効率よく抑制する
ことができるため、低温焼成するＬＴＣＣ用組成を用い
た場合においても蓋体３２との接合性、封止性にさらに
優れた弾性表面波装置を得ることができる。
いては、挿入層２２としてセラミック層２１を用い、側
壁部の外側に挿入層２２を設け、プレス成形し、焼成す
ることにより側壁部が外側に反るのを効率よく抑制する
ことができるため、低温焼成するＬＴＣＣ用組成を用い
た場合においても蓋体３２との接合性、封止性にさらに
優れた弾性表面波装置を得ることができる。
【００７８】
【発明の効果】以上のように本発明によれば、挿入層と
してセラミック層を用い、側壁部の収縮の大きい部分に
挿入層を設け、プレス成形し、焼成することにより側壁
部が反るのを抑制することができるため、積層セラミッ
クパッケージと蓋体との接合性を高め、封止性に優れた
電子部品を得ることができるという作用効果が得られ
る。
してセラミック層を用い、側壁部の収縮の大きい部分に
挿入層を設け、プレス成形し、焼成することにより側壁
部が反るのを抑制することができるため、積層セラミッ
クパッケージと蓋体との接合性を高め、封止性に優れた
電子部品を得ることができるという作用効果が得られ
る。
【図１】本発明の実施の形態１における電子部品の断面
図
図
【図２】本発明の実施の形態２における電子部品の断面
図
図
【図３】従来の電子部品の断面図
１ セラミック層
２ 挿入層
３ 金属層
４ 金属層
５ 蓋体
６ 積層セラミックパッケージ
７ 外部電極
８ 樹脂
９ 弾性表面波素子
１０ 櫛形電極
１１ パッド電極
１２ 内部配線
１３ ワイヤー
２１ セラミック層
２２ 挿入層
２３ 弾性表面波素子
２４ 積層セラミックパッケージ
２５ 電極
２６ 電極
２７ スルーホール
２８ 導体配線
２９ バンプ
３０ 金属層
３１ パッド電極
３２ 蓋体
３３ 金属層
Claims (21)
- 【請求項１】 セラミック層を複数層積層し、中央部に
凹部を設けて焼成してなる積層セラミックパッケージに
おいて、前記積層セラミックパッケージの側壁部の一部
に挿入層を設けると共に蓋体を備えた積層セラミックパ
ッケージ。 - 【請求項２】 挿入層はセラミックを主成分とするもの
である請求項１に記載の積層セラミックパッケージ。 - 【請求項３】 挿入層はセラミック層より緻密である請
求項１に記載の積層セラミックパッケージ。 - 【請求項４】 挿入層を設ける位置は積層セラミックパ
ッケージの側壁部の変形が大きい部分である請求項１に
記載の積層セラミックパッケージ。 - 【請求項５】 挿入層は積層セラミックパッケージの側
壁部の変形を抑制するものである請求項１に記載の積層
セラミックパッケージ。 - 【請求項６】 挿入層を複数層設けた請求項１に記載の
積層セラミックパッケージ。 - 【請求項７】 挿入層は積層セラミックパッケージの側
壁内部から凹部の内側表面に向けて部分的に形成した請
求項１に記載の積層セラミックパッケージ。 - 【請求項８】 挿入層は積層セラミックパッケージの側
壁内部から凹部の外側表面に向けて部分的に形成した請
求項１に記載の積層セラミックパッケージ。 - 【請求項９】 セラミック層はＡｌ2Ｏ3を主成分とする
ものである請求項１に記載の積層セラミックパッケー
ジ。 - 【請求項１０】 セラミック層はガラス成分を含有する
ものである請求項１に記載の積層セラミックパッケー
ジ。 - 【請求項１１】 積層セラミックパッケージは側壁上面
に金属層を担持させたものである請求項１に記載の積層
セラミックパッケージ。 - 【請求項１２】 金属層はＷ、Ｗの合金、Ｃｕ、Ｃｕの
合金、Ａｇ、Ａｇの合金、Ｔｉ、Ｔｉの合金、Ｔａ、Ｔ
ａの合金のうち少なくとも１つを主成分とするものであ
る請求項１１に記載の積層セラミックパッケージ。 - 【請求項１３】 金属層はＷ、Ｗの合金、Ｃｕ、Ｃｕの
合金、Ａｇ、Ａｇの合金、Ｔｉ、Ｔｉの合金、Ｔａ、Ｔ
ａの合金のうち少なくとも１つを主成分とするものの上
にメッキを施したものである請求項１１に記載の積層セ
ラミックパッケージ。 - 【請求項１４】 メッキはＡｕ、Ｎｉ、Ｓｎのいずれか
である請求項１３に記載の積層セラミックパッケージ。 - 【請求項１５】 蓋体は金属である請求項１に記載の積
層セラミックパッケージ。 - 【請求項１６】 蓋体は片面に金属層を担持させたもの
である請求項１に記載の積層セラミックパッケージ。 - 【請求項１７】 金属層は融点が２５０℃〜４００℃の
合金又は混合物のいずれかである請求項１６に記載の積
層セラミックパッケージ。 - 【請求項１８】 金属層はＡｕの合金、Ａｕの混合物、
Ａｇの合金、Ａｇの混合物、Ｓｎの合金、Ｓｎの混合
物、Ｐｂの合金、Ｐｂの混合物のうちのいずれかを主成
分とするものである請求項１６に記載の積層セラミック
パッケージ。 - 【請求項１９】 積層セラミックパッケージに一端が凹
部表面にあり、他端が前記表面とは異なる面にある配線
パターンを設けた請求項１に記載の積層セラミックパッ
ケージ。 - 【請求項２０】 セラミック層を複数層積層し、中央部
に凹部を設け、焼成してなる積層セラミックパッケージ
において、前記積層セラミックパッケージの側壁部の一
部に挿入層を設け、一端が前記凹部表面にあり、他端が
前記凹部表面とは異なる面にある配線パターンを設け、
前記凹部に素子を配設し、前記凹部の開口部を蓋体によ
り封止した電子部品。 - 【請求項２１】 素子は弾性表面波素子である請求項２
０に記載の電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001250061A JP2003060106A (ja) | 2001-08-21 | 2001-08-21 | 積層セラミックパッケージおよびこれを用いた電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001250061A JP2003060106A (ja) | 2001-08-21 | 2001-08-21 | 積層セラミックパッケージおよびこれを用いた電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003060106A true JP2003060106A (ja) | 2003-02-28 |
Family
ID=19078954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001250061A Pending JP2003060106A (ja) | 2001-08-21 | 2001-08-21 | 積層セラミックパッケージおよびこれを用いた電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003060106A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006525679A (ja) * | 2003-05-05 | 2006-11-09 | ラミナ セラミックス インコーポレーテッド | 高温動作用にパッケージ化された発光ダイオード |
| US7745734B2 (en) | 2005-05-12 | 2010-06-29 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
| CN102254875A (zh) * | 2011-07-11 | 2011-11-23 | 中国电子科技集团公司第五十五研究所 | 一种陶瓷外壳及其制造方法 |
-
2001
- 2001-08-21 JP JP2001250061A patent/JP2003060106A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006525679A (ja) * | 2003-05-05 | 2006-11-09 | ラミナ セラミックス インコーポレーテッド | 高温動作用にパッケージ化された発光ダイオード |
| JP4912876B2 (ja) * | 2003-05-05 | 2012-04-11 | ラミナ ライティング インコーポレーテッド | 高温動作用にパッケージ化された発光ダイオード |
| US7745734B2 (en) | 2005-05-12 | 2010-06-29 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
| CN102254875A (zh) * | 2011-07-11 | 2011-11-23 | 中国电子科技集团公司第五十五研究所 | 一种陶瓷外壳及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JP2002100877A (ja) | セラミック多層基板の表面電極構造及び表面電極の製造方法 | |
| JP4725817B2 (ja) | 複合基板の製造方法 | |
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| US10985098B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP5388601B2 (ja) | 電子部品収納用パッケージ | |
| US6483401B2 (en) | Substrate for packaging electronic component and piezoelectric resonance component using the same | |
| JP3618063B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003060106A (ja) | 積層セラミックパッケージおよびこれを用いた電子部品 | |
| WO2019044706A1 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
| US11417575B2 (en) | Board and semiconductor apparatus | |
| JP3783605B2 (ja) | 気密封止パッケージおよびこれを用いたデバイス | |
| WO2024075404A1 (ja) | チップ型電子部品 | |
| JP3810335B2 (ja) | 配線基板 | |
| JP3935054B2 (ja) | 配線基板 | |
| WO2024181272A1 (ja) | 基板、電子装置、及び、基板の製造方法 | |
| US20240258029A1 (en) | Multilayer ceramic capacitor and bump-producing paste | |
| JP4227477B2 (ja) | 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP3881542B2 (ja) | 配線基板 | |
| JP3722737B2 (ja) | 配線基板 | |
| JP3847219B2 (ja) | 配線基板 | |
| JP4045050B2 (ja) | 電子装置 | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ |