JP2008177334A - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板 Download PDF

Info

Publication number
JP2008177334A
JP2008177334A JP2007008998A JP2007008998A JP2008177334A JP 2008177334 A JP2008177334 A JP 2008177334A JP 2007008998 A JP2007008998 A JP 2007008998A JP 2007008998 A JP2007008998 A JP 2007008998A JP 2008177334 A JP2008177334 A JP 2008177334A
Authority
JP
Japan
Prior art keywords
electronic component
metallized layer
ceramic powder
mounting portion
gold plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007008998A
Other languages
English (en)
Inventor
Hideto Yonekura
秀人 米倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007008998A priority Critical patent/JP2008177334A/ja
Publication of JP2008177334A publication Critical patent/JP2008177334A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 金めっき層で被覆されたメタライズ層が搭載部を覆うように形成されていたとしても、接着剤を介して電子部品を搭載部に強固に接合し固定することが可能で、信頼性に優れた電子装置の作製が容易な電子部品搭載用基板を提供する。
【解決手段】 絶縁基体1の搭載部1aに金めっき層7で被覆されたメタライズ層2が形成され、メタライズ層2上に電子部品5が搭載され接着剤6を介して固定される電子部品搭載用基板9であって、メタライズ層2は、一部が金めっき層7の表面に露出したセラミック粉末4を含有している電子部品搭載用基板9である。金めっき層7の表面に一部が露出したセラミック粉末4により接着剤6の接合の強度が向上するため、接着剤6を介して電子部品5を搭載部1aに強固に接合することができる。
【選択図】 図1

Description

本発明は、半導体集積回路素子や光半導体素子等の半導体素子,圧電素子,容量素子,センサ素子等の電子部品を搭載するための搭載部を有する電子部品搭載用基板に関するものであり、特に、金めっき層で被覆されたメタライズ層が搭載部に形成されている電子部品搭載用基板に関するものである。
従来、例えば半導体集積回路素子等の半導体素子や容量素子,圧電素子,センサ素子等の電子部品を搭載するための電子部品搭載用基板として、酸化アルミニウム質焼結体等のセラミック材料から成る絶縁基体の上面等の表面に、電子部品を搭載するための搭載部を設けた構造のものが多用されている。
このような電子部品搭載用基板は、通常、電子部品の接地等のためにメタライズ層が搭載部を覆うように形成されている。また、絶縁基体の搭載部やその周辺から搭載部の外側の外表面にかけて、電子部品を外部の電気回路と電気的に接続するための配線導体が形成されている。これらメタライズ層や配線導体は、タングステン等のメタライズ導体により形成される。
この電子部品搭載用基板の搭載部に電子部品を搭載するとともに接着剤を介して接合することにより、電子部品が搭載部に固定される。そして、電子部品の上面等に形成されている電極を配線導体のうち搭載部の周辺に露出している部位にボンディングワイヤ等を介して接続し、電子部品を蓋体や封止用樹脂等で気密封止することにより、電子装置が作製される。この電子装置について、配線導体のうち絶縁基体の外表面に露出した部位を外部電気回路に接続することにより、電子部品の電極が外部電気回路に電気的に接続される。
なお、搭載部に形成されているメタライズ層は、酸化腐蝕の防止等のために、金めっき層で被覆される。
このような電子部品搭載用基板は、例えば、酸化アルミニウム等の原料粉末を有機樹脂バインダー等とともにシート状に成形して複数のセラミックグリーンシート(グリーンシート)を作製し、次に、タングステン等の金属ペーストを所定のメタライズ層や配線導体のパターンでグリーンシートに印刷するとともにグリーンシートを積層し、その後、その積層体を高温で一体焼成することにより製作される。金属ペーストは、例えばタングステンの粉末に、有機溶剤,有機樹脂バインダー等を添加し混練することにより作製される。
特開2004−281722号公報 特開2004−259714号公報
しかしながら、上記のような電子部品搭載用基板は、電子部品が搭載される搭載部に金めっき層で被覆されたメタライズ層が形成されているため、電子部品を金めっき層上に接着剤を介して接合することになり、下記のように接着剤が金めっき層に強固に接合するのが困難なため、電子部品を搭載部に強固に固定することが難しいという問題があった。
すなわち、金めっき層は、セラミック材料等に比べて表面が滑らかなために、電子部品を搭載部に固定する接着剤と金めっき層の表面との間のいわゆるアンカー効果が小さい。また、金めっき層の表面は不活性なために接着剤の金めっき層に対する水素結合等の結合も弱い。そのため、接着剤と金めっき層との間の接合を強固なものとすることが難しく、電子部品を搭載部に強固に固定することが難しい。
特に、近年、電子部品の小型化に伴い電子部品の搭載部に対する接合面積が小さくなってきているため、前述のような問題が発生しやすい傾向がある。
本発明は、上記従来の技術における問題点に鑑みて完成されたものであり、その目的は、金めっき層で被覆されたメタライズ層が搭載部に形成されていたとしても、接着剤を介して電子部品を搭載部に強固に固定することが可能で、信頼性に優れた電子装置の作製が容易な電子部品搭載用基板を提供することにある。
本発明の電子部品搭載用基板は、絶縁基体の搭載部に金めっき層で被覆されたメタライズ層が形成され、該メタライズ層上に電子部品が搭載され接着剤を介して固定される電子部品搭載用基板であって、前記メタライズ層は、一部が前記金めっき層の表面に露出したセラミック粉末を含有していることを特徴とすることを特徴とするものである。
また、本発明の電子部品搭載用基板は、上記構成において、前記セラミック粉末は、前記搭載部の外周部分における前記メタライズ層中の含有量が、前記搭載部の中央部分における前記メタライズ層中の含有量よりも多いことを特徴とするものである。
本発明の電子部品搭載用基板によれば、金めっき層で被覆され、電子部品が接着剤を介して固定されるメタライズ層は、一部が金めっき層の表面に露出したセラミック粉末を含有していることから、セラミック粉末の表面は金めっき層の表面に比べて粗く、水酸基等の活性な基を有するセラミック粉末の露出した表面と接着剤との間で大きなアンカー効果が得られるとともに水素結合等の結合が形成される。そのため、セラミック粉末が表面に露出している金めっき層に対する接着剤の接合を強固なものとすることができる。その結果、金めっき層で被覆されたメタライズ層が搭載部を覆うように形成されていたとしても、接着剤を介して電子部品を搭載部に強固に接合し固定することが可能で、信頼性に優れた電子装置の作製が容易な電子部品搭載用基板を提供することができる。
また、本発明の電子部品搭載用基板は、上記構成において、セラミック粉末は、搭載部の外周部分におけるメタライズ層中の含有量が、搭載部の中央部分におけるメタライズ層中の含有量よりも多い場合には、搭載部の外周部分においてセラミック粉末の合計の露出面積を大きくすることができる。また、搭載部の中央部分において、金めっき層に比べて熱伝導性の低いセラミック粉末が含有される量を少なく抑えることができる。
そのため、搭載部の外周部分におけるメタライズ層中のセラミック粉末の含有量が多いことにより、搭載部の外周部分において電子部品の接合をより強固にすることができ、例えば電子部品と絶縁基体との間に熱応力等の応力が作用するような場合でも、応力が大きく作用する搭載部(電子部品)の外周部分において電子部品の搭載部に対する接合の信頼性を高くすることができる。
また、セラミック粉末は搭載部の中央部分におけるメタライズ層中の含有量が少ないことから、搭載部の中央部分、つまり電子部品の、例えば電子部品(半導体素子)の集積回路等の機能部分が主に形成されて発熱量が大きくなる傾向のある中央部分において、電子部品から絶縁基体への熱伝導性を高めることができる。そのため、動作時に大きな発熱を伴う電子部品であっても、発熱量の大きな電子部品の中央部分から絶縁基体への放熱をより効果的に行なわせることができ、より信頼性に優れた電子装置を作製することが可能な電子部品搭載用基板とすることができる。
このような構成は、例えば、半導体集積回路素子等の動作時の発熱量の大きな電子部品を搭載する電子部品搭載用基板として有効である。
本発明の電子部品搭載用基板について添付図面を参照しつつ説明する。
図1は、本発明の電子部品搭載用基板の実施の形態の一例を示す断面図である。図1において、1は絶縁基体、1aは絶縁基体1の上面に設けられた搭載部、2はメタライズ層、7は金めっき層である。これら絶縁基体1,搭載部1a,メタライズ層2および金めっき層7により、電子部品5を搭載するための電子部品搭載用基板9が基本的に構成される。
電子部品搭載用基板9に搭載される電子部品5は、コンピュータやルータ等の電子機器に使用される中央演算処理用等の半導体集積回路素子や、光半導体素子,圧電振動子や弾性表面波フィルタ(SAWフィルタ)素子等の圧電素子,容量素子,センサ素子等である。
絶縁基体1は、例えば電子部品5を内部に気密封止するための凹部(キャビティ)を有する板体状であり、酸化アルミニウム質焼結体,ガラスセラミック焼結体,窒化アルミニウム質焼結体等のセラミック材料、あるいは有機樹脂絶縁材料等により形成されている。
絶縁基体1には、半導体素子や容量素子,圧電素子,センサ素子等の電子部品5を搭載するための搭載部1aが設けられている。この実施の形態の例において、絶縁基体1は四角板状であり、上面の中央部に凹部(キャビティ)(符号なし)を有しており、この凹部の底面に搭載部1aが設けられている。
なお、絶縁基体1は、凹部を有するものである必要はなく、平板状でもかまわない。また、搭載部1aは、搭載する電子部品5の個数や外形寸法等に応じて、絶縁基体1の上面の中央部以外(下面や上面の外周部等)に設けてもよい。
絶縁基体1は、例えば酸化アルミニウム質焼結体から成る場合であれば、まず酸化アルミニウム等の原料粉末を有機樹脂バインダー等とともにシート状に成形して複数のセラミックグリーンシート(グリーンシート)を作製するとともに一部のものに打ち抜き加工を施して枠状に加工し、次に、打ち抜き加工を施していない平板状のグリーンシートの上に、枠状に加工したグリーンシートを積層し、その後、これらを高温(約1600℃)で一体焼成することにより製作される。
また、絶縁基体1の搭載部1aには、搭載部1aを覆うようにメタライズ層2が形成されている。
メタライズ層2は、電子部品5を搭載する下地として機能するとともに、例えば、搭載部1aに搭載される電子部品5に対して接地電位を供給する接地導体層や電源を供給する電源導体層としても機能する。すなわち、電子部品5の接地用や電源用の電極(図示せず)をメタライズ層2に導電性接着剤やはんだ等を介して電気的に接続することにより、電子部品5に接地電位や電源が供給される。また、メタライズ層2と電気的に接続された接地端子(図示せず)を別途搭載部1a周辺に形成しておいて、この接地端子に電子部品5の接地用の電極を、ボンディングワイヤ(図示せず)を介して接続するようにしてもよい。
メタライズ層2は、タングステン,モリブデン,マンガン,銅,銀,金,パラジウム等の金属材料からなる導体層である。メタライズ層2は、例えばタングステンからなる場合であれば、タングステンの粉末に有機溶剤,有機樹脂バインダーを添加混練して作製した金属ペーストを、板状のグリーンシートのうち搭載部1aとなる部位(凹部の底面に相当する部位)にスクリーン印刷等で印刷しておくことにより、絶縁基体1との同時焼成で絶縁基体1の搭載部1aに形成される。
この実施の形態の例において、絶縁基体1は、搭載部1aの周辺から外側面を経て下面にかけて配線導体3が形成されている。配線導体3は、搭載部1aから絶縁基体1の側面や下面等の外表面に電子部品5の電極を電気的に導出する導電路として機能する。
配線導体3は、例えばメタライズ層2と同様の金属ペーストを、絶縁基体1となるグリーンシートの表面に所定の配線パターンで印刷しておくことにより、絶縁基体1との同時焼成で絶縁基体1に形成される。
搭載部1aに形成されたメタライズ層2は、金めっき層7で被覆されている。金めっき層7は、メタライズ層2の酸化腐蝕を防止するためのものである。また、金めっき層7でメタライズ層2を被覆することにより、例えば電気抵抗の高いタングステンやモリブデンによりメタライズ層2が形成されている場合でも、接地導体としてのメタライズ層2および金めっき層7全体の電気抵抗を低く抑えて接地電位をより安定させることができる。
金めっき層7は、例えば0.3〜2.5μm程度の厚さで、メタライズ層2を被覆するように形成される。また、金めっき層7は、経済性を考慮して、必要な酸化腐蝕の防止や電気抵抗の低下等の機能を得ることができる範囲で、極力薄く被着させることが好ましい。搭載部1aが後述するように気密封止されて外気と遮断される場合であれば、金めっき層7の厚さは、0.3〜1.5μm程度に設定すればよい。
このような金めっき層7は、電解めっき法や無電解めっき法により形成することができる。電解めっき法による場合であれば、メタライズ層2と電気的に接続されためっき用の端子(図示せず)を絶縁基体1に形成しておき、シアン化物浴等の周知の金めっき浴中で、この端子に外部の電源から治具等を介してめっき用の電流を供給することにより、金めっき層7を、メタライズ層2を被覆するように形成することができる。また、無電解めっき法による場合であれば、シアン化金化合物にホウ素系の還元剤等を添加してなる無電解金めっき浴中にメタライズ層2(メタライズ層2が形成された絶縁基体1)を浸漬することにより、メタライズ層2を被覆するように金めっき層7を形成することができる。
なお、めっき用の端子は、メタライズ層2と同様の金属材料を用い、同様の方法で形成することができる。また、このような電子部品搭載用基板9を、電子部品搭載用基板9となる領域が多数個、縦横の並びに配列された多数個取り基板(図示せず)の形態で製作するとともに、多数個取り基板の外周部分にダミー領域(図示せず)を設け、ダミー領域に、多数個の領域に一括してめっき用の電流を供給するための端子を形成するようにしてもよい。
そして、この搭載部1aに電子部品5を搭載するとともに、電子部品5の下面を搭載部1aにエポキシ系樹脂や銀−エポキシ樹脂等の接着剤6を介して接合することにより、搭載部1a(実際には搭載部1aに形成されたメタライズ層2を被覆する金めっき層7)に電子部品5が固定される。
本発明の電子部品搭載用基板9において、搭載部1aに形成されるメタライズ層2は、図2に拡大断面図で示すように、セラミック粉末4を含有しており、セラミック粉末4は一部が金めっき層7の表面に露出している。この、露出する一部とは、メタライズ層2に含有されるセラミック粉末4のうちメタライズ層2の表面に露出している部分であり、このセラミック粉末4の露出している一部は、電解めっき法や無電解めっき法の際に金めっき層7が被着することはないので、金めっき層7の表面に、つまり接着剤6と接合される面に露出している。なお、図2は、図1に示す電子部品搭載用基板9の要部(電子部品5とメタライズ層2との接合部分)を拡大して示す拡大断面図である。
このように、メタライズ層2が、一部が金めっき層7の表面に露出したセラミック粉末4を含有していることから、露出しているセラミック粉末4の一部の表面は金めっき層7の表面に比べて粗く、水酸基等の活性な基を有するセラミック粉末4の露出している表面と接着剤6との間で、高いアンカー効果が得られるとともに水素結合等の結合が形成される。そのため、セラミック粉末4が露出している金めっき層7に対する接着剤6の接合を強固なものとすることができる。その結果、金めっき層7で被覆されたメタライズ層2が搭載部1aを覆うように形成されていたとしても、接着剤6を介して電子部品5を搭載部1aに強固に接合し固定することが可能で、信頼性に優れた電子装置の作製が容易な電子部品搭載用基板9を提供することができる。
セラミック粉末4は、その形状は例えば球状や楕円体状であり、完全な球や楕円体の形状に限らず、表面に凹凸を有するようなものも含む。セラミック粉末4の材料としては、絶縁基体1と同様のセラミック材料(酸化アルミニウムや酸化ケイ素,窒化アルミニウム等)を用いることができる。
また、セラミック粉末4は、メタライズ層2となる金属ペーストの中に、酸化アルミニウムや酸化ケイ素,窒化アルミニウム等のセラミック粉末4を添加して混練しておくことにより、メタライズ層2中に含有させることができる。
この場合、例えばメタライズ層2中に、メタライズ層2の金属材料とセラミック粉末4との接合の強度を高めるために、両者に対して濡れ性のよいガラス等の添加物を添加してもよい。例えば、添加されるセラミック粉末4が酸化アルミニウム質焼結体や酸化ケイ素の場合であれば、酸化ケイ素系のガラス成分を添加すればよい。
メタライズ層2となる金属ペーストに含有させたセラミック粉末4は、金属ペーストがグリーンシートに印刷されたときに、メタライズ層2となる金属ペーストのパターンの表面にその一部が露出する。この、表面にセラミック粉末4の一部が露出した金属ペーストが焼成されることにより、含有するセラミック粉末4の一部が表面に露出したメタライズ層2が形成される。そして、このメタライズ層2の表面に、前述したような金めっき層7が被着されるときに、導体ではないセラミック粉末4の露出面には金めっき層7が被着されないため、セラミック粉末4の一部が金めっき層7の表面に露出することになる。
なお、セラミック粉末4は、メタライズ層2の厚さに対して外形寸法が大きくなり過ぎると、メタライズ層2の表面にセラミック粉末4が部分的に大きく突出する可能性がある。その場合には、電子部品5と、電子部品5が接合される被接合面(金めっき層7の表面と、表面に露出しているセラミック粉末4とからなる面)との接着剤6を介した接合の強度が部分的にばらついて、電子部品5の接合の信頼性を向上させることが難しくなる可能性がある。
また、セラミック粉末4の外形寸法が小さくなり過ぎると、セラミック粉末4の一部がメタライズ層2の表面に露出したときに、セラミック粉末4とメタライズ層2の金属材料との接合面積が小さくなるため、セラミック粉末4とメタライズ層2との間の接合の強度が低くなる可能性があり、電子部品5の接合の信頼性を向上させることが難しくなる可能性がある。
したがって、セラミック粉末4の外形寸法(球状の場合であれば直径)は、メタライズ層2の厚みと同程度としておくことが好ましい。メタライズ層2の厚みは、メタライズ層2の絶縁基体1に対する接合強度の確保や、接地電位等の特性の確保や生産性,経済性を考慮して、15〜30μmの範囲が適当である。これに応じて、セラミック粉末4は、例えばその直径が15〜30μm程度の例えば球状のものを用いるとよい。
なお、このように、セラミック粉末4の寸法をメタライズ層2の厚みと同程度とした場合には、個々のセラミック粉末4の露出する面積(平面視したとき)は、例えばセラミック粉末4が球状の場合であれば、個々のセラミック粉末4の全体を平面視した面積に対して約30%程度になる。
また、セラミック粉末4は、平面視で、その露出する一部の面積の合計が搭載部1aの面積に対して小さ過ぎると、接着剤6の被接合面に対する接合の強度を効果的に向上させることが難しくなる可能性があり、大き過ぎると、メタライズ層2の接触抵抗等の電気抵抗が大きくなり、接地電位や電源を安定させることが難しくなる可能性や、金属ペーストの印刷性が低下して所定パターンに精度よく印刷することが難しくなる可能性がある。
そのため、例えば接着剤6が銀−エポキシ樹脂系の接着剤の場合であれば、平面視したときの、セラミック粉末4の露出する一部の面積の合計は、搭載部1aの面積に対して20〜50%程度の範囲としておくことが好ましい。この場合には、電子部品5とメタライズ層2との電気的接続については接地や電源供給に必要な低電気抵抗による導電性を十分に確保しながら、電子部品5を搭載部1a(被接合面)に接着剤6を介してより確実に強固に接着できる。
なお、平面視したときの、セラミック粉末4の露出する一部の面積の合計を、搭載部1aの面積に対して20〜50%程度の範囲とするには、例えば、セラミック粉末4の外形寸法(粒径)をメタライズ層2の厚みと同程度としておいて、メタライズ層2となる金属ペースト中にセラミック粉末4を20〜50体積%程度の割合で添加するとよい。
また、平面視したときの、セラミック粉末4の露出する一部の面積は、例えば拡大投影装置で搭載部1aを映し、画像処理装置でセラミック粉末4の露出する一部の面積を計測することにより測定することができる。
また、セラミック粉末4について、搭載部1aの外周部分におけるメタライズ層2中の含有量が、搭載部1aの中央部分におけるメタライズ層2中の含有量よりも多い場合には、搭載部1aの外周部分においてセラミック粉末4の露出する一部の合計の面積を大きくすることができる。また、搭載部1aの中央部分において、金めっき層7に比べて熱伝導性の低いセラミック粉末4の露出する面積を小さく抑えることができる。
そのため、搭載部1aの外周部分のメタライズ層2において、より具体的にはメタライズ層2の外周部分において、接着剤6による電子部品5の接合をより強固にすることができる。したがって、例えば電子部品5と絶縁基体1との間に熱応力等の応力が作用するような場合でも、応力が大きく作用する搭載部1aの外周部分(電子部品5の外周部分においても同様)において電子部品5の搭載部1aに対する接合の信頼性を高くすることができる。
また、搭載部1aの中央部分におけるメタライズ層2についてはセラミック粉末4の露出する一部の面積の合計を小さくすることができるので、搭載部1aの中央部分、つまり電子部品5の中央部分において電子部品5から絶縁基体1へのメタライズ層2を介した熱伝導性を高めることができる。そのため、動作時に大きな発熱を伴う電子部品5であっても、発熱量の大きな電子部品5の中央部分から絶縁基体1への放熱をより効果的に行なわせることができ、より信頼性に優れた電子装置を作製することが可能な電子部品搭載用基板9とすることができる。
このような構成は、例えば、半導体集積回路素子等の動作時の発熱量の大きな電子部品5を搭載する電子部品搭載用基板9として有効である。
なお、搭載部1aの中央部分とは、例えば、搭載される電子部品5の中央部に形成される機能部分、つまり半導体集積回路素子の集積回路や光半導体素子の受発光部分(フォトダイオードや発光ダイオード等),圧電素子の振動部分等と平面視で重なる部分である。従って、搭載部1aのうち、この中央部分の外側が外周部分になる。
セラミック粉末4について、メタライズ層2中の含有量を、搭載部1aの外周部分において中央部分よりも多くする場合には、例えば、搭載部1aの中央部分においてセラミック粉末4の含有量を20〜30体積%程度とし、外周部において40〜50体積%程度とすればよい。
また、搭載部1aの中央部分と外周部分とで、メタライズ層2中のセラミック粉末4の含有量を異ならせるには、例えば、セラミック粉末4の含有量が異なる金属ペーストを作製しておき、搭載部1aの中央部分にセラミック粉末4の含有量が少ない金属ペーストを印刷し、外周部分にセラミック粉末4の含有量が多い金属ペーストを印刷する等の方法を用いることができる。中央部分と外周部分とで搭載部1aに異なる金属ペーストを印刷するには、搭載部1aの中央部分および外周部分のそれぞれに対応した印刷パターンが形成された版面を順次用いて、スクリーン印刷を行なえばよい。
電子部品5を搭載部1aに搭載した後、電子部品5の上面等に形成されている電極をボンディングワイヤ等の導電性接続材を介して配線導体3に電気的に接続し、必要に応じて電子部品5を蓋体や封止用樹脂等の気密封止手段(図示です)で気密封止することにより電子装置が作製される。
例えば、電子部品5が、圧電振動子や弾性表面波フィルタ(SAWフィルタ)素子の場合であれば、電子部品5の機械的な動作を妨げないようにするため、電子部品5は中空状態の空間内に気密封止する必要がある。この場合には、凹部を塞ぐようにして、酸化アルミニウム質焼結体や鉄−ニッケル−コバルト合金等からなる蓋体を、ろう付けや溶接等の方法で絶縁基体1の上面に接合する。
なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。例えば、メタライズ層2と金めっき層7との間にニッケルやニッケル−コバルト,ニッケル−リン,ニッケル−ホウ素等の金属材料からなる下地めっき層(図示せず)を介在させて、金めっき層7をメタライズ層2により強固に被着させるようにしてもよい。これらの下地めっき層は、周知の電解めっき法や無電解めっき法により形成することができる。
四角板状で上面に凹部を有する絶縁基体を酸化アルミニウム質焼結体により作製し、凹部の底面を搭載部としてメタライズ層を形成した。メタライズ層は、タングステンを用い、厚さ20μmで形成した。搭載部は10×10mmの寸法とした。
絶縁基体およびメタライズ層は、次のようにして作製した。まず、酸化アルミニウム,酸化ケイ素,酸化カルシウムからなる原料粉末に有機溶剤および有機バインダーを添加混練して得たスラリーを用い、ドクターブレード法により複数のセラミックグリーンシートを作製するとともに、セラミックグリーンシートの一部に打ち抜き加工を施して枠状に成形した。次に、タングステンの粉末にセラミック粉末として酸化アルミニウム粉末を添加し、これらを有機溶剤,バインダーとともに混練してセラミック粉末を含有した金属ペーストを作製した。そして、この金属ペーストをセラミックグリーンシートに印刷するとともに、印刷した金属ペーストを取り囲むように枠状のセラミックグリーンシートを積層した後、この積層体を還元雰囲気中、約1600℃で焼成することにより、搭載部にメタライズ層が形成された絶縁基体を作製した。
そして、絶縁基体のメタライズ層に、電解めっき用の金めっき浴としてシアン化物浴を用い、金めっき層を1〜1.5μmの厚さで被着させて、試験用の電子部品搭載用基板とした。
なお、酸化アルニウム粉末は、形状が球状で、平均粒径が18〜22μmであり、粒度分布の小径側から累積10%、累積90%に相当する粒径をそれぞれD10、D90としたとき、D90/D10比が3以下のものを用いた。また、メタライズ層中のセラミック粉末の含有量は、表1に示す量とした。
Figure 2008177334
また、比較例として、セラミック粉末を含有しないメタライズ層が搭載部に形成された電子部品搭載用基板を準備した。この比較例のメタライズ層にも前述したものと同様に金めっき層を被着させた。
これらの電子部品搭載用基板について、搭載部にダミーの電子部品としてシリコン板(10×10mmの正方形板状)を導電性接着剤を介して接合し固定した後、接合部分の劣化を促進するために温度サイクル試験を行ない、接合の信頼性を試験した。温度サイクル試験の条件は、−40〜+120℃,1000サイクルとした。また、接合の信頼性は電子部品のダイシェア試験により行なった。
ダイシェア試験は、DAGE社の2400PCを試験機として使用し、室温(約20℃)下で行った。すなわち、この試験機のシェアツールで、搭載部に接合(ダイボンディング)されたシリコン板を一側面から水平方向に押し、シリコン板と電子部品搭載用基板の搭載部との接合部分が破断されたとき、またはシリコン板自体が破壊されたときの強度をシェア強度として測定した。なお、ダイ剥がれとは、シリコン板が搭載部との接合部分から剥がれた破壊モードであり、ダイ壊れとは、シリコン板そのものが破壊した破壊モードである。一般的な接合強度を調べるシェア試験においては、両破壊モードとも、接合の信頼性の良否を直接判断する基準となるものではない(接合強度の値が良否の基準とされている)。
導電性接着剤には、エポキシ樹脂に銀粒子がされた、いわゆる銀−エポキシ樹脂を用いた。
また、金属ペーストを印刷するときの印刷性を、印刷された金属ペーストのパターンを拡大投影装置で目視確認することにより評価した。印刷されたパターンの外縁にカスレやニジミ等が10μm以上の幅で生じている場合に印刷性の低下が見られるものと判定し、そのようなカスレやニジミ等のないものを良好と判定した。
試験結果を表1に示す。表1に示す結果からわかるように、メタライズ層にセラミック粉末を添加した本発明の電子部品搭載用基板は、シェア強度で100N以上の十分な強度が得られた。特に、セラミック粉末の添加量が20体積%以上のもの(No.5〜15)は、破壊モードもダイ壊れ(シリコン板の接合部分は破壊されずシリコン板自体が破壊)であり、良好であった。これに対し、比較例では、強度が低く、破壊モードもダイ剥がれモード(シリコン板の接合部分の破壊)であり、接合の信頼性が本発明の電子部品搭載用基板に比べて低いことが確認できた。
なお、メタライズ層中のセラミック粉末の添加量が20体積%未満程度に低い場合(No.2,3,4)には、破壊モードがダイ剥がれになり、強度が若干低下する傾向が見られた。また、セラミック粉末の添加量が50体積%を超える場合(No.12〜15)には、金属ペーストの印刷性が低下する傾向が見られた。
本発明の電子部品搭載用基板の実施の形態の一例を示す断面図である。 図1に示す電子部品搭載用基板の要部を拡大して示す拡大断面図である。
符号の説明
1・・・絶縁基体
1a・・・搭載部
2・・・メタライズ層
3・・・配線導体
4・・・セラミック粉末
5・・・電子部品
6・・・接着剤
7・・・金めっき層
9・・・電子部品搭載用基板

Claims (2)

  1. 絶縁基体の搭載部に金めっき層で被覆されたメタライズ層が形成され、該メタライズ層上に電子部品が搭載され接着剤を介して固定される電子部品搭載用基板であって、前記メタライズ層は、一部が前記金めっき層の表面に露出したセラミック粉末を含有していることを特徴とする電子部品搭載用基板。
  2. 前記セラミック粉末は、前記搭載部の外周部分における前記メタライズ層中の含有量が、前記搭載部の中央部分における前記メタライズ層中の含有量よりも多いことを特徴とする請求項1記載の電子部品搭載用基板。
JP2007008998A 2007-01-18 2007-01-18 電子部品搭載用基板 Pending JP2008177334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007008998A JP2008177334A (ja) 2007-01-18 2007-01-18 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007008998A JP2008177334A (ja) 2007-01-18 2007-01-18 電子部品搭載用基板

Publications (1)

Publication Number Publication Date
JP2008177334A true JP2008177334A (ja) 2008-07-31

Family

ID=39704147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007008998A Pending JP2008177334A (ja) 2007-01-18 2007-01-18 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JP2008177334A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2779447A1 (de) * 2013-03-11 2014-09-17 CTR Carinthian Tech Research AG Verfahren zur Herstellung eines Sensors und damit hergestellter Sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2779447A1 (de) * 2013-03-11 2014-09-17 CTR Carinthian Tech Research AG Verfahren zur Herstellung eines Sensors und damit hergestellter Sensor

Similar Documents

Publication Publication Date Title
JP5566383B2 (ja) 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板
WO2006114986A1 (ja) 電子部品搭載用基板及びそれを用いた電子装置
JP2008205265A (ja) 電子部品搭載用基板
US10174914B2 (en) Light-emitting-element mounting substrate, light emitting device, and light emitting module
JP2006332599A (ja) 電子装置
JP2008177334A (ja) 電子部品搭載用基板
JP4174407B2 (ja) 電子部品収納用パッケージ
JP2010056506A (ja) 電子装置の実装構造
JP2004140111A (ja) 配線基板
JP2004281471A (ja) 配線基板
JP2004200416A (ja) 配線基板
JP2003303910A (ja) 配線基板
JP2006074059A (ja) 半導体装置
JP2004140249A (ja) リードピン付き配線基板
JP2020123618A (ja) 回路基板、電子部品および電子モジュール
JP2020136310A (ja) 回路基板、電子部品および電子モジュール
KR20100004319A (ko) 와이어 본딩 구조체 및 그 제조방법
JP2018166161A (ja) 配線基体および撮像装置
JP2005191041A (ja) 配線基板
JP2005244149A (ja) 配線基板
JP2004179179A (ja) 配線基板
JP2001308212A (ja) 電子部品収納用パッケージおよびその製造方法
JP2005072505A (ja) 電子部品搭載用基板
JP2009033523A (ja) 水晶振動子搭載用基板
JP2003347455A (ja) 電子部品搭載用基板