JP2003347455A - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JP2003347455A JP2003347455A JP2002155534A JP2002155534A JP2003347455A JP 2003347455 A JP2003347455 A JP 2003347455A JP 2002155534 A JP2002155534 A JP 2002155534A JP 2002155534 A JP2002155534 A JP 2002155534A JP 2003347455 A JP2003347455 A JP 2003347455A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- electronic component
- mounting portion
- wiring conductor
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
が配線導体や電子部品上に這い上がって電気的に短絡す
ることを防止することが可能な電気的絶縁信頼性に優れ
た電子部品搭載用基板を提供すること。 【解決手段】 平板状の第一の絶縁層1aと、この第一
の絶縁層1a上に積層されており、上面に電子部品3が
搭載される搭載部4を有する第二の絶縁層1bと、この
第二の絶縁層1b上に積層されており、搭載部4を取り
囲む開口部5を有するとともにその上面に電子部品3の
電極が接続される配線導体2が被着された第三の絶縁層
1cとを具備して成る電子部品搭載用基板であって、第
二の絶縁層1bに搭載部4の外周部から第三の絶縁層1
cの下まで延びる穴9を形成して成る。
Description
振動子等の電子部品を搭載するための電子部品搭載用基
板に関するものである。
部品を搭載するための電子部品搭載用基板は、複数の絶
縁層を積層して成る絶縁基体の上面に電子部品を収容す
るための凹部が形成されているとともに、この凹部周辺
の上面から絶縁基体の内部または側面を介して下面に導
出する複数の配線導体を配設して成る。そして凹部の底
面には電子部品が搭載される搭載部が形成されており、
この搭載部に電子部品を導電性樹脂や半田、ろう材等の
導電性接着材を介して接着固定するとともに電子部品の
各電極と搭載部周辺の配線導体とを例えばボンディング
ワイヤを介して電気的に接続し、しかる後、絶縁基体の
上面に電子部品およびボンディングワイヤを封止するよ
うにして樹脂製封止材を固着させることによって電子装
置となり、この電子装置における配線導体を外部電気回
路基板の配線導体に半田を介して接続することによって
搭載する電子部品が外部電気回路に電気的に接続される
こととなる。
うな電子部品搭載用基板は、近時その小型化、薄型化が
急激に進んできており、凹部底面の搭載部と配線導体が
配設された絶縁基体の上面との段差が小さいものとなっ
ているとともに、搭載部に搭載される電子部品の厚みも
薄いものとなっている。そのため絶縁基体の上面に設け
た凹部底面の搭載部に導電性樹脂や半田、ろう材等の導
電性接着材を介して電子部品を接着固定すると、余分な
導電性接着材の一部が凹部周辺の絶縁基体上面に配設さ
れた配線導体や搭載部に固定された電子部品の上面まで
這い上がり、配線導体同士や電子部品の電極同士を電気
的に短絡させてしまうという問題点を有していた。
れたものであり、その目的は、絶縁基体の凹部底面の搭
載部に電子部品を導電性接着材を介して接着固定する際
に、余分な導電性接着材が搭載部から凹部周辺の絶縁基
体上面に配設された配線導体や搭載部に固定された電子
部品の上面に這い上がることを有効に防止して配線導体
間や電子部品の電極間に電気的な短絡が発生することの
ない電気的絶縁信頼性に優れた電子部品搭載用基板を提
供することにある。
基板は、平板状の第一の絶縁層と、該第一の絶縁層上に
積層されており、上面に電子部品が搭載される搭載部を
有する第二の絶縁層と、該第二の絶縁層上に積層されて
おり、前記搭載部を取り囲む開口部を有するとともにそ
の上面に前記電子部品の電極が接続される配線導体が被
着された第三の絶縁層とを具備して成る電子部品搭載用
基板であって、前記第二の絶縁層に前記搭載部の外周部
から前記第三の絶縁層の下まで延びる穴を形成して成る
ことを特徴とするものである。
記第二の絶縁層は、前記搭載部の外周部から前記第三の
絶縁層の下まで延びる穴を有していることから、前記第
二の絶縁層の搭載部に導電性接着材を介して電子部品を
接着固定する際に、余分な導電性接着材はこの穴へ流れ
込み、前記第三の絶縁層上面の配線導体や搭載部上の電
子部品の上面に這い上がることを有効に防止することが
できる。
説明する。
の形態の一例を示す断面図であり、図2は図1に示す電
子部品搭載用基板の上面図である。これらの図中、1は
絶縁基体、2は配線導体であり、主にこれらで電子部品
3を収容する電子部品搭載用基板が構成されている。
焼結体や窒化アルミニウム質焼結体、ムライト質焼結
体、窒化珪素質焼結体、炭化珪素質焼結体、ガラス−セ
ラミックス等のセラミックス材料から成り、平板状の第
一の絶縁層1aと、上面中央部に電子部品3が搭載され
る搭載部4を有しており、第一の絶縁層1a上に積層さ
れた第二の絶縁層1bと、搭載部4を取り囲む開口部5
を有しており、第二の絶縁層1b上面に積層された第三
の絶縁層1cを積層して成る略四角箱状である。
縁層1a、第二の絶縁層1bおよび第三の絶縁層1cが
酸化アルミニウム質焼結体から成る場合であれば、酸化
アルミニウム、酸化珪素、酸化マグネシウム、酸化カル
シウム等の原料粉末に適当な有機バインダ、溶剤、可塑
剤、分散剤等を添加混合して得たセラミックスラリーを
従来周知のドクターブレード法を採用してシート状に成
形して第一の絶縁層1a、第二の絶縁層1bおよび第三
の絶縁層1c用となる三枚のセラミックグリーンシート
を得、しかる後、それらのセラミックグリーンシートに
開口部5や後述する穴9を形成するため等の貫通穴を打
ち抜くとともにそれらのセラミックグリーンシートを積
層し、最後にその積層体を高温(約1500〜1800
℃)で焼成することによって製作される。
の搭載部4上に電子部品3を固定するための電子部品固
定用メタライズ層6が被着形成されており、この電子部
品固定用メタライズ層6上に電子部品3が例えば銀−エ
ポキシ樹脂等の導電性樹脂や金−シリコン合金等のろう
材、鉛−錫合金等の半田等から成る導電性接着材7を介
して接着固定される。
はタングステンやモリブデン、マンガン、銅、銀等の金
属粉末メタライズから成り、例えばタングステン粉末メ
タライズから成る場合であれば、タングステン等の金属
粉末に適当な有機バインダ、溶剤を添加混合して得た金
属ペーストを絶縁層1b用のセラミックグリーンシート
に従来周知のスクリーン印刷法を採用して印刷塗布して
おくことによって搭載部4の上に被着形成される。
出表面には、電子部品固定用メタライズ層6が酸化腐蝕
するのを防止するとともに、電子部品固定用メタライズ
層6と導電性接着材7との接続を良好とするために、通
常であれば、厚みが1〜10μm程度のニッケルめっき
層と厚みが0.1〜3μm程度の金めっき層とが順次被
着されている。
cの上面から絶縁基体1の側面を介して絶縁基体1の下
面にかけて導出する複数の配線導体2が被着形成されて
いる。この配線導体2は、電子部品3を図示しない外部
電気回路基板に電気的に接続するための導体路として機
能し、その第三の絶縁層1cの上面部位には電子部品3
の各電極がボンディングワイヤ8を介して電気的に接続
され、その絶縁基体1の下面部位および側面部位は外部
電気回路基板の配線導体に半田を介して電気的に接続さ
れる。
リブデン、マンガン、銅、銀等の金属粉末メタライズか
ら成り、例えばタングステンメタライズから成る場合で
あれば、タングステン等の金属粉末に適当な有機バイン
ダ、溶剤を添加混合して得た金属ペーストを絶縁基体1
用のセラミックグリーンシートに従来周知のスクリーン
印刷法を採用して印刷塗布しておくことによって第三の
絶縁層1cの上面から絶縁基体1の側面を介して絶縁基
体1の下面にかけて導出するように被着形成される。
体2が酸化腐蝕するのを防止するととに、配線導体2と
ボンディングワイヤ8との接続を良好なものとするため
に、通常であれば、厚みが1〜10μm程度のニッケル
めっき層と厚みが0.1〜3μm程度の金めっき層が順
次被着されている。
いては、第二の絶縁層1bに、搭載部4の外周部から第
三の絶縁層1cの下にかけて延びる穴9が形成されてい
る。そして、そのことが重要である。このように、第二
の絶縁層1bは、搭載部4の外周部から第三の絶縁層1
cの下にかけて延びる穴9を有していることから、搭載
部4の電子部品固定用メタライズ層6に電子部品3を導
電性接着材7を介して接着固定する際に、この穴9の中
へ余分な導電性接着材7が流れ込み、それにより導電性
接着材7が第三の絶縁層1cの上面に被着形成された配
線導体2や電子部品3の上面に這い上がることを有効に
防止することができる。したがって、本発明の電子部品
搭載用基板によれば、配線導体2間や電子部品3の電極
間での電気的な短絡を有効に防止することができ、電気
的絶縁信頼性に優れた電子部品搭載用基板を提供するこ
とができる。また、穴9は、第二の絶縁層1bに、搭載
部4の外周部から第三の絶縁層1cの下にかけて形成さ
れていることから、第三の絶縁層1cの大きさや厚みを
大きくすることなく第三の絶縁層1cの上面や電子部品
3の上面までの段差が大きな穴9を設けることができ、
それにより絶縁基体1の小型、薄型化が可能である。
mm未満であると、搭載部4の電子部品固定用メタライ
ズ層6に導電性接着材7を介して電子部品3を接着固定
する際に、余分な導電性接着材7を良好に収容すること
が困難となる傾向にあり、他方、1mmを超えると、そ
のような穴6を設けるために第三の絶縁層1cの開口部
5を大きくする必要があり、第三の絶縁層1cの上面に
必要な面積を確保するにはその分、絶縁基体1が大きく
なってしまう。したがって、穴6の開口の幅Wは、0.
05〜1mmの範囲が好ましい。
ミックグリーンシートに穴9用の貫通穴を打ち抜いてお
くことによって形成される。
よれば、搭載部4の電子部品固定用メタライズ層6に電
子部品3を導電性接着材7を介して接着固定するととも
に電子部品3の各電極を配線導体2にワイヤボンディン
グ8を介して電気的に接続させ、しかる後、絶縁基体1
の上に電子部品3やボンディングワイヤ8を覆うように
して例えばエポキシ樹脂等の熱硬化性樹脂からなる封止
樹脂を固着させることによって製品としての電子装置と
なる。
されるものではなく、本発明の要旨を逸脱しない範囲で
あれば種々の変更は可能である。例えば上述の実施の形
態例では、穴9は1箇所に形成されていたが、穴9は複
数箇所に形成してもよく、搭載部4を取り囲むように枠
状に形成されていてもよい。
第二の絶縁層は、その搭載部の外周部からその上に積層
された第三の絶縁層の下まで延びる穴を有していること
から、第二の絶縁層の搭載部に導電性接着材を介して電
子部品を接着固定する際に、余分な導電性接着材はこの
穴へ流れ込み、第三の絶縁層上面の配線導体や搭載部上
の電子部品の上面に這い上がることを有効に防止するこ
とができる。したがって、電気的絶縁信頼性に優れた電
子部品搭載用基板を提供することができる。
一例を示す断面図である。
る。
Claims (1)
- 【請求項1】 平板状の第一の絶縁層と、該第一の絶縁
層上に積層されており、上面に電子部品が搭載される搭
載部を有する第二の絶縁層と、該第二の絶縁層上に積層
されており、前記搭載部を取り囲む開口部を有するとと
もにその上面に前記電子部品の電極が接続される配線導
体が被着された第三の絶縁層とを具備して成る電子部品
搭載用基板であって、前記第二の絶縁層に前記搭載部の
外周部から前記第三の絶縁層の下まで延びる穴を形成し
て成ることを特徴とする電子部品搭載用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002155534A JP2003347455A (ja) | 2002-05-29 | 2002-05-29 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002155534A JP2003347455A (ja) | 2002-05-29 | 2002-05-29 | 電子部品搭載用基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003347455A true JP2003347455A (ja) | 2003-12-05 |
Family
ID=29772037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002155534A Pending JP2003347455A (ja) | 2002-05-29 | 2002-05-29 | 電子部品搭載用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003347455A (ja) |
-
2002
- 2002-05-29 JP JP2002155534A patent/JP2003347455A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3873145B2 (ja) | 半導体素子収納用パッケージ | |
JP4012655B2 (ja) | 半導体装置 | |
JP4012652B2 (ja) | 半導体装置 | |
JP2007173629A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2003007892A (ja) | 配線基板 | |
JP2001274280A (ja) | 多数個取りセラミック配線基板 | |
JP2003347455A (ja) | 電子部品搭載用基板 | |
JP7433766B2 (ja) | 回路基板、電子部品および電子モジュール | |
JP4203501B2 (ja) | 半導体装置 | |
JP3866128B2 (ja) | 配線基板 | |
JP4423181B2 (ja) | 複数個取り配線基板 | |
JP2004281470A (ja) | 配線基板 | |
JP3801935B2 (ja) | 電子部品搭載用基板 | |
JP2001185675A (ja) | 半導体装置 | |
JP3850343B2 (ja) | 電子部品搭載用基板 | |
JP2002299514A (ja) | 電子部品搭載用基板 | |
JP3950950B2 (ja) | セラミック配線基板の製造方法 | |
JP2004140111A (ja) | 配線基板 | |
JP3420362B2 (ja) | 半導体装置の実装構造 | |
JP2003303910A (ja) | 配線基板 | |
JP2005191140A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2004281472A (ja) | 配線基板 | |
JP2004200416A (ja) | 配線基板 | |
JP2008177334A (ja) | 電子部品搭載用基板 | |
JP2005191041A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070320 |