JP3850343B2 - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板 Download PDF

Info

Publication number
JP3850343B2
JP3850343B2 JP2002177394A JP2002177394A JP3850343B2 JP 3850343 B2 JP3850343 B2 JP 3850343B2 JP 2002177394 A JP2002177394 A JP 2002177394A JP 2002177394 A JP2002177394 A JP 2002177394A JP 3850343 B2 JP3850343 B2 JP 3850343B2
Authority
JP
Japan
Prior art keywords
ceramic
electronic component
metallized
mounting
metallized wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002177394A
Other languages
English (en)
Other versions
JP2004022896A (ja
Inventor
雄一 古本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002177394A priority Critical patent/JP3850343B2/ja
Publication of JP2004022896A publication Critical patent/JP2004022896A/ja
Application granted granted Critical
Publication of JP3850343B2 publication Critical patent/JP3850343B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子や圧電振動子等の電子部品を搭載するための電子部品搭載用基板に関するものである。
【0002】
【従来の技術】
半導体素子等の電子部品を搭載するための電子部品搭載用基板は、例えば、上面中央部に電子部品が搭載される搭載領域を有する略四角平板状のセラミック基体と、このセラミック基体の搭載領域から外周縁にかけて被着された複数のメタライズ配線導体と、このセラミック基体の側面から下面にかけて前記メタライズ配線導体と電気的に接続されるようにして被着された外部接続メタライズ端子とから構成されている。そして、この電子部品搭載用基板は、セラミック基体の搭載部に電子部品をその電極がメタライズ配線導体に導電性接合部材を介して電気的に接続されるようにして搭載し、しかる後、セラミック基体および電子部品の上に、例えばエポキシ樹脂等の熱硬化性樹脂から成る封止樹脂を電子部品を封止するように固着させることによって製品としての電子装置となり、セラミック基体の側面から下面にかけて被着させた外部接続メタライズ端子を外部電気回路基板の配線導体に半田等の導電性接合部材を介して接合することにより搭載する電子部品が外部電気回路に電気的に接続される。
【0003】
ところで、このような電子部品搭載用基板は、近時における電子装置の小型化、薄型化の要求に伴い、その大きさが0.5〜10mm角程度、厚みが0.1〜0.25mm程度の極めて小さく薄いものとなってきている。
【0004】
また、このような電子部品搭載用基板は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等のセラミック原料粉末に適当な有機バインダーおよび溶剤、可塑剤、分散剤等を添加混合して得たセラミックスラリーを従来周知のドクターブレード法を採用してシート状に成形することによりセラミック基体用のセラミックグリーンシートを得、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、メタライズ配線導体および外部接続メタライズ端子用の金属ペーストをスクリーン印刷法等の厚膜手法を採用して所定のパターンに印刷塗布することで生セラミック成形体を得、しかる後、この生セラミック成形体を還元雰囲気中で約1600℃の温度で焼成することによって製作されている。
【0005】
【発明が解決しようとする課題】
しかしながら、電子部品搭載用基板の厚みを0.1〜0.25mm程度と薄いものにした場合、これを製作する際に、セラミック基体用のセラミックグリーンシートとメタライズ配線導体用の金属ペーストとの焼成収縮率の相違に起因してセラミック基体上面の搭載領域に例えば20μmを超える大きな反りが発生しやすくなり、そのような大きな反りが発生すると、セラミック基体上面の搭載領域に電子部品をその各電極がメタライズ配線導体に導電性接合部材を介して電気的に接続されるようにして搭載する際に、電子部品の各電極をそれぞれに対応するメタライズ配線導体に正確、かつ強固に接続することができないという問題点を有していた。
【0006】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、セラミック基体の搭載領域に大きな反りが発生することがなく、電子部品の各電極をそれぞれに対応するメタライズ配線導体に正確、かつ強固に接続させることが可能な電子部品搭載用基板を提供することにある。
【0007】
【課題を解決するための手段】
本発明の電子部品搭載用基板は、上面に電子部品が搭載される搭載領域を有するセラミック基体と、前記セラミック基体の上面の前記搭載領域から外周縁にかけて被着された複数のメタライズ配線導体と、前記セラミック基体の側面から下面にかけて前記メタライズ配線導体と電気的に接続されるようにして被着された外部接続メタライズ端子とを具備して成る電子部品搭載用基板であって、前記セラミック基体は二層のセラミック層を積層して成り、前記二層のセラミック層の間に、前記搭載領域に対応する領域において前記複数のメタライズ配線導体と同一形状のダミーのメタライズ層が前記メタライズ配線導体と上下に重なるように埋設されていることを特徴とするものである。
【0008】
本発明の電子部品搭載用基板によれば、前記セラミック基体は二層のセラミック層を積層して成り、前記二層のセラミック層の間に、前記搭載領域に対応する領域において前記複数のメタライズ配線導体と同一形状のダミーのメタライズ層が前記メタライズ配線導体と上下に重なるように埋設されていることから、これを製作する際に、セラミック基体用のセラミックグリーンシートとメタライズ配線導体用の金属ペーストとの焼成収縮率の相違により搭載領域に反りが発生しようとしても、その反りはダミーのメタライズ層により抑制され、その結果、セラミック基体の搭載領域に電子部品を搭載する際に電子部品の各電極をそれぞれに対応するメタライズ配線導体に正確、かつ強固に接続することができる。
【0009】
【発明の実施の形態】
次に、本発明を添付の図面に基づき詳細に説明する。
図1は、本発明の電子部品搭載用基板の実施形態の一例を示す断面図であり、1はセラミック基体、2は電子部品、3はメタライズ配線導体、4は外部接続メタライズ端子、5はダミーのメタライズ層である。
【0010】
セラミック基体1は、例えば酸化アルミニウム質燒結体や窒化アルミニウム質燒結体、ムライト質燒結体、窒化珪素質燒結体、ガラス−セラミックス等のセラミックス材料から成る2層のセラミック層1a、1bを積層して成る略四角平板であり、その上面の中央部には電子部品2が搭載される搭載領域1cを有している。そして、この搭載領域1c上に電子部品2がその電極を下にして搭載される。
【0011】
このようなセラミック基体1は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、溶剤を添加混合して泥漿状のセラミックスラリーとなすとともにこれを従来周知のドクターブレード法を採用することによってシート状となすことによりセラミック層1a、1b用のセラミックグリーンシートを得、これらのセラミックグリーンシートに適当な打ち抜き加工を施すとともにそれらを上下に積層してセラミック基体1用の生セラミック成形体と成し、最後にこの生セラミック成形体を還元雰囲気中、約1600℃の温度で焼成することによって製作される。
【0012】
また、セラミック基体1の上面には電子部品2が搭載される搭載領域1cからその外周縁にかけて複数のメタライズ配線導体3が被着されているとともに、セラミック基体1の側面から下面にかけては、メタライズ配線導体3に電気的に接続された複数の外部接続メタライズ端子4が被着されている。
【0013】
メタライズ配線導体3はセラミック基体1上面の搭載領域1cに搭載される電子部品2の各電極を外部接続メタライズ端子4に電気的に接続するための導電路として機能し、その搭載領域1c部位には電子部品2の電極が半田等の導電性接合部材を介して接続される。また、外部接続メタライズ端子4は、搭載領域1cに搭載された電子部品2の各電極を外部電気回路基板の配線導体に接続するための接続端子として機能し、外部電気回路基板の配線導体に半田等の導電性接合部材を介して接続されることにより搭載部1cに搭載された電子部品2の各電極が外部電気回路に電気的に接続されることとなる。
【0014】
このようなメタライズ配線導体3および外部接続メタライズ端子4は、いずれもタングステンやモリブデン、銅、銀等の金属粉末メタライズから成り、例えばタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダー、溶剤を添加混合して得た金属ペーストをセラミック層1a用のセラミックグリーンシートの上面およびセラミック層1b用のセラミックグリーンシートの下面、ならびにセラミック基体1用の生セラミック成型体の側面に従来周知のスクリーン印刷法を採用して所定のパターンに印刷塗布し、これをセラミック基体1用の生セラミック成型体とともに焼成することによって、セラミック基体1の上面の搭載領域1cから外周縁にかけておよびセラミック基体1の側面から下面にかけて所定のパターンに被着形成される。
【0015】
なお、これらのメタライズ配線導体3および外部接続メタライズ端子4の露出表面には、これらのメタライズ配線導体3や外部接続メタライズ端子4が酸化腐食するのを防止するとともに、メタライズ配線導体3および外部接続メタライズ端子4と半田等の導電性接合部材との接続を良好なものとするために、通常であれば、1〜10μm程度の厚みのニッケルめっき層および0.1〜3μm程度の金めっき層が順次被着されている。
【0016】
さらに、本発明の電子部品搭載用基板においては、セラミック層1aと1bとの間に、搭載領域1cに対応する領域においてメタライズ配線導体3と同一形状のダミーのメタライズ層5がメタライズ配線導体3と上下に重なるように埋設されている。このダミーのメタライズ層5は、タングステンやモリブデン、銅、銀等の金属粉末メタライズから成り、セラミック基体1の搭載領域1cに大きな反りが発生するのを防止する作用を為し、セラミック層1a用のセラミックグリーンシートの下面またはセラミック層1b用のセラミックグリーンシートの上面にダミーのメタライズ層5用の金属ペーストを印刷塗布しておき、それをセラミック基体1用の生セラミック成型体とともに焼成することによってセラミック層1aと1bとの間で搭載領域1cに対応する領域においてメタライズ配線導体3と同一形状のダミーのメタライズ層5がメタライズ配線導体3と上下に重なるように埋設形成される。このとき、セラミック層1a用のセラミックグリーンシートとメタライズ配線導体3用の金属ペーストとの焼成収縮率の相違によりセラミック基体1の搭載部1cに大きな反りが発生しようとしても、その反りはセラミック層1a用のセラミックグリーンシートとセラミック層1b用のセラミックグリーンシートとの間に印刷塗布されたダミーのメタライズ層5用の金属ペーストの焼成収縮により抑制され、その結果、セラミック基体1の厚みが0.1〜0.25mmと薄い場合であってもセラミック基体1の搭載部1cの反りを20μm以下の小さいものとすることができる。したがって本発明の電子部品搭載用基板によれば、電子部品2の各電極をそれぞれに対応するメタライズ配線導体3に正確、かつ強固に接続することができる。
【0017】
なお、ダミーのメタライズ層5は、メタライズ配線導体3および外部接続用メタライズ端子4から電気的に独立した状態としておくと、メタライズ配線導体3同士の間にダミーのメタライズ層5に起因する不要な静電容量が形成されたり、メタライズ配線導体3および外部接続用メタライズ端子4に導電路の不要な分岐が形成されたりすることがなく、搭載する電子部品2を極めて良好に作動させることができる。したがってダミーのメタライズ層5は、メタライズ配線導体3から電気的に独立した状態としておくことが好ましい。
【0018】
かくして、上述の電子部品搭載用基板によれば、セラミック基体1の搭載領域1c上に電子部品2をその各電極が各メタライズ配線導体3に導電性接合部材を介して電気的に接続されるようにして搭載させ、しかる後、セラミック基体1および電子部品2の上に、例えばエポキシ樹脂等の熱硬化性樹脂から成る封止樹脂を電子部品2を封止するように固着させることによって製品としての電子装置となり、セラミック基体1の側面から下面にかけて被着させた外部接続メタライズ端子4を外部電気回路基板の配線導体に半田等の導電性接合部材を介して接合することにより搭載する電子部品2が外部電気回路に電気的に接続されることとなる。
【0019】
なお、本発明は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。
【0020】
【発明の効果】
本発明の電子部品搭載用基板によれば、上面に電子部品が搭載される搭載領域を有するセラミック基体と、前記セラミック基体の上面の前記搭載領域から外周縁にかけて被着された複数のメタライズ配線導体と、前記セラミック基体の側面から下面にかけて前記メタライズ配線導体と電気的に接続されるようにして被着された外部接続メタライズ端子とを具備して成る電子部品搭載用基板であって、前記セラミック基体は二層のセラミック層を積層して成り、前記二層のセラミック層の間に、前記搭載領域に対応する領域において前記複数のメタライズ配線導体と同一形状のダミーのメタライズ層が前記メタライズ配線導体と上下に重なるように埋設されていることから、これを製作する際に、セラミック基体用のセラミックグリーンシートとメタライズ配線導体用の金属ペーストとの焼成収縮率の相違により搭載領域に反りが発生しようとしても、その反りはダミーのメタライズ層により抑制され、その結果、セラミック基体の搭載領域に電子部品を搭載する際に電子部品の各電極をそれぞれに対応するメタライズ配線導体に正確、かつ強固に接続することが可能な電子部品搭載用基板を提供することができる。
【図面の簡単な説明】
【図1】 本発明の電子部品搭載用基板の実施の形態の一例を示す断面図である。
【符号の説明】
1・・・セラミック基体
1c・・・搭載領域
2・・・電子部品
3・・・メタライズ配線導体
4・・・外部接続メタライズ端子
5・・・ダミーのメタライズ層

Claims (1)

  1. 上面に電子部品が搭載される搭載領域を有するセラミック基体と、前記セラミック基体の上面の前記搭載領域から外周縁にかけて被着された複数のメタライズ配線導体と、前記セラミック基体の側面から下面にかけて前記メタライズ配線導体と電気的に接続されるようにして被着された外部接続メタライズ端子とを具備して成る電子部品搭載用基板であって、前記セラミック基体は二層のセラミック層を積層して成り、前記二層のセラミック層の間に、前記搭載領域に対応する領域において前記複数のメタライズ配線導体と同一形状のダミーのメタライズ層が前記メタライズ配線導体と上下に重なるように埋設されていることを特徴とする電子部品搭載用基板。
JP2002177394A 2002-06-18 2002-06-18 電子部品搭載用基板 Expired - Fee Related JP3850343B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002177394A JP3850343B2 (ja) 2002-06-18 2002-06-18 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002177394A JP3850343B2 (ja) 2002-06-18 2002-06-18 電子部品搭載用基板

Publications (2)

Publication Number Publication Date
JP2004022896A JP2004022896A (ja) 2004-01-22
JP3850343B2 true JP3850343B2 (ja) 2006-11-29

Family

ID=31175438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002177394A Expired - Fee Related JP3850343B2 (ja) 2002-06-18 2002-06-18 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JP3850343B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196535A (ja) * 2005-01-11 2006-07-27 Murata Mfg Co Ltd 多層配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2004022896A (ja) 2004-01-22

Similar Documents

Publication Publication Date Title
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP3500287B2 (ja) 配線基板
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP3850343B2 (ja) 電子部品搭載用基板
JP3801935B2 (ja) 電子部品搭載用基板
JP6121860B2 (ja) 配線基板および電子装置
JP4272550B2 (ja) 多数個取り配線基板
JP4423181B2 (ja) 複数個取り配線基板
JP4587587B2 (ja) 電子部品搭載用基板
JPWO2019017441A1 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2005191141A (ja) 多数個取り配線基板
JP3950950B2 (ja) セラミック配線基板の製造方法
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP3894841B2 (ja) 多数個取り配線基板
JP6818609B2 (ja) 配線基体および撮像装置
JP2004281470A (ja) 配線基板
JP4303539B2 (ja) 多数個取り配線基板
JP2005019749A (ja) 配線基板および多数個取り配線基板
JP3894810B2 (ja) 多数個取り配線基板
JP2005136235A (ja) 配線基板
JP2004119909A (ja) 配線基板
JP2006128300A (ja) 配線基板
JP4767120B2 (ja) 複数個取り配線基板、配線基板、電子装置
JP2004023051A (ja) 多数個取り配線基板
JP2003249593A (ja) 多数個取りセラミック配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060829

R150 Certificate of patent or registration of utility model

Ref document number: 3850343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees